阅读说明：本技术 检测方法以及存储器装置 (Detection method and memory device ) 是由 黄科颖 于 2018-06-21 设计创作，主要内容包括：本发明提出一种检测方法以及存储器装置,该检测方法用以检测闪存阵列,闪存阵列包括多个字线、多个位线以一源极线。检测方法包括：执行第一检测程序。第一检测程序包括：施加第一正电压至闪存阵列的P型阱；施加接地电压至所有的字线；浮接位线以及源极线；判断流经P型阱的漏电流是否超过漏电临限值；以及当漏电流超过漏电临限值时,判断字线的至少一个短路至位线的至少一个或源极线。通过执行本发明所提出的检测方法,系统可以得知哪一个闪存阵列损毁,使得系统能够执行一连串的操作来保护存储于闪存阵列上的数据。(The invention provides a detection method and a memory device. The detection method comprises the following steps: a first detection procedure is performed. The first detection procedure includes: applying a first positive voltage to a P-well of a flash memory array; applying a ground voltage to all word lines; floating bit lines and source lines; judging whether the leakage current flowing through the P-type trap exceeds a leakage threshold value; and determining that at least one of the word lines is shorted to at least one of the bit lines or the source line when the leakage current exceeds a leakage threshold. By implementing the detection method provided by the invention, the system can know which flash memory array is damaged, so that the system can execute a series of operations to protect the data stored in the flash memory array.)

检测方法以及存储器装置

技术领域

本发明是有关于检测或非门闪存的错误的检测方法以及存储器装置。

背景技术

或非门闪存利用ECC来更正某些位元的读取错误，然而某些工艺的缺陷，例如如字线与位线短路或字线与源极线短路，会造成整个存储器阵列被擦除，或导致读取错误或写入错误，甚至会导致数据无法利用ECC恢复。

因此，我们需要检测闪存阵列的缺陷的方法，闪存阵列的缺陷如字线与位线短路或是字线与源极线短路。此外，同时也需要特殊的读取方法来将具有数据保存性且存储于损毁的字线的数据读出。由于损毁的阵列无法进行擦除操作，特殊的读取方法可用已将存储于毁损的阵列中的数据移至冗余阵列或是其他的阵列，进行存储。

发明内容

有鉴于此，本发明提出一种检测方法，用以检测一闪存阵列，其中上述闪存阵列包括多个字线、多个位线以一源极线，包括：执行一第一检测程序，其中上述第一检测程序包括：施加一第一正电压至上述闪存阵列的一P型阱(well)；施加一接地电压至所有的上述字线；浮接上述位线以及上述源极线；判断流经上述P型阱的一漏电流是否超过一漏电临限值；以及当上述漏电流超过上述漏电临限值时，判断上述字线的至少一个短路至上述位线的至少一个或上述源极线。

根据本发明的一实施例，在上述判断上述字线的至少一个是否短路至上述位线的至少一个或上述源极线的步骤后，上述检测方法更包括：执行一第二检测程序，其中上述第二检测程序包括：依序选择上述字线的一个作为一选择的字线；利用一第一固定电流将上述选择的字线充电至第二正电压；将上述接地电压施加至所有的上述位线以及上述源极线；判断上述选择的字线位于一高逻辑位准或一低逻辑位准；当上述选择的字线位于上述高逻辑位准时，判断上述选择的字线并未短路至上述位线的任何一个或上述源极线；以及当上述选择的字线位于上述低逻辑位准时，判断上述选择的字线短路至上述位线的至少一个或上述源极线。

根据本发明的一实施例，在上述执行上述第二检测程序的步骤后，上述检测方法更包括：执行一第三检测程序，其中上述第三检测程序更包括：利用一第二固定电流而将一第三正电压施加至上述选择的字线，使得上述选择的字线上的多个存储器单元为不导通；浮接所有的上述位线；将上述接地电压施加至上述源极线；判断上述选择的字线位于上述高逻辑位准或上述低逻辑位准；当上述选择的字线位于上述高逻辑位准时，判断上述选择的字线并未短路至上述源极线；以及当上述选择的字线位于上述低逻辑位准时，判断上述选择的字线短路至上述源极线。

根据本发明的一实施例，在上述执行上述第三检测程序的步骤后，上述检测方法更包括：执行一第四检测程序，其中上述第四检测程序包括：将一第四正电压施加至上述选择的字线，使得上述选择的字线上的多个存储器单元为不导通；依序选择上述位线的一个作为一选择的位线，其中剩下的上述位线为多个未选择位线；利用一第四固定电流将上述选择的位线放电至上述接地电压；浮接上述源极线以及上述未选择位线；判断上述选择的位线位于上述高逻辑位准或上述低逻辑位准；当上述选择的位线位于高逻辑位准时，判断上述选择的位线短路至上述选择的字线；以及当上述选择的位线位于上述低逻辑位准时，判断上述选择的位线并未短路至上述选择的字线。

本发明更提出一种存储器装置，包括：一闪存阵列、一偏压电路、一感测电路以及一控制器。上述闪存阵列包括多个字线、多个位线、一源极线以及一P型阱。上述偏压电路产生上述闪存阵列的电压以及电流。上述感测电路用以感测上述字线、上述位线以及上述源极线的逻辑位准以及上述P型阱的一漏电流。上述控制器选择上述字线的一个以及上述位线的一个且执行一检测方法，其中上述检测方法包括一第一检测程序，其中上述第一检测程序包括：施加一第一正电压至上述闪存阵列的上述P型阱；施加一接地电压至所有的上述字线；浮接上述位线以及上述源极线；判断流经上述P型阱的上述漏电流是否超过一漏电临限值；以及当上述漏电流超过上述漏电临限值时，判断上述字线的至少一个是否短路至上述位线的至少一个或上述源极线。

根据本发明的一实施例，在上述判断上述字线的至少一个是否短路至上述位线的至少一个或上述源极线的步骤后，上述检测方法更包括一第二检测程序，其中上述第二检测程序包括：依序选择上述字线的一个作为一选择的字线；利用一第一固定电流将上述选择的字线充电至一第二正电压；将上述接地电压施加至所有的上述位线以及上述源极线；判断上述选择的字线位于一高逻辑位准或一低逻辑位准；当上述选择的字线位于上述高逻辑位准时，判断上述选择的字线并未短路至上述位线的任何一个或上述源极线；以及当上述选择的字线位于上述低逻辑位准时，判断上述选择的字线短路至上述位线的至少一个或上述源极线。

根据本发明的一实施例，在上述执行上述第二检测程序的步骤后，上述检测方法更包括一第三检测程序，其中上述第三检测程序更包括：利用一第二固定电流而将一第三正电压施加至上述选择的字线，使得上述选择的字线上的多个存储器单元为不导通；浮接所有的上述位线；将上述接地电压施加至上述源极线；判断上述选择的字线位于上述高逻辑位准或上述低逻辑位准；当上述选择的字线位于上述高逻辑位准时，判断上述选择的字线并未短路至上述源极线；以及当上述选择的字线位于上述低逻辑位准时，判断上述选择的字线短路至上述源极线。

根据本发明的一实施例，在上述执行上述第三检测程序的步骤后，上述检测方法更包括一第四检测程序，其中上述第四检测程序包括：将一第四正电压施加至上述选择的字线，使得上述选择的字线上的多个存储器单元为不导通；依序选择上述位线的一个作为一选择的位线，其中剩下的上述位线为多个未选择位线；利用一第四固定电流将上述选择的位线放电至上述接地电压；浮接上述源极线以及上述未选择位线；判断上述选择的位线位于上述高逻辑位准或上述低逻辑位准；当上述选择的位线位于高逻辑位准时，判断上述选择的位线短路至上述选择的字线；以及当上述选择的位线位于上述低逻辑位准时，判断上述选择的位线并未短路至上述选择的字线。

通过执行本发明所提出的检测方法，系统可以得知哪一个闪存阵列损毁，使得系统能够执行一连串的操作来保护存储于闪存阵列上的数据。

附图说明

图1是根据本发明的一实施例所述的闪存装置的结构框图。

图2是显示根据本发明的一实施例所述的闪存阵列的电路图。

图3是显示根据本发明的一实施例所述的闪存单元的剖面图。

图4是显示根据本发明的一实施例所述的检测方法的流程图。

图5是显示根据本发明的一实施例所述的第一检测程序的流程图。

图6是显示根据本发明的一实施例所述的偏压电路的电路图。

图7是显示根据本发明的一实施例所述的第二检测程序的流程图。

图8是显示根据本发明的一实施例所述的利用第二检测程序检测闪存阵列的示意图。

图9是显示根据本发明的一实施例所述的第三检测程序的流程图。

图10是显示根据本发明的一实施例所述的利用第三检测程序检测闪存阵列的示意图。

图11A-图11B是显示根据本发明的一实施例所述的第四检测程序的流程图。

图12是显示根据本发明的一实施例所述的利用第四检测程序检测闪存阵列的示意图。

附图标号

100 闪存装置

200、110、810、1010、1210 闪存阵列

120、600、820、1020、1220 偏压电路

130、1230 感测电路

140 控制器

BL<0>、BL<1>、…、BL<k>、…、BL<n>、BL 位线

WL<0>、WL<1>、…、WL<p>、…、WL<m>、WL 字线

SL 源极线

201、300 存储器单元

310 P型阱

320 第一N型掺杂区

330 第二N型掺杂区

340 第三N型掺杂区

350 栅极端

400 检测方法

500 第一检测程序

700 第二检测程序

900 第三检测程序

1100 第四检测程序

610 电流镜

620 第一电流源

821 第二电流源

822、1022 限制N型晶体管

1021 第三电流源

1221 第四电流源

VP1 第一正电压

VP2 第二正电压

VP3 第三正电压

VB 偏压电压

VG 栅极电压

N1 第一节点

P1 第一P型晶体管

P2 第二P型晶体管

S1 第一输出节点

S2 第二输出节点

S3 第三输出节点

I1 第一固定电流

I2 第二固定电流

I3 第三固定电流

I4 第四固定电流

S41～S44、S501～S506、S701～S708 步骤流程

S901～S908、S1101～S1111 步骤流程

具体实施方式

以下说明为本发明的实施例。其目的是要举例说明本发明一般性的原则，不应视为本发明的限制，本发明的范围当以权利要求所界定的为准。

值得注意的是，以下所揭露的内容可提供多个用以实践本发明的不同特点的实施例或范例。以下所述的特殊的元件范例与安排仅用以简单扼要地阐述本发明的精神，并非用以限定本发明的范围。此外，以下说明书可能在多个范例中重复使用相同的元件符号或文字。然而，重复使用的目的仅为了提供简化并清楚的说明，并非用以限定多个以下所讨论的实施例以及/或配置的间的关系。此外，以下说明书所述的一个特征连接至、耦接至以及/或形成于另一特征的上等的描述，实际可包含多个不同的实施例，包括该等特征直接接触，或者包含其它额外的特征形成于该等特征的间等等，使得该等特征并非直接接触。

图1是根据本发明的一实施例所述的闪存装置的方块图。如图1所示，闪存装置100包括闪存阵列110、偏压电路120、感测电路130以及控制器140。闪存阵列110包括多个字线、负数位源线、源极线以及P型阱，将于下列段落中详细叙述。

根据本发明的一实施例，闪存阵列110为或非门闪存阵列。根据本发明的其他实施例，闪存装置100可具有多个闪存阵列110。在此图1仅以一个闪存阵列110作为说明解释的用，并非以任何形式限定于此。

偏压电路120用以产生供应给闪存阵列110的电压以及电流，感测电路130用以感测字线、位线、源极线以及P型阱的逻辑位准以及电流。

图2是显示根据本发明的一实施例所述的闪存阵列的电路图。如图2所示，闪存阵列200对应至图1的闪存阵列110，包括多个位线BL<0>、BL<1>、…、BL<k>、…、BL<n>、多个字线WL<0>、WL<1>、…、WL<p>、…、WL<m>以及源极线SL，其中闪存阵列200包括m×n闪存单元。

根据本发明的一实施例，当图1的控制器140选取图2的存储器单元201时，偏压电路120产生对应的电压至字线WL<1>、位线BL<2>以及源极线SL，使得感测电路130得以读出存储于存储器单元201的数据，并将读取的数据传送至控制器140。

图3是显示根据本发明的一实施例所述的闪存单元的剖面图。根据本发明的一实施例，闪存阵列110的剖面图以闪存单元300为例。如图3所示，闪存单元300包括P型阱310、第一N型掺杂区320、第二N型掺杂区330、第三N型掺杂区340以及栅极端350。第二N型掺杂区330以及第三N型掺杂区340耦接至源极线SL，第一N型掺杂区320耦接至位线BL，栅极端350耦接至字线WL。

在对闪存阵列执行一连串擦除操作后，可能会造成位线或源极线短路至字线。因此，本发明提出检测该缺陷的方法。

图4是显示根据本发明的一实施例所述的检测方法的流程图。如图4的检测方法400所示，首先执行第一检测程序(步骤S41)，以判断闪存阵列110是否具有缺陷。当判断闪存阵列110具有至少一缺陷时，执行第二检测程序(步骤S42)，以确认该缺陷发生于字线的哪一个。

执行第三检测程序(步骤S43)，以确认是否源极线短路至损毁的字线。接着，再执行第四检测程序(步骤S44)，以确认位线的哪一个短路至损毁的字线。第一检测程序、第二检测程序、第三检测程序以及第四检测程序将于下列段落中，详细叙述说明。根据本发明的一实施例，检测方法400可于步骤S41后终止。

图5是显示根据本发明的一实施例所述的第一检测程序的流程图。以下针对图5的第一检测程序500的说明，将搭配图1-图3以利详细说明。如图5所示，第一检测程序500对应至图4的检测方法400的步骤S41，其中偏压电路120将第一正电压提供至闪存阵列110的P型阱310(如图3所示)(步骤S501)。偏压电路120将接地电压提供至闪存阵列110的所有字线WL<0>、WL<1>、…、WL<p>、…、WL<m>(步骤S502)，并且浮接(floating)所有位线BL<0>、BL<1>、…、BL<k>、…、BL<n>以及源极线SL(步骤S503)。

接着，控制器140判断流经P型阱310的漏电流是否超过漏电临限值(步骤S504)。当漏电流超过漏电临限值时，控制器140判断闪存阵列110的字线WL<0>、WL<1>、…、WL<p>、…、WL<m>的至少一个短路至位线BL<0>、BL<1>、…、BL<k>、…、BL<n>的至少一个或短路至源极线SL(步骤S505)。接着，在第一检测程序500终止后，执行步骤S42，以利进一步判断字线的哪一个短路至位线的至少一个或短路至源极线。

根据本发明的一实施例，回到图3，P型阱310偏压至第一正电压，在图3以位线BL为例的所有位线BL<0>、BL<1>、…、BL<k>、…、BL<n>以及源极线SL皆为浮接，并且在图3以字线WL为例的所有字线WL<0>、WL<1>、…、WL<p>、…、WL<m>皆偏压至接地电压。当控制器140判断流经P型阱310的漏电流超过漏电临限值时，代表图3的位线BL或源极线SL短路至图3的字线WL而产生流经P型阱310的漏电流。

当控制器140判断字线的至少一个短路至位线的至少一个以及源极线后，回到步骤S504，当控制器140判断漏电流不超过漏电临限值时，代表闪存阵列110功能正常，而终止检测方法(步骤S506)。在第一检测程序500的后，判断闪存阵列110的字线的至少一个是否短路至位线的至少一个或是源极线。

图6是显示根据本发明的一实施例所述的偏压电路的电路图。如图6所示，对应至图1的偏压电路120的偏压电路600包括电流镜610以及第一电流源620。电流镜610由第一正电压VP1所供电，并耦接至第一节点N1以及第一输出节点S1，其中电流镜610包括耦接成二极体形式的第一P型晶体管P1以及第二P型晶体管P2。第一节点N1耦接至图3的P型阱310。

第一电流源620产生第一固定电流I1，其中第一固定电流I1为图5步骤S504的漏电临限值。根据本发明的一实施例，当流经图3的P型阱310的漏电流超过第一固定电流I1，第一输出节点S1位于高逻辑位准。

根据本发明的另一实施例，当流经图3的P型阱310的漏电流不超过第一固定电流I1时，第一输出节点S1位于低逻辑位准。因此，图1的控制器140能够根据第一输出节点S1的逻辑位准，判断漏电流是否超过漏电临限值。

图7是显示根据本发明的一实施例所述的第二检测程序的流程图。以下针对图7的第二检测程序700的叙述，搭配图1-图3以利详细说明。如图7所示，第二检测程序700对应至图4的检测方法400的步骤S42。控制器140选择字线WL<0>、WL<1>、…、WL<p>、…、WL<m>的至少一个作为选择的字线(步骤S701)。

根据本发明的一实施例，控制器140可依序选择字线WL<0>、WL<1>、…、WL<p>、…、WL<m>的一个作为选择的字线。根据本发明的其他实施例，控制器140可以任何特定的顺序，选择字线WL<0>、WL<1>、…、WL<p>、…、WL<m>的一个作为选择的字线。

当选择了字线WL<0>、WL<1>、…、WL<p>、…、WL<m>的一个，偏压电路120以第二固定电流，将选择的字线充电至第二正电压(步骤S702)。偏压电路120也将接地电压施加至所有的位线BL<0>、BL<1>、…、BL<k>、…、BL<n>以及源极线SL(步骤S703)。控制器140判断选择的字线位于高逻辑位准或是低逻辑位准(步骤S704)。

当判断选择的字线位于高逻辑位准时，控制器140判断选择的字线并未短路至位线BL<0>、BL<1>、…、BL<k>、…、BL<n>的任一个或源极线SL(步骤S705)。当判断选择的字线位于低逻辑位准时，控制器140判断所选择的字线短路至位线BL<0>、BL<1>、…、BL<k>、…、BL<n>的至少一个或源极线SL(步骤S706)。

在步骤S705以及步骤S706之后，控制器140更判断选择的字线是否为字线WL<0>、WL<1>、…、WL<p>、…、WL<m>的最后一个(步骤S707)。当选择的字线并非为字线WL<0>、WL<1>、…、WL<p>、…、WL<m>的最后一个时，控制器140选择字线WL<0>、WL<1>、…、WL<p>、…、WL<m>的下一个作为选择的字线(步骤S708)，并回到步骤S702。当选择的字线为字线WL<0>、WL<1>、…、WL<p>、…、WL<m>的最后一个时，控制器140结束第二检测程序700，并开始执行步骤S43。

图8是显示根据本发明的一实施例所述的利用第二检测程序检测闪存阵列的示意图。如图8所示，闪存阵列810与对应至图1的闪存阵列110的图2的闪存阵列200相同，偏压电路820对应至图1的偏压电路120。根据本发明的一实施例，偏压电路820可通过X解码器而对闪存阵列810偏压，其中X解码器并未显示于图8中。

偏压电路820包括第二电流源821以及限制N型晶体管822。第二电流源822自第二正电压VP2产生第二固定电流I2，其中第二固定电流I2用以将选择的字线充电至第二正电压VP2。如图8所示，选择的字线以字线WL<p>为例。限制N型晶体管822使得选择的字线的偏压电压VB不会受到栅极电压VG的限制。根据本发明的一实施例，当执行图7的第二检测程序700时，栅极电压VG超过第二正电压VP2，使得偏压电压VB不会受到栅极电压VG的限制。

偏压电路820也将接地电压施加至位线BL<0>、BL<1>、…、BL<k>、…、BL<n>以及源极线SL。根据本发明的一实施例，当选择的字线(图8以字线WL<p>为例)短路至位线BL<0>、BL<1>、…、BL<k>、…、BL<n>的至少一个，第二输出节点S2位于低逻辑位准。

根据本发明的其他实施例，当选择的字线(图8以字线WL<p>为例)并未短路至位线BL<0>、BL<1>、…、BL<k>、…、BL<n>的至少一个或源极线SL，第二输出节点S2位于高逻辑位准。因此，控制器140根据第二输出节点S2的逻辑位准，判断选择的字线是否短路至位线BL<0>、BL<1>、…、BL<k>、…、BL<n>的至少一个或源极线SL。

图9是显示根据本发明的一实施例所述的第三检测程序的流程图。以下针对图9的第三检测程序900的叙述，将搭配图1-图3，以利详细说明。如图9所示，第三检测程序900对应至图4的检测方法400的步骤S43，其中偏压电路120利用第二固定电流而将第三正电压施加至选择的字线(步骤S901)，且不导通选择字线上耦接的存储器单元。

根据本发明的一实施例，一旦选择的字线上的存储器单元导通，源极线SL则会与短路至选择的字线的位线相互短路，而造成错误检测结果。根据本发明的一实施例，步骤S901中选择的字线为于第二检测程序700中判断为损毁的字线的一个。因此，第二检测程序700用以辨别哪一字线为损毁的，使得损毁的字线可于第三检测程序900中直接选取。

接着，偏压电路120浮接所有的位线BL<0>、BL<1>、…、BL<k>、…、BL<n>(步骤S902)，并将接地电压耦接至源极线SL(步骤S903)。控制器140判断选择的字线位于高逻辑位准或低逻辑位准(步骤S904)。

当选择的字线位于高逻辑位准时，控制器1440判断选择的字线并未短路至源极线SL(步骤S905)。当选择的字线位于低逻辑位准时，控制器140判断选择的字线短路至源极线SL(步骤S906)。

在步骤S905以及步骤S906的后，控制器140判断选择的字线是否为在第二检测程序700中判断为损毁的字线的最后一个(步骤S907)。当选择的字线为损毁的字线的最后一个时，控制器140结束第三检测程序900。当选择的字线并非为损毁的字线的最后一个时，控制器140选择损毁的字线的下一个作为选择的字线(步骤S908)，并回到步骤S901。

根据本发明的一实施例，当选择的字线短路至源极线SL时，存储于闪存阵列110的选择的字线的数据将会遗失，并且无法利用ECC恢复。

图10是显示根据本发明的一实施例所述的利用第三检测程序检测闪存阵列的示意图。如图10所示，闪存阵列1010与图1的闪存阵列110以及图2的闪存200相同，并且偏压电路1020对应至图1的偏压电路120。根据本发明的一实施例，偏压电路1020可通过X解码器偏压闪存阵列1010，其中X解码器并未显示于图10。

偏压电路1020包括第三电流源1021以及限制N型晶体管1022。第三电流源1022自第三正电压VP3产生第三固定电流I3，其中第三电流源1022利用第三固定电流I3对选择的字线充电。如图10所示，选择的字线以字线WL<p>为例。限制N型晶体管1022利用栅极电压VG来限制选择的字线的偏压电压VB。

根据本发明的一实施例，当执行图9的第三检测程序900时，栅极电压VG等于选择的字线上的存储器单元(即，字线WL<p>上的存储器单元)的擦除阈值电压以及限制N型晶体管1022的阈值电压的总和，使得选择的字线上的存储器单元维持不导通。

偏压电路1020将接地电压施加至源极线SL，并将所有位线BL<0>、BL<1>、…、BL<k>、…、BL<n>浮接。根据本发明的一实施例，当选择的字线(图10以字线WL<p>为例)短路至源极线SL时，第三输出节点S3位于低逻辑位准。

根据本发明的另一实施例，当选择的字线并未短路至接地电压时，选择的字线的漏电流并未超过第三固定电流I3，使得第三输出节点S3位于高逻辑位准。因此，控制器140可根据第三输出节点S3的逻辑位准，判断选择的字线是否短路至源极线SL。

图11A-图11B是显示根据本发明的一实施例所述的第四检测程序的流程图。以下针对图11A、图11B的第四检测程序1100的叙述，将搭配图1-图3以利详细说明。如图11A、图11B所示，第四检测程序1100对应至图4的检测方法400的步骤S44，其中偏压电路120将第四正电压施加至选择的字线(步骤S1101)，且选择的字线上的存储器单元皆未导通。根据本发明的一实施例，选择的字线为在第二检测程序700判断为损毁的字线的一个。

控制器140选择位线的一个作为选择的位线(步骤S1102)，其中剩下的位线为未选取的位线。根据本发明的一实施例，控制器140依序选择位线的一个作为选择的位线。根据本发明的另一实施例，控制器140以任何特定的顺序选择位线的一个作为选择的位线。

偏压电路120利用第四固定电流而将选择的位线放电至接地电压(步骤S1103)，并且将源极线SL以及未选择的位线浮接(步骤S1104)。控制器140判断选择的位线为高逻辑位准或是低逻辑位准(步骤S1105)。

当选择的位线位于高逻辑位准时，控制器140判断选择的位线短路至选择的字线(步骤S1106)。当选择的位线位于低逻辑位准时，控制器140判断选择的位线并未短路至选择的字线(步骤S1107)。

控制器140更判断选择的位线是否为位线BL<0>、BL<1>、…、BL<k>、…、BL<n>的最后一个(步骤S1108)。当选择的位线并非为位线BL<0>、BL<1>、…、BL<k>、…、BL<n>的最后一个时，控制器140选择位线BL<0>、BL<1>、…、BL<k>、…、BL<n>的下一个作为选择的位线(步骤S1109)。

当选择的位线为位线BL<0>、BL<1>、…、BL<k>、…、BL<n>的下一个的最后一个时，控制器140判断选择的字线是否为第二检测程序700判断为损毁的字线的最后一个(步骤S1110)。当选择的字线并非损毁的字线的最后一个时，控制器140选择损毁的字线的下一个(步骤S1111)，并回到步骤S1101。当选择的字线为损毁的字线的最后一个时，结束第四检测程序1100，检测方法400也一并终止。

图12是显示根据本发明的一实施例所述的利用第四检测程序检测闪存阵列的示意图。如图12所示，闪存阵列1210与图1的闪存阵列110以及图2的闪存阵列200相同，偏压电路1220对应至图1的偏压电路120。

如图12所示，偏压电路1220包括第四电流源1221。第四电流源1221利用第四固定电流I4，将选择的位线(在图12中，以位线BL<k>为例)放电至接地电压。选择的字线偏压时，可不导通选择的字线上的任一存储器单元。根据本发明的一实施例，偏压电路1220可偏压图10所示的选择的字线，在此不再重复赘述。

根据本发明的一实施例，源极线SL可为浮接。根据本发明的另一实施例，由于选择的字线上的存储器单元皆为不导通，因此源极线SL可接地而不影响选择的位线。

当选择的位线放电至接地电压时，感测电路1230判断选择的位线位于高逻辑位准或是低逻辑位准。当选择的位线位于高逻辑位准，代表选择的位线短路至选择的字线。当选择的位线位于低逻辑位准时，代表选择的位线未短路至选择的字线。

根据本发明的一实施例，当选择的位线短路至选择的字线时，存储于存储器阵列的选择的位线上的数据将会遗失，然而存储于选择的字线上的数据则能够利用ECC恢复。

根据本发明的一实施例，当选择的位线短路至选择的字线时，存储于对应选择的字线以及选择的位线的存储器单元的数据，能够通过施加正电压至选择的字线并将选择的位线浮接而读出。将存储于选择的字线的数据读出后，所有的位线皆须浮接以利放电至接地电压。

当执行了本发明所提出的检测方法后，系统可以得知哪一个闪存阵列损毁，使得系统能够执行一连串的操作来保护存储于闪存阵列上的数据。

以上所述为实施例的概述特征。所属本领域技术人员应可以轻而易举地利用本发明为基础设计或调整以实行相同的目的和/或达成此处介绍的实施例的相同优点。所属本领域技术人员也应了解相同的配置不应背离本发明的精神与范围，在不背离本发明的精神与范围下他们可做出各种改变、取代和交替。说明性的方法仅表示示范性的步骤，但这些步骤并不一定要以所表示的顺序执行。可另外加入、取代、改变顺序和/或消除步骤以视情况而作调整，并与所揭露的实施例精神和范围一致。