阅读说明：本技术 用于针对光学编码器的可配置光检测器阵列图案化的方法和装置 (Method and apparatus for configurable photodetector array patterning for optical encoders ) 是由 J·卡西 S·伊利亚塞维奇 B·马克 B·曼德亚姆 B·H·拉森 于 2017-11-08 设计创作，主要内容包括：一种编码器系统包括可配置检测器阵列,其中可配置检测器阵列包括多个检测器。在一种实施例中,编码器系统包括专用集成电路(ASIC)。编码器系统还可以包括存储器,存储器可操作为存储分区图,分区图定义用于多个检测器中的每个检测器的状态。在一种实施例中,存储器包括非易失性存储器。编码器系统还可以包括控制器,诸如微控制器,控制器可操作为从存储器读取分区图,并且根据配置图来配置可配置检测器阵列。编码器系统还可以包括发射器,发射器可操作为生成由运动对象调制的通量,其中可配置检测器阵列可操作为接收通量,并且响应于通量来为检测器中的每个检测器生成相应的电流输出。(An encoder system includes a configurable detector array, where the configurable detector array includes a plurality of detectors. In one embodiment, the encoder system includes an Application Specific Integrated Circuit (ASIC). The encoder system may further include a memory operable to store a partition map defining a state for each detector of the plurality of detectors. In one embodiment, the memory comprises a non-volatile memory. The encoder system may further include a controller, such as a microcontroller, operable to read the partition map from the memory and configure the configurable detector array according to the configuration map. The encoder system may further comprise an emitter operable to generate flux modulated by the moving object, wherein the array of configurable detectors is operable to receive the flux and generate a respective current output for each of the detectors in response to the flux.)

用于针对光学编码器的可配置光检测器阵列图案化的方法和 装置

优先权

本申请要求2017年8月18日提交的题为“Method and Apparatus ForConfigurable Photodetector Array Patterning for Optical Encoders”的美国非临时申请No.15/681,182的优先权，该美国非临时申请要求2017年3月20日提交的题为“Methodand Apparatus for Configurable Photodetector Array Patterning for OpticalEncoders”的美国临时申请No.62/473,525的权益，上述申请以它们的整体通过引用并入本文。

背景技术

编码器系统(诸如光学编码器)可以包括机电设备，该机电设备通过使用一个或多个光检测器来检测对象的位置(例如，线性位置和/或角位置)并将其转换为模拟或数字输出信号。存在不同类型的光学编码器，诸如旋转编码器和线性编码器。旋转编码器和/或线性编码器的制造者传统地要求不同的集成电路(IC)设计用于它们所部署的每个不同的码轮(对于旋转编码器)配置或码条(对于线性编码器)配置(对于旋转编码器的半径和每转脉冲，对于线性编码器的每单位长度脉冲，和/或狭缝形状)。对于利用各种配置以低量到中等量来制作许多不同编码器模块的制造者来说，这需要购买低量到中等量的不同IC的选集。相比于如果相同的IC可以用于多个编码器模块而不管码轮配置或码条配置的情况下所需要的，这导致了更高的成本和更复杂供应链的需求。

因此，编码器系统中的改进被期望。

具体实施方式

随后的公开提供了用于实施所提供的主题的不同特征的许多不同实施例、或示例。组件和布置的特定示例在下文被描述以简化本公开。当然，这些仅是示例并且不意图为限制。对所描述的设备、系统、方法的任何变更和进一步修改，以及本公开的原理的任何进一步应用被充分设想到，就像本公开所涉及的领域中的普通技术人员通常会想到的那样。例如，关于本公开的一个实施例描述的特征、组件、和/或步骤可以与关于其他实施例描述的特征、组件、和/或步骤进行组合，以形成根据本公开的设备、系统、或方法的又另一实施例，即使这样的组合未明确示出。此外，为了简单的缘故，在一些实例中，相同的参考数字贯穿附图用来指代相同或相似的部分。

本公开一般地涉及光学检测系统及其方法，更特别地涉及具有可配置光检测器阵列的光学编码器、以及用于检测目标对象的位置信息并将其转换为模拟或数字输出信号的方法。为了简单的目的，本文描述的实施例将使用码轮(对于旋转编码器)作为目标对象的示例，但是实施例的范围可以包括移动对象的任何适合的光学检测。例如，本公开中的原理也可以用于检测线性移动(例如，用于线性编码器的码条)。本公开的各种实施例实现单个IC设计用于不同配置的编码器模块而没有输出信号质量的显著降级，因此实现由更高数量所导致的更低成本和从需要管理更少IC部件数目所导致的更简单的供应链。

另外，其他实施例可以采用磁检测器。然而，为了说明的简便，本文描述的实施例聚焦在光学检测，并且所理解的是，这样的原理可以应用到磁检测系统。

光学编码器可以包括增量式编码器，增量式编码器用于跟踪运动并且可以用于确定位置和速度。这可以是线性运动或旋转运动。因为方向可以被确定，所以可以进行非常准确的测量。图1描绘了透射式旋转光学编码器的实施例。在图1内，标注有“交替不透明区和透明区”的码轮的区域由一个或多个轨道组成。在该示例中，轨道是码轮上的如下所有点的集合，这些点距轴杆中心的距离在内半径R1和外半径R2之间，并且轨道的不透明区(例如，条部)和透明区(例如，狭缝)被布置为，使得轨道关于轴杆中心具有N阶的离散旋转对称性，其中N≥1。增量式编码器上的一个这样的轨道被称为正交轨道，正交轨道的旋转对称性的阶数被称为编码器系统的每转脉冲(PPR)。

图2描绘了正交轨道的示例实施例。图1中的光学传感器集成电路(IC)包含多个光敏区域，被分组成区，诸如A+区、A-区、B+区和B-区，并且被对准到码轮的正交轨道(即，在正交轨道的R1和R2之间的距码轮旋转轴线的一定距离处)。A+区、A-区、B+区和B-区中的每个区由并行连接的一个或多个离散光敏区域组成(从而并行的离散光敏区域的光电流是加性的)。光发射器(例如，LED)朝向光敏区域照射光。光将会被轨道的不透明区阻挡，或者穿过透明区并到达光敏区域。

图3描绘了在系统中的光学传感器IC的A+区、A-区、B+区和B-区的示例实施例，并且码轮正交轨道的部分被叠加。图4描绘了假设恒定的码轮旋转速率，在图3中所描绘的A+区、A-区、B+区和B-区在一定时间跨度上的总计光电流(此处总计光电流被假设为与总计受照射面积直接成比例)。如图4中可见，光电流波形是周期性的，具有周期1/(f_cw*PPR)，其中f_cw是码轮的旋转频率，并且PPR是码轮的正交轨道的旋转对称性的阶数。此外，光电流波形近似是正弦的并且处于正交(即，在幅度上相等并且在相位上分离90°)。图3中所描绘的方案被称为相控阵设计，其中传感器IC上的光敏区域在空间上在A+区、B+区、A-区和B-区之间交替，并且在大小和位置上与码轮的正交轨道中的狭缝和条部的几何形状紧密匹配。因为码轮正交轨道狭缝和条部的几何形状在码轮配置(半径和PPR)改变的情况下也改变，所以意图与特定码轮配置一起使用的相控阵设计当与不同的码轮配置一起使用时未恰当地操作。此外，不同的码轮可以具有不同的狭缝形状。在所图示的实施例中，狭缝形状是规则的，诸如在每个端部处具有半径的饼形状，并且不同的狭缝可以具有相同的狭缝形状。在各种其他实施例中，狭缝形状可以是不规则的，同时相同码轮上的不同狭缝可以进一步具有不同的形状。因此，增量式编码器的制造者传统地要求不同的IC设计用于它们所部署的每个不同的码轮配置。对于利用各种配置以低量到中等量来制作许多不同编码器模块的制造者来说，这需要购买低量到中等量的许多不同的IC。相比于如果相同的IC可以用于多个编码器模块而不管配置的情况下所需要的，这导致了更高的成本和更复杂的供应链。

例如，如果客户通常支持3个码轮半径和4个不同的每半径PPR，那么该客户将必须维持12个不同ASIC(至少在理论上)的库存。因此，期望实现单个IC设计用于不同配置的编码器模块而没有输出信号质量的显著降级，因此允许由更高数量所导致的更低成本和从管理更少IC部件数目所导致的更简单的供应链。本公开中的原理将允许客户库存单个IC用于多个码轮半径和PPR，而一般地允许对于客户的更低成本位置，这归因于更高的数量和减少的材料处置。

图5图示了可配置光检测器阵列和对阵列中的每个光检测器的所配置的正交指配的示例，其叠加在码轮的正交轨道上。可配置光检测器阵列形成IC的光敏区域。每个光检测器可以包括光电二极管或光电晶体管。为了简单，阵列中的光检测器也被称为光像素、或像素，并且可配置光检测器阵列也被称为像素阵列。所图示的实施例中的光检测器仅是示例，并且不意图为超出权利要求中明确记载的内容之外限制本公开。本公开的原理也可以适用于磁编码器。例如，磁编码器系统可以具有可配置的磁场检测器阵列，以检测由于来自移动对象(诸如码轮或码条)的调制所致的磁通量变化。

在示例像素阵列中，每个像素可以被配置为正交指配(即，A+、A-、B+、B-)中的任何一种。该配置可以在IC被通电时通过以下来完成：从存储器模块(诸如非易失性存储器)中存储的像素分区图来读取。该配置也可以在运行中被更新。例如，在图5中，左上角中的像素基于适合于特定码轮配置的像素分区图而被指配B+，而当IC被安装有不同的码轮时，该像素可以被改变为A+、A-、或B-，这取决于不同的像素分区图。或者，在光学编码器操作期间，系统可以确定在运行中增量地改变像素图，并且该特定像素可以与像素阵列中的一些其他像素一起，从B+被改变为A+、A-、或B-。此外，在IC中可能存在多于一个像素阵列。在一些实施例中，码轮的一个或多个轨道被对准到一个或多个像素阵列。

在一些实施例中，配置有相同正交指配的像素形成条带形状中的光敏区。在一些实施例中，配置有相同正交指配的像素形成马赛克形状中的光敏区。像素的指配通常是码轮的半径和PPR、以及像素阵列的形状、像素数目和间隔的考虑因素。在一些实施例中，像素指配的考虑因素还包括IC和码轮之间的安装未对准。在一些实施例的推进中，像素指配的考虑因素包括校正不平衡的电流或增益，诸如归因于安装未对准。

像素阵列可以具有矩形形状、方形形状、或适合的其他形状。像素的形状也可以在像素阵列内制作成不均匀的。具有不同大小/形状的像素可以减少总系统噪声。与更好地匹配于狭缝的理想成形的检测器相比，矩形的、基于网格的像素可以产生小量的噪声。将形状调整为圆形、椭圆形、或圆角可以减少总体噪声。此外，改变个体像素或像素组的大小也可以改进系统噪声，预期代价是增加的布局复杂性和用以确定像素映射的增加的建模要求。

像素阵列可以包括多个像素和多个集总电流模式输出。参考图6，每个像素包括具有至少两个电端子的光敏区域，其中电流在第一端子(连接到阵列中的所有像素，也作为共用端子)和第二端子(对每个像素唯一，也作为个体端子)之间，与入射到光敏区域的光功率成比例而流动。第二端子耦合到电开关(例如，MUX)。电开关从控制线(例如，总线、或SRAM字线)接收配置比特，并且将光敏区域的个体端子路由到集总电流模式输出之一，在任何给定的时间，集总电流模式输出中的不多于一个被路由到个体端子。以该方式，每个集总电流模式输出承载电流，该电流等于如下的所有像素的光敏区域中的光电流之和，这些像素的通向该输出的开关被闭合。与如下的任何电路系统和连接一起，一个或多个存储器比特被用来选择哪个电开关(如果有的话)将被闭合，该电路系统和这些连接被用来基于存储器比特的状态适当地控制开关。

像素阵列中的像素可以基于码轮的配置，而在各种集总电流模式输出之间被划分。划分可以通过以下来执行：写入存储器比特来控制开关。用于像素的图案基于系统中的码轮的设计。在一种示例实施例中，仿真或实验的过程被用于基于码轮半径和狭缝图案来确定用于像素的映射，其将在下文更详细地讨论。结果由系统微控制器用来写入到ASIC的存储器中，以将每个像素设置到正确的区域。

例如，像素阵列可以包含64行乘以32列的像素，总共2048个像素。每个像素要求两个比特(例如，SRAM比特)来将其关联到总共四个正交轨道指配之一。系统可以使用11比特总线地址来选择像素，以及额外2比特来选择总共四个正交轨道指配之一。

在一些实施例中，像素可以被设置为关闭。一种示例解决方案将每个像素设置到4个主要区域之一：A+、B+、A-、B-。在一些情况下，关闭个体的像素可能是有利的。这可以逐像素地或者基于整行或整列来执行。这可以允许像素潜在地更紧密地匹配于码轮图案。此外，该能力可以允许跨4个主区域的更好的电流平衡，而简化ASIC中的下游块的设计，如跨阻抗放大器(TIA)、滤波器、以及比较器。一种关掉像素的实施方式是向MUX添加一个或多个控制比特来选择如下的状态：总共四个电流模式输出中没有一个耦合到个体端子。

在一些实施例中，像素可以被设置为不同于完全开启的某个强度。通常，像素是完全开启的并且被指配到4个区域之一。利用额外的一个或多个控制比特，像素可以被设置用于部分强度，而允许加权的电流输出，诸如一半或四分之一像素被使用，或者甚至是零(即，像素关闭)。该强度调整可以潜在地改进固定图案中的像素到码轮中的狭缝的映射。

集总电流输出在该示例中被路由到跨阻抗放大器(TIA)，诸如四个单端TIA或两个差分TIA。这些放大器将来自像素阵列的电流输出转换为可以被用于下游处理的电压信号。这些TIA针对来自4个块的电流输出而适当地被确定大小。在一种实施例中，TIA可以是高度线性的，以便产生用于正交轨道的高质量模拟输出。在另一实施例中，TIA是对数性的，以便适应输入的宽动态范围(例如，当模拟正交轨道输出不被需要时)。跨阻抗应当足够大，以保持由放大器自身内部噪声和下游比较器的偏移所引入的角位置误差较小，但是该跨阻抗应当足够小，以在全刻度输入电流处保持良好的线性度。每个TIA的实例可以具有添加到其输入的可调电流宿，用于偏移补偿。用于特定实例的电流宿值可以由对应于该实例的控制字节来控制。可调电流宿可以包括锁存器，在锁存器中存储(多个)控制比特(例如，字节)。

图7示出了示例插值器电阻器梯形架构的电路图，其利用跨阻抗放大器(TIA)将可配置光检测器阵列的读数转换为模拟输出。这仅是一种示例。其他适合的实施方式也可以被使用，诸如其他适合数目的插值器电阻器(≥2)和/或其他适合的电路拓扑。在所图示的实施例中，该块生成模拟波形，这些模拟波形从经滤波的A+/A-/B+/B-TIA输出波形以5.625°(＝90°/16)的相等步长在0°和90°之间被移相。通过数字地比较适当的经插值的波形，TIA输出的频率的高达16x的方波可以被生成用于该示例实施例。该块由四个相同的电阻器梯形组成，每个电阻器梯形在四个正交轨道TIA(A+、A-、B+、B-)中的两个的经滤波的输出之间：一个在B+经滤波的TIA输出和A-经滤波的TIA输出之间，一个在A-经滤波的TIA输出和B-经滤波的TIA输出之间，一个在B-经滤波的TIA输出和A+经滤波的TIA输出之间，并且第四个在A+经滤波的TIA输出和B+经滤波的TIA输出之间。各种其他实施例可以适当地被缩放，以提供任何数目的步长。

图8图示了示例光学编码器IC的框图。在TIA之后，系统可以可选地包含滤波器，以去除由像素到码轮狭缝的非理想映射所引入的谐波。滤波器不是严格要求的，并且可以被***以提高整体性能。与相控阵相比，被映射的像素的非理想形状可能引起信号的某种失真。该滤波器也可以是可配置的，以适配码轮的不同操作速度。该失真的大部分可以通过应用滤波器来减少谐波而被校正。框图中的其他元件包括但不限于插值器、比较器、输出驱动器、以及功率供应器。光学编码器一般提供数字输出或模拟输出，并且像素阵列使两者成为可能。在模拟输出的情况下，4个通道被发送到外部ADC，在外部ADC处，它们被采样并且发送到信号处理芯片/微控制器，以确定位置和变化速率。数字输出可以通过以下来完成：使模拟信号运行通过ASIC中的内部比较器，以产生正交二进制输出，其不要求外部ADC。插值和抽取加上模拟输出/数字输出的能力对许多编码器是常见的并且不是唯一的，它们也不被像素阵列所限制。

编码器IC还可以提供针对伴随光发射器(例如，LED)的电流控制，在电压/温度上以恒定电流进行驱动或者使用反馈，来提供恒定的光功率密度。像素阵列或离散检测器可以用来监测该反馈。该概念不特定于除了潜在地使用行或列来作为反馈机制之外的像素阵列。此外，像素抖动变化和LED电流驱动变化的组合可以提供对小变化的检测中的改进。

图9A和图9B示出了根据一种示例实施例的对像素阵列的某种延伸使用，特别是光学编码器和码轮之间的对准检查。示例像素阵列可以用来辅助系统的机械对准，或者对像素重新映射以提供等效的机械对准，或者两者(或其他)。阵列中的像素在制造过程期间可以被设置为唯一的图案以帮助对准。一旦IC和PCB板已经机械地地被锁定就位，像素阵列图案可以被修改以进一步增强性能。用于像素阵列的理论图案假定在阵列和码轮狭缝之间的完美(或近乎完美)对准。机械性堆叠(外壳、PCB、芯片放置、芯片中的裸片放置)可能引起非平凡错误。系统的原位性能可以被测量，并且定制的像素图案可以被计算并用于包括机械组件和电组件的每个唯一系统。在旋转码盘时，像素可以被映射到四分之一或行配置中，并且来自各区域的输出被比较。如果像素阵列从码轮偏离中心，则来自4个像素通道的模拟输出将会不平衡，而向操作者指示阵列未对准并且提供要移动到哪个方向的指示，以更好地对准ASIC与码轮。

图9A图示了像素阵列可以将所有或部分的像素指配到参考顶部(ref_top)区和参考底部(ref_bottom)区中，而在这两个区之外的未指配的像素可以被关闭。光检测器可以通过比较这两个区之间的电流差来确定Y方向未对准。替换地，在图9B中，像素阵列可以将所有或部分的像素指配到参考左部(ref_left)区和参考右部(ref_right)区中。再次地，通过比较这两个区之间的电流差，X方向未对准可以被导出。在该未对准校准之后，系统然后可以调节像素分区图以补偿未对准。未对准可以通过该像素阵列或通过次级(单独的)像素阵列来测量。在一些实施例中，未对准通过单独的光学传感器的集合来测量。

像素在运行时间期间可以潜在地被抖动。通常，像素在启动时被设置为静态配置。具有将像素从一个区移位到另一区或关闭的能力，可以允许增加的性能，特别是在低旋转速度时。抖动经常在信号处理中被完成，以帮助在相邻值之间进行插值。该技术可以被应用在此处。这样的实施例可以采用第二存储器，以设置像素和在非常短的时间中在存储器之间切换的能力。这可以通过第二寄存器和用以选择的mux来完成。

图10A示出了可以用于索引轨道目的的单独像素阵列。传统的编码器已经具有单独的码轮轨道来提供索引跟踪：每转一个脉冲，或码轮位置的三分之一标识。单独的阵列可以用于这些目的中的任何目的，并且在一些实例中可以与配置分离地用于索引轨道。替换地，如

图10B中示出的，一个像素阵列可以被划分为正交轨道像素区和索引轨道像素区。再次地，取决于系统需求，索引轨道像素区可以在运行时间期间被转换为更大的正交轨道像素区的一部分。

光学编码器可以被适配用于在透射式架构和反射式架构两者中使用。此处的描述针对透射式设计，其中LED在码轮的一侧并且检测器在另一侧。在反射式设计中，LED位于与检测器IC的相同侧，与检测器IC在芯片上或在芯片外，并且利用反射性“狭缝”和非反射性空间将光反射离开码轮。这提供了更小的客户设计。像素阵列支持透射式架构和反射式架构两者。在示例性反射式设计中，LED与检测器IC在相同的裸片上。在另一示例性反射式设计中，LED和检测器IC在两个单独的器件(例如，两个裸片)上，但是物理地组装在一起。

本概念可以被应用到线性编码器以及旋转编码器。在线性设计中，码狭缝的等效物将在线性轴线上并且将像素阵列滑上/滑下。像素阵列在该场景中将会等同地良好地工作。例如，在线性编码器实施例中，运动对象可以包括每长度脉冲，这与使用半径和PPR的旋转编码器相对。

像素可以利用从随机访问存储器(RAM)或从非易失性存储器(NVM)访问的配置来构建。在RAM的情况下，主机微控制器可以设置每个存储器。替换地，编码器ASIC可以包含逻辑部，以从外部NVM或内部NVM进行读取并且以该方式来设置存储器。内部NVM可以是可编程的—即闪存，或者可以是一次性可编程存储器。像素也可以使用只读存储器(ROM)来存储静态图案而被设置，但是这减少了客户灵活性的优点。具有足够量的客户可以安排ROM图案，以消除在运行时间配置存储器的需求。

图11示出了示例方法300的流程图，其用以确定用于配置像素阵列的像素分区图。物理地分离的计算机系统(例如，PC)和/或(多个)其他微控制器单元可以通过以下来执行方法300的操作：从计算机可读介质读取代码，并且执行该代码以提供本文所讨论的功能。在示例实施例中，方法300在制造操作期间由独立的计算机系统(例如，PC)执行，而不是由编码器IC中的微控制器单元或在编码器运行时间期间执行。在操作302处，码轮几何特性从(如存储在存储器中的)码轮的设置中被收集。码轮几何特性可以包括轮半径、PPR、以及旋转速度(例如，随着PPR增加，像素的映射可能看起来越来越不像传统的相控阵配置)。替换地，如果运动对象是码条而不是码轮，则几何特性可以包括码条的每长度脉冲参数。在操作304处，像素阵列特性从(如存储在存储器中的)像素阵列的设置中被收集。像素阵列特性包括像素阵列尺寸(例如，行乘以列)、像素间隔、像素形状、像素大小。在其他实施例中，像素阵列特性可以包括X-方向/Y-方向未对准信息。

在操作306处，方法300确定像素分区图。像素分区图的确定可以依赖于计算不同像素分区图的阈值，诸如从100％精确度的误差偏差的阈值。当候选像素分区图达到阈值时，其可以被选择为最终像素分区图。在操作308处，方法300将像素分区图存储到存储器模块，诸如编码器IC中的存储器模块。

图12示出了操作具有像素阵列的光学编码器的示例方法500的流程图。编码器的微控制器或其他处理器可以通过以下来执行方法500的操作：从计算机可读介质读取代码，并且执行该代码以提供本文所讨论的功能。在操作502处，光学编码器在通电之后从存储器模块取回像素分区图。在一种实施例中，光学编码器可以运行内部状态机，该内部状态机读取外部非易失性存储器以加载该图。在操作504处，像素阵列中的每个像素被配置为像素分区图中定义的状态，例如该图将每个个体像素定义到上文所讨论的四个象限中。例如，控制信号可以被应用到开关(例如，图6的复用器)，以将每个像素与相应的电流线耦合。在操作506处，通过响应于由移动对象调制的光发射器来收集来自像素阵列上的不同指配区的电流，光学编码器执行光学检测，该移动对象诸如码狭缝围绕线性轴线旋转，或滑上/滑下线性条。

在一些实施例中，取回的像素分区图用于未对准校准目的，并且然后系统可以进入操作508，操作508测量并生成未对准结果，并且随后是操作510，操作510重新计算用于正式操作使用的像素分区图，并且写入到存储器模块中。替代地，方法500可以从操作506直接去到操作512，以从光学测量生成数字输出或模拟输出，诸如正交轨道输出和/或索引轨道输出。

虽然不意图为是限制，但是本公开的一个或多个实施例向使用可配置光检测器阵列的光学编码器提供了许多益处。由于大多数常规的光学编码器设计使用固定图案相控阵用于检测器，这样的图案与码轮完全匹配，因此将阵列限制为特定大小和PPR(每转脉冲)的码轮。这些常规的相位阵列(通常4个通道)每个被路由到专用的放大器通道。

相比之下，关于各种实施例所描述的像素阵列可以具有可配置像素，这些可配置像素可以由存储器设置为映射到四个通道之一。可配置像素可以由主机微控制器来设置，利用读取和设置的电路而使用内部非易失性存储器，或通过使用掩码ROM，其中像素以某种工厂对准配置被设置。然而，各种实施例可以使用任何适当的处理器或存储器。此外，对于一些实施例，系统内可配置性是可能的。编码器制造者可以在现场应用补丁，在产品已经安装在现场之后更新像素图。该补丁可以改进或以其他方式改变性能特性。

另外，缺少可见的相控阵图案使得该设计较不易于克隆。传统地，常规相控阵可以在显微镜下被观察以确定特征的大小，因此允许竞争者复制设计。该像素阵列不具有映射的任何指示，因此要求I²C或其他协议流被中断，以便确定哪些像素被映射到哪个象限。这将会相当地更加难以复制。

此外，可配置像素阵列还可以允许客户使用相同的IC来开发差异性能级别的产品选集，例如通过在方法300(图11)的操作306中设置不同阈值来限制光学编码器的精确级别。因此，编码器制造者可以利用包括码轮的硬件的共用集合来提供不同的性能/价格点。利用共用码轮来重新映射像素阵列可以允许所产生的系统的不同性能。编码器制造者可以利用相同的硬件，基于性能来提供更高或更低的价格点，因此允许它们不同地营销它们的产品。

本公开的原理也可以如适用于光学编码器那样适用于磁编码器。例如，在磁编码器中，代替包括多个光检测器的可配置光检测器阵列，系统可以具有包括多个磁检测器的可配置磁场检测器阵列。发射器中的磁化的部件生成磁通量。可配置磁场检测器检测由移动对象(诸如码轮或码条)调制的磁通量的变化。磁编码器的其他方面类似于上文在光学编码器中已经描述的内容，并且为了简单的缘故在此处被省略。

前文概述了若干实施例的特征，从而本领域的技术人员可以更好地理解本公开的各方面。本领域的技术人员应当明白，他们可以容易地使用本公开作为基础用于设计或修改其他过程和结构，以用于执行本文所介绍的实施例的相同目的和/或实现相同优点。本领域的技术人员还应当认识到，这样的等价构造没有偏离本公开的精神和范围，并且他们可以不偏离本公开的精神和范围，而在本文中作出各种改变、替换、以及变更。