阅读说明：本技术 半导体结构、晶体管结构的制备方法及半导体处理设备 (Semiconductor structure, the preparation method of transistor arrangement and semiconductor processing equipment ) 是由 刘铁 于 2018-05-24 设计创作，主要内容包括：本发明一种基于低温离子注入的半导体结构、晶体管制备及半导体处理设备,半导体结构制备包括：提供待处理结构,定义具有离子注入面的离子注入层区；对待处理结构进行降温处理,自离子注入面进行离子注入,在离子注入的过程中,离子注入层区转换成恢复损伤结晶层区和晶格破坏非晶层区,降温处理减缓离子注入层区内部的自退火效应,减小恢复损伤结晶层区区域的大小；进行退火处理,晶格破坏非晶层区转换成重结晶层区,恢复损伤结晶层区转换成结晶缺陷层区。本发明通过对待处理结构进行离子注入的过程中同时对其进行降温,在低温条件下进行离子注入,减缓了离子注入过程中的自退火效应,从而减少退火后的EOR缺陷,减少结漏电流,减少电子器件的功耗。(A kind of semiconductor structure based on cryogenic implantation of the present invention, transistor preparation and semiconductor processing equipment, semiconductor structure preparation include: to provide structure to be processed, define the ion implanted layer area with ion implanting face；It treats processing structure and carries out cooling processing, ion implanting is carried out from ion implanting face, during ion implanting, ion implanted layer area is converted into restoring damage crystallizing layer area and lattice damage amorphous layer area, cooling processing slows down the self annealing effect inside ion implanted layer area, reduces the size for restoring damage crystallizing layer region；It is made annealing treatment, lattice damage amorphous layer area is converted into re-crystallized layers area, restores damage crystallizing layer area and is converted into crystal defect floor area.Cooling down during the present invention is by treating processing structure progress ion implanting while to it, ion implanting is carried out under cryogenic, slows down the self annealing effect in ion implantation process, to reduce the EOR defect after annealing, junction leakage is reduced, the power consumption of electronic device is reduced.)

半导体结构、晶体管结构的制备方法及半导体处理设备

技术领域

本发明属于半导体器件结构制备技术领域，特别是涉及一种基于低温离子注入半导体结构制备方法、晶体管结构的制备方法及半导体处理设备。

背景技术

动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管；晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连；字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。目前，在20nm以下的DRAM制程中，DRAM均采用堆栈式的电容构造，其电容器(Capacitor)是垂直的高深宽比的圆柱体形状以增加表面积。

目前，随着便携式电子产品在日常生活中日益普及，以及电子产品中器件尺寸的减小，密度增加，节省电源消耗已经成为主要挑战之一。在半导体制造中于离子注入和退火后形成的EOR(End of Range)缺陷会导致结漏电流(Junction leakage)，现有技术中，如在源漏区制备中，EOR缺陷层较厚，造成结漏电流(10^-5～10^-8A/CM₂)，从而增加电子器件的功耗。

因此，如何提供一种半导体结构、晶体管结构的制备方法及半导体设备，以解决现有技术中EOR缺陷对器件性能影响严重的问题实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于低温离子注入半导体结构制备方法、晶体管结构的制备方法及半导体处理设备，用于解决现有技术中EOR缺陷对器件性能影响严重的问题。

为实现上述目的及其他相关目的，本发明提供一种基于低温离子注入的半导体结构的制备方法，其特征在于，包括如下步骤：

1)提供一待处理结构，并于所述待处理结构中定义一离子注入层区，且所述离子注入层区具有一离子注入面；

2)对所述待处理结构进行降温处理，并自所述离子注入面对所述离子注入层区进行离子注入，在进行所述离子注入的过程中，所述离子注入层区转换成基于自退火效应主导形成的恢复损伤结晶层区和基于注入离子破坏主导形成的晶格破坏非晶层区，其中，所述降温处理持续在所述离子注入过程中使得所述待处理结构在摄氏0度以下，以减缓所述离子注入过程中所述离子注入层区内部的所述自退火效应，以减小所述恢复损伤结晶层区的生成厚度；以及

3)对步骤2)得到的结构进行退火处理，以使得所述晶格破坏非晶层区转换成重结晶层区，并且所述恢复损伤结晶层区转换成结晶缺陷层区。

作为本发明的一种优选方案，步骤2)中，所述恢复损伤结晶层区位于所述晶格破坏非晶层区和所述待处理结构的结晶层区之间，其中，步骤2)中，进行所述降温处理的温度介于-100℃～-50℃之间。

作为本发明的一种优选方案，所述恢复损伤结晶层区的厚度占所述离子注入层区的厚度的比例介于1/5～1/2之间；所述恢复损伤结晶层区的厚度小于15nm。

作为本发明的一种优选方案，步骤2)中，通过降温装置对所述待处理结构进行所述降温处理，其中，所述降温装置与承载台相连接，所述待处理结构设置于所述承载台上，且所述待处理结构远离所述离子注入面的一侧与所述承载台相接触，所述降温装置中通过所述承载台降温以实现对所述待处理结构进行所述降温处理。

作为本发明的一种优选方案，步骤2)还包括：对所述待处理结构进行降温处理的过程中，通过温控装置对所述降温处理过程中的温度进行控制，其中，所述温控装置设置于所述承载台上，且所述温控装置通过监测所述承载台的温度以监测所述待处理结构在进行所述离子注入过程中的温度，并基于所述温控装置的监测结果对所述降温装置进行控制以实现对所述降温处理过程的温度进行控制。

作为本发明的一种优选方案，基于所述温控装置的监测结果通过对所述降温装置中冷却剂的温度进行控制以实现对所述降温装置进行控制。

作为本发明的一种优选方案，步骤3)中，所述结晶缺陷层区的厚度小于15nm。

作为本发明的一种优选方案，步骤3)中，所述结晶缺陷层区的厚度占所述离子注入层区的厚度的比例介于1/5～1/2之间。

作为本发明的一种优选方案，步骤3)中，所述结晶缺陷层区包括若干个经所述退火处理形成的结晶块，且各所述结晶块的大小及取向中的至少一者不同，其中，所述结晶块内部的结晶状态与所述重结晶层区内部的结晶状态概呈相同。

作为本发明的一种优选方案，步骤2)中，进行所述离子注入的注入离子的分子量大于 40，进行所述离子注入的注入剂量大于1E15/平方厘米。

本发明还提供一种晶体管结构的制备方法，所述制备方法包括如下步骤：

1)提供一半导体基底，且所述半导体基底内定义有至少一个源极待注入区域和至少一个漏极待注入区域；

2)对所述半导体基底进行降温处理，并对所述源极待注入区域和所述漏极待注入区域分别进行离子注入，在进行所述离子注入的过程中，所述源极待注入区域转换成位于所述源极待注入区域下部的源极恢复损伤结晶层区及位于所述源极待注入区域上部的源极晶格破坏非晶层区，所述漏极待注入区域转换成位于所述漏极待注入区域下部的漏极恢复损伤结晶层区及位于所述漏极待注入区域上部的漏极晶格破坏非晶层区，其中，所述降温处理持续在所述离子注入过程中使得所述半导体基底在摄氏0度以下，以减缓所述离子注入过程中所述源极待注入区域内部及所述漏极待注入区域内部的自退火效应，以减小所述源极恢复损伤结晶层区以及所述漏极恢复损伤结晶层区的厚度；以及

3)对步骤2)得到的结构进行退火处理，以使得所述源极晶格破坏非晶层区转换成源极重结晶层区，并构成源极；所述源极恢复损伤结晶层区转换成源极末端缺陷结晶区；所述漏极晶格破坏非晶层区转换成漏极重结晶层区，并构成漏极；所述漏极恢复损伤结晶层区转换成漏极末端缺陷结晶区。

作为本发明的一种优选方案，所述半导体基底内定义有若干个间隔排布的有源区及隔离区，其中，所述源极以及所述漏极形成于所述有源区中，且所述源极与所述漏极之间还形成有埋入式栅极字线结构。

本发明还提供一种半导体处理设备，所述半导体处理设备包括承载台以及降温装置，所述降温装置与所述承载台相连接，用于对所述承载台上承载的待处理结构进行降温处理，其中，所述降温处理包括在所述待处理结构进行离子注入的过程中同时对所述待处理结构进行的降温处理。

作为本发明的一种优选方案，所述半导体处理设备还包括温控装置，所述温控装置设置于所述承载台上，且所述温控装置通过监测所述承载台的温度以监测所述待处理结构在进行所述离子注入过程中的温度，并基于所述温控装置的监测结果对所述降温装置进行控制以对所述降温处理过程的温度进行控制。

如上所述，本发明的基于低温离子注入半导体结构制备方法、晶体管结构的制备方法及半导体处理设备，具有以下有益效果：

本发明提供一种半导体结构的制备方法，通过在对待处理结构进行离子注入的过程中同时对其进行降温以提供一个低温环境，在低温条件下进行离子注入，减缓了离子注入过程中的self-annealing(自退火效应)，从而使得在离子注入的过程中的带有residualdamage的结晶层厚度减少，从而减少退火后的EOR缺陷，相对现有技术可减少50％以上，从而减少结漏电流(Junction leakage)，减少电子器件的功耗。

附图说明

图1显示为本发明提供的基于低温离子注入的半导体结构制备工艺流程图。

图2显示为本发明的基于低温离子注入的半导体结构制备中提供待处理结构的示意图。

图3显示为本发明的基于低温离子注入的半导体结构制备中离子处理后的结构示意图。

图4显示为本发明的基于低温离子注入的半导体结构制备中退火处理后的结构示意图。

图5显示为本发明的基于低温离子注入的半导体结构制备中降温处理的装置示意图。

图6显示为本发明的晶体管制备方法制备得到的晶体管结构示意图。

元件标号说明

100 待处理结构

100a 结晶层区

101 离子注入层区

101a 离子注入面

102 晶格破坏非晶层区

103 恢复损伤结晶层区

104 重结晶层区

105 结晶缺陷层区

200 承载台

300 降温装置

301 制冷机

302 传输管路

400 半导体基底

401 隔离区

402 有源区

403 源极待注入区

404 漏极待注入区

405 源极

406 源极末端缺陷结晶区

407 漏极

408 漏极末端缺陷结晶区

S1～S3 步骤1)～步骤3)

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。

如图1～5所示，本发明提供一种基于低温离子注入的半导体结构的制备方法，所述制备方法包括如下步骤：

1)提供一待处理结构，并于所述待处理结构中定义一离子注入层区，且所述离子注入层区具有一离子注入面；

2)对所述待处理结构进行降温处理，并自所述离子注入面对所述离子注入层区进行离子注入，在进行所述离子注入的过程中，所述离子注入层区转换成基于自退火效应主导形成的恢复损伤结晶层区和基于注入离子破坏主导形成的晶格破坏非晶层区，其中，所述降温处理持续在所述离子注入过程中使得所述待处理结构在摄氏0度(即，0℃)以下，以减缓所述离子注入过程中所述离子注入层区内部的所述自退火效应，以减小所述恢复损伤结晶层区的生成厚度；以及

3)对步骤2)得到的结构进行退火处理，以使得所述晶格破坏非晶层区转换成重结晶层区，所述恢复损伤结晶层区转换成结晶缺陷层区。

下面将结合附图详细说明本发明的基于低温离子注入的半导体结构的制备。

首先，如图1中的S1及图2及图5所示，进行步骤1)，提供一待处理结构100，并于所述待处理结构中定义一离子注入层区101，且所述离子注入层区具有一离子注入面101a。

具体的，本步骤中提供一需要进行离子注入的待处理结构，其中，所述待处理结构的形状可以为本领域普通技术人员熟知的业内常见结构形状，所述待处理结构中还可以形成有任意其他的半导体元件结构，可以是单层结构层，也可以是多层叠层结构，在此不做具体限制。另外，在所述待处理结构中定义出需要进行离子注入的所述离子注入层区101，并定义其离子注入面101a，所述离子注入面101a依据实际选择，本示例中选择为所述离子注入层区101 的上表面为所述离子注入面101a。

接着，如图1中的S2及图3所示，进行步骤2)，对所述待处理结构100进行降温处理，并自所述离子注入面101a对所述离子注入层区101进行离子注入，在进行所述离子注入的过程中，所述离子注入层区101至少转换成基于自退火效应主导形成的恢复损伤结晶层区103 和基于注入离子破坏主导形成的晶格破坏非晶层区102，其中，所述降温处理持续在所述离子注入过程中使得所述待处理结构100在摄氏0度以下，以减缓所述离子注入过程中所述离子注入层区101内部的所述自退火效应，以减小所述恢复损伤结晶层区103区域的大小，如减小所述恢复损伤结晶层区103的生成厚度。其中，图3带有箭头的线表示离子注入的方向。

具体的，该步骤对所述待处理结构100进行低温离子注入，也就是说，在离子注入过程的同时降低所述待处理结构的温度，使所述待处理结构保持低温环境，也即，使所述离子注入层区101保持低温环境，从而减缓所述离子注入层区中发生的自退火效应，在离子注入过程中，所述离子注入层区的内部一方面会由于注入离子的作用，对注入区的晶格结构产生破坏，使得其转变为非晶层，另一方面，所述离子注入层区内部发生自身的自退火效应，从而使得发生自退火效应的部分形成带有residual damage的结晶层，因此，当注入离子破坏占主导时，该位置的所述离子注入层区转换成所述晶格破坏非晶层区102，当自退火效应占主导时，该位置的所述离子注入层区所述恢复损伤结晶层区103。在本申请的低温作用下，可以有效的降低所述离子注入层区内部的自退火效应，从而基于自退火产生的带有residual damage 的结晶层的体积就会变少，也即所述恢复损伤结晶层区103的区域的体积及面积就会减少，而所述恢复损伤结晶层区103在后续的退火处理时，会转变成不希望存在的缺陷，即EOR缺陷(所述结晶缺陷层区)，本申请通过减少离子注入过程中所述恢复损伤结晶层区103的大小，显著的减小了所述结晶缺陷层区105的大小，从而减小了器件的结漏电流。

具体的，所述降温处理与所述离子注入进行的顺序不具体限定，在一较佳的实施例中，所述降温处理的工艺先于所述离子注入的工艺进行，先进行所述降温处理可以使得所述待处理结构先降至一定的温度，更容易达到减缓所述自退火效应的效果，同时也可以降低对机台的要求，降低工艺成本，提高工作效率。

作为示例，步骤2)中，所述恢复损伤结晶层区103位于所述离子注入层区101的底部，所述晶格破坏非晶层区102位于所述恢复损伤结晶层区103上，其中，所述降温处理减缓所述离子注入过程中所述离子注入层区101内部的所述自退火效应，以减小位于底部的所述恢复损伤结晶层区103的厚度。

作为示例，步骤2)中，所述恢复损伤结晶层区103位于所述晶格破坏非晶层区102和所述待处理结构的结晶层区(如图3中虚线框紧下方部分)之间，其中，步骤2)中，进行所述降温处理的温度介于-100℃～-50℃之间。

具体的，在一示例中，如图3所示，在所述离子注入层区101的底部形成所述恢复损伤结晶层区103，在所述恢复损伤结晶层区103上表面形成的是所述晶格破坏非晶层区102，基于本申请的所述降温处理的工艺，在离子注入过程中形成的所述恢复损伤结晶层区103的厚度相对于不进行降温处理的离子注入，本申请的所述恢复损伤结晶层区103的厚度只要减小一半，其中，所述恢复损伤结晶层区103的厚度是指所述恢复损伤结晶层区103的上表面与下表面之间的距离，所述恢复损伤结晶层区103的下表面为所述离子注入层区所述待处理结构的未进行离子注入的区域的分界线，即所述离子注入层区的底部，所述离子注入层区的底部是指所述离子注入层区的与所述离子注入面相对的另一侧的表面。

作为示例，步骤2)中，进行所述降温处理的温度介于-100℃～-50℃之间。

具体的，对所述待处理结构进行的所述降温处理的温度介于-100℃～-50℃之间，优选所述待处理结构在所述离子注入过程中的温度介于-100℃～-50℃之间，从而可以明显改善最终的EOR缺陷，进一步优选介于-80℃～-60℃之间，本示例中选择-70℃±5℃，使得常规半导体设备可以达到上述条件，且可以明显的减小EOR缺陷，明显的改善结漏电流现象。

作为示例，所述恢复损伤结晶层区103的厚度占所述离子注入层区101的厚度的比例介于1/5～1/2之间。

作为示例，所述恢复损伤结晶层区103的厚度小于15nm。

具体的，所述恢复损伤结晶层区103的厚度H2占所述离子注入层区101的厚度H1的比例介于1/5～1/2之间，优选地，合理控制所述降温处理的温度，形成的所述恢复损伤结晶层区 103的厚度占据整个离子注入层区的比例可减小至1/4或1/3等的比例，所述恢复损伤结晶层区103的厚度H2小于15nm，甚至小于10nm，乃至几个纳米，如6nm的厚度，从而可以显著的减小后续形成的EOR缺陷，显著的改善结漏电流现象。

作为示例，步骤2)中，通过降温装置300对所述待处理结构100进行所述降温处理，其中，所述降温装置300与承载台200相连接，所述待处理结构100设置于所述承载台200上，且所述待处理结构100的远离所述离子注入面101a的一侧与所述承载台200相接触，所述降温装置300通过所述承载台200降温以实现对所述待处理结构100进行所述降温处理。

具体的，参阅图5所示，本示例中提供一种进行所述降温处理的方式，通过以降温装置 300和承载台200对所述待处理结构100进行加热，优选，对所述待处理结构100实施背面加热的方式，其中，所述降温装置300包括制冷机301及传输管路302，制冷机301中的冷却剂经由所述传输管路302传输至所述承载台(platen)200，再通过热传导降低所述待处理结构100的温度。

作为示例，步骤2)还包括：对所述待处理结构进行降温处理的过程中，通过温控装置 (图中未示出)对所述降温处理过程中的温度进行控制，其中，所述温控装置设置于所述承载台200上，且所述温控装置通过监测所述承载台200的温度以监测所述待处理结构100在进行所述离子注入过程中的温度，并基于所述温控装置的监测结果对所述降温装置300进行控制以实现对所述降温处理过程的温度进行控制。

作为示例，基于所述温控装置的监测结果通过对所述降温装置中冷却剂的温度进行控制以实现对所述降温装置进行控制。

具体的，在一示例中，还在所述承载台200上设置了温控装置，以精确地实现对所述待处理结构的温度的控制，所述温控装置的位置可以任意设置，不做具体限制，本示例中，所述温控装置通过测试所述承载台的温度来代替所述待处理结构的温度，进一步，在一较佳的实施例中，基于所述温控装置的监测结果，对所述降温装置300中的制冷机的温度进行调控，从而可以实现所述待处理结构的温度的调控，当然，也可以是其他方式，并不以此为限。

在另一示例中，所述降温装置上设置有温控装置，用于直接监控所述冷却剂的温度，进而实现对降温处理过程中所述待处理结构的温度的调控。

最后，如图1中的S3及图4所示，进行步骤3)，对步骤2)得到的结构进行退火处理，以使得所述晶格破坏非晶层区102转换成重结晶层区104，所述恢复损伤结晶层区103转换成结晶缺陷层区105。

具体的，在该步骤中对所述待处理结构100进行退火处理，所述退火处理可以对进行所述离子注入过程中的晶格进行修复，其中，所述晶格破坏非晶层区102进行重结晶，形成完整的晶体结构，而所述恢复损伤结晶层区103在所述退火处理过程中，发生晶格转变，变成一不完整的结晶缺陷层区105，在本发明中，基于在所述离子注入阶段所实施的降温处理，使得离子注入形成的所述恢复损伤结晶层区103厚度大大减小，从而使得退火处理后转变形成的结晶缺陷层区105的厚度大大减小，从而极大地减小了结漏电流。

作为示例，步骤3)中，所述结晶缺陷层区105的厚度小于15nm。

作为示例，步骤3)中，所述结晶缺陷层区105的厚度占所述离子注入层区的厚度的比例介于1/5～1/2之间。

具体的，所述结晶缺陷层区105的厚度H3占所述离子注入层区101的厚度H1的比例介于1/5～1/2之间，优选地，合理控制所述降温处理的温度，形成的所述结晶缺陷层区105的厚度占据整个离子注入层区的比例可减小至1/4或1/3等的比例，所述结晶缺陷层区105的厚度 H3小于15nm，甚至小于10nm，乃至几个纳米，如6nm的厚度，从而可以显著的改善结漏电流现象。

作为示例，步骤3)中，所述结晶缺陷层区105包括若干个经所述退火处理形成的结晶块1051，且各所述结晶块1051的大小及取向中的至少一者不同，其中，所述结晶块1051内部的结晶状态与所述重结晶层区104内部的结晶状态概呈相同。

具体的，得到的所述结晶缺陷层区105包括若干个不规则排布的结晶块1051，其中，退火处理后，所述结晶块1051内部的结晶状态与所述重结晶层区104内部的结晶状态相同，具体的，各所述结晶块1051的大小及取向中的至少一者不同是指，各所述结晶块1051的大小分布不均，至少两者的大小不同；或者是各所述结晶块1051的取向分布不同，至少两者的取向不同；或者是上述两种情况均存在，其中，所述结晶块1051的大小是指所述结晶块的基于本领域普通技术人员可判断的粒径的大小，如横向尺寸或纵向尺寸，所述结晶块1051的取向是指所述结晶块1051作为一个整体的排布方向不同，如某一晶面的取向分布不同。得到的所述结晶缺陷层区105对器件的结漏电流影响更小。

作为示例，步骤2)中，进行所述离子注入的注入离子的分子量大于40，进行所述离子注入的注入剂量大于1E15/平方厘米。

具体的，在步骤2)的所述离子注入过程中，注入离子的分子量大于40，优选大于50，注入剂量大于1E15/平方厘米，优选大于1E16/平方厘米，采用本发明的方案，可以有效地解决上述方式的离子注入以及退火的过程中所产生的EOR缺陷，如可以应用于源漏区的制备，以改善结漏电流。

如图6所示，本发明还提供一种晶体管结构的制备方法，所述制备方法包括如下步骤：

1)提供一半导体基底400，且所述半导体基底内定义有至少一个源极待注入区域403和至少一个漏极待注入区域404；

2)对所述半导体基底400进行降温处理，并对所述源极待注入区域403和所述漏极待注入区域404分别进行离子注入，其中，在进行所述离子注入的过程中，所述源极待注入区域 403转换成位于所述源极待注入区域下部的源极恢复损伤结晶层区以及位于所述源极待注入区域上部的源极晶格破坏非晶层区，所述漏极待注入区域404转换成位于所述漏极待注入区域下部的漏极恢复损伤结晶层区以及位于所述漏极待注入区域上部的漏极晶格破坏非晶层区，其中，所述降温处理持续在所述离子注入过程中使得所述半导体基底400在摄氏0度以下，以减缓所述离子注入过程中所述源极待注入区域403内部及所述漏极待注入区域404内部的自退火效应，以减小所述源极恢复损伤结晶层区以及所述漏极恢复损伤结晶层区的厚度；以及

3)对步骤2)得到的结构进行退火处理，以使得所述源极晶格破坏非晶层区转换成源极重结晶层区，并构成源极405；所述源极恢复损伤结晶层区转换成源极末端缺陷结晶区406；所述漏极晶格破坏非晶层区转换成漏极重结晶层区，并构成漏极407；所述漏极恢复损伤结晶层区转换成漏极末端缺陷结晶区408。

作为示例，所述半导体基底400内定义有若干个间隔排布的有源区402及隔离区401，其中，所述源极405以及所述漏极407形成于所述有源区402中，且所述源极405与所述漏极407之间还形成有埋入式栅极字线结构409。

具体的，本发明还提供一种基于低温离子注入的晶体管的源漏极的制备方法，如图6所示，在所述源极405以及所述漏极407的制备过程中，进行离子注入的同时进行对所述半导体基底400的降温处理，从而可以减小源极末端缺陷结晶区406和漏极末端缺陷结晶区407 的厚度，降低了整个晶体管的结漏电流，减少电子器件功耗，提高晶体管的稳定性。

参阅图5所示，本发明还提供一种半导体处理设备，所述半导体处理设备包括承载台200 以及降温装置300，所述降温装置300与所述承载台200相连接，用于对所述承载台200上承载的待处理结构100进行降温处理，其中，所述降温处理包括在所述待处理结构100进行离子注入的过程中同时对所述待处理结构进行的降温处理。

作为示例，所述半导体处理设备还包括温控装置，所述温控装置设置于所述承载台200 上，且所述温控装置通过监测所述承载台200的温度以监测所述待处理结构100在进行所述离子注入过程中的温度，并基于所述温控装置的监测结果对所述降温装置300进行控制以对所述降温处理过程的温度进行控制。

具体的，参阅图5所示，本示例中提供一种进行所述降温处理的方式，通过以降温装置300和承载台200对所述待处理结构100进行加热，优选，对所述待处理结构100实施背面加热的方式，其中，所述降温装置300包括制冷机301及传输管路302，所述传输管路302与所述制冷机301相连接，并与所述承载台200的背面相接触，所述制冷机301中的冷却剂经由所述传输管路302传输至所述承载台(platen)200，再通过热传导降低所述待处理结构100的温度。

具体的，在一示例中，还在所述承载台200上设置了温控装置，以精确地实现对所述待处理结构的温度的控制，所述温控装置的位置可以任意设置，不做具体限制，本示例中，所述温控装置通过测试所述承载台的温度来代替所述待处理结构的温度，进一步，在一较佳的实施例中，基于所述温控装置的监测结果，对所述降温装置300中的制冷机的温度进行调控，从而可以实现所述待处理结构的温度的调控，当然，也可以是其他方式，并不以此为限。

在另一示例中，所述降温装置上设置有温控装置，用于直接监控所述冷却剂的温度，进而实现对降温处理过程中所述待处理结构的温度的调控。

如图4所示，本发明还提供一种基于低温离子注入的半导体结构，优选采用本发明描述的基于低温离子注入的半导体结构的制备方法制备得到，半导体结构包括：

结晶层区100a；

结晶缺陷层区105，位于所述结晶层区100a上，所述结晶缺陷层区105包括若干个结晶块1051，且各所述结晶块1051的大小及取向中的至少一者不同；以及

重结晶层区104，位于所述结晶缺陷层区105上，所述重结晶层区104包括重结晶后的结晶状态，所述结晶块1051内部的结晶状态与所述重结晶层区104内部的结晶状态概呈相同。

作为示例，所述结晶缺陷层区105的厚度小于15nm。

作为示例，所述结晶缺陷层区105的厚度占所述结晶缺陷层区105与所述重结晶层区104 的总厚度(即所述离子注入区的厚度)的比例介于1/5～1/2之间。

具体的，本发明还提供一种基于低温离子注入的半导体结构，在低温作用下，可以有效的降低所述离子注入层区内部的自退火效应，从而基于自退火产生的带有residualdamage 的结晶层的体积就会变少，也即所述恢复损伤结晶层区103的区域的体积及面积就会减少，而所述恢复损伤结晶层区103在后续的退火处理时，会转变成不希望存在的缺陷，即EOR缺陷(所述结晶缺陷层区)，本申请通过减少离子注入过程中所述恢复损伤结晶层区103的大小，显著的减小了所述结晶缺陷层区105的大小，从而减小了器件的结漏电流。

具体的，所述结晶缺陷层区105的厚度H3占所述离子注入层区101的厚度H1的比例介于1/5～1/2之间，优选地，合理控制所述降温处理的温度，形成的所述结晶缺陷层区105的厚度占据整个离子注入层区的比例可减小至1/4或1/3等的比例，所述结晶缺陷层区105的厚度H3小于15nm，甚至小于10nm，乃至几个纳米，如6nm的厚度，从而可以显著的改善结漏电流现象。另外，得到的所述结晶缺陷层区105包括若干个不规则排布的结晶块1051，其中，退火处理后，所述结晶块1051内部的结晶状态与所述重结晶层区104内部的结晶状态相同，具体的，各所述结晶块1051的大小及取向中的至少一者不同是指，各所述结晶块1051的大小分布不均，至少两者的大小不同；或者是各所述结晶块1051的取向分布不同，至少两者的取向不同；或者是上述两种情况均存在，其中，所述结晶块1051的大小是指所述结晶块的基于本领域普通技术人员可判断的粒径的大小，如横向尺寸或纵向尺寸，所述结晶块1051的取向是指所述结晶块1051作为一个整体的排布方向不同，如某一晶面的取向分布不同。得到的所述结晶缺陷层区105对器件的结漏电流影响更小。

如图6所示，本发明还提供一种晶体管结构，包括上述任意方案所述的基于低温离子注入的半导体结构，其中，所述结晶层区作为所述晶体管结构的部分衬底，所述重结晶区104作为所述晶体管结构的源极405及漏极407中的至少一者，所述结晶缺陷层区105作为源极末端缺陷结晶区406及漏极末端缺陷结晶区408中的至少一者。

具体的，本发明还提供一种晶体管结构，其源漏极的制备基于低温离子注入的晶体管的源漏极的制备方法，如图6所示，在所述源极405以及所述漏极407的制备过程中，进行离子注入的同时进行对所述半导体基底400的降温处理，从而可以减小源极末端缺陷结晶区406和漏极末端缺陷结晶区407的厚度，降低了整个晶体管的结漏电流，减少电子器件功耗，提高晶体管的稳定性。

综上所述，本发明一种基于低温离子注入的半导体结构的制备方法、晶体管制备方法及半导体处理设备，半导体结构制备方法包括：提供一待处理结构，并于所述待处理结构中定义一离子注入层区，且所述离子注入层区具有一离子注入面；自所述离子注入面对所述离子注入层区进行离子注入，并同时对所述待处理结构进行降温处理，在进行所述离子注入的过程中，所述离子注入层区至少转换成基于自退火效应主导形成的恢复损伤结晶层区和基于注入离子破坏主导形成的晶格破坏非晶层区，其中，所述降温处理持续在所述离子注入过程中使得所述待处理结构在摄氏0度以下，以减缓所述离子注入过程中所述离子注入层区内部的所述自退火效应，以减小所述恢复损伤结晶层区区域的大小；以及对上一步得到的结构进行退火处理，以使得所述晶格破坏非晶层区转换成重结晶层区，所述恢复损伤结晶层区转换成结晶缺陷层区。通过上述方案，本发明提供一种半导体结构的制备方法，通过在对待处理结构进行离子注入的过程中同时对其进行降温以提供一个低温环境，在低温条件下进行离子注入，减缓了离子注入过程中的self-annealing(自退火效应)，从而使得在离子注入的过程中的带有residual damage的结晶层厚度减少，从而减少退火后的EOR缺陷，相对现有技术可减少50％以上，从而减少结漏电流(Junction leakage)，减少电子器件的功耗。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。