阅读说明：本技术 一种解决i2s传输中辐射超标的方法及系统 (Method and system for solving radiation standard exceeding in I2S transmission ) 是由 彭洪松 李莉 江露 陈彦霖 刘�文 袁和秀 于 2019-09-02 设计创作，主要内容包括：本发明公开了一种解决I2S传输中辐射超标的方法,在I2S传输的源端将时钟信号的电平幅度降低,在接收端再将时钟信号的电平幅度还原。还公开了一种解决I2S传输中辐射超标的系统,包括源端设备和接收端设备,源端设备连接第一电平转换电路,第一电平转换电路连接FFC排线的第一端,所述FFC排线的第二端连接第二电平转换电路,第二电平转换电路连接所述接收端设备。本发明在I2S源端增加电平转换模块,将I2S中时钟信号幅度降低,使该信号在传输过程中幅度低、能量小,不易造成辐射超标；在接收端,再使用该电路将低幅度信号还原。在电平转换中保证高速率、低延时,满足时序要求,保证信号不失真。(The invention discloses a method for solving the problem of overproof radiation in I2S transmission, which is characterized in that the level amplitude of a clock signal is reduced at a source end of I2S transmission, and then the level amplitude of the clock signal is restored at a receiving end. The system comprises a source end device and a receiving end device, wherein the source end device is connected with a first level conversion circuit, the first level conversion circuit is connected with a first end of an FFC (flexible flat cable), a second end of the FFC flat cable is connected with a second level conversion circuit, and the second level conversion circuit is connected with the receiving end device. According to the invention, a level conversion module is added at the source end of I2S, so that the amplitude of a clock signal in I2S is reduced, the amplitude of the signal is low and the energy is low in the transmission process, and the radiation standard exceeding is not easy to cause; at the receiving end, the circuit is used for restoring the low-amplitude signal. And high speed and low time delay are ensured in level conversion, the time sequence requirement is met, and the signal is ensured not to be distorted.)

一种解决I2S传输中辐射超标的方法及系统

技术领域

本发明涉及电磁干扰屏蔽技术领域，具体的说，是一种解决I2S传输中辐射超标的方法。

背景技术

I2S(Inter—IC Sound)总线，又称集成电路内置音频总线。是数字音频设备之间的音频数据传输的一种标准总线；I2S信号专门用于音频设备之间的数据传输，广泛应用于各种多媒体系统。I2S有3个主要信号组成，包括串行时钟SCLK、帧时钟LRCK、串行数据SDATA。在高速数字系统中，固定频率的时钟是主要的电磁干扰源，因为这些时钟总是在一个固定的频率下工作，这将使能量增加到更高的级别。而非重复性信号或是异步信号不会产生如此多的电磁干扰。随着更高的数据速率要求更快的时钟频率，信号的边沿率(即上升时间和下降时间)也随之提高。较快的边沿率将使辐射信号的能量级别增加更多。在I2S信号中串行时钟SCLK、帧时钟LRCK均为固定频率的时钟信号，具有频率高、能量强的特点，是典型的电磁干扰源。在电磁干扰测试中，辐射超标严重。辐射为3C认证中的必测项，而多媒体设备间的I2S信号传输，尤其是排线连接的较长距离传输，一般辐射超标严重。现有技术多采用增加屏蔽层方法，屏蔽层是采用金属包装的方式将排线和PCB印制板等干扰源和传输路径包裹起来，防止干扰电磁场向外扩散。但是当辐射很强时，单纯屏蔽并不能有效解决；增加屏蔽层在生产中可操作性较差，一致性不能保证的问题。

发明内容

本发明的目的在于提供一种解决I2S传输中辐射超标的方法及系统，用于解决现有技术中I2S传输中辐射超标严重而采用增加屏蔽层的方法效果差、可操作性差的问题。

本发明通过下述技术方案解决上述问题：

一种解决I2S传输中辐射超标的方法，包括：降低I2S中时钟信号在传输过程中的电平幅度，具体为：在I2S传输的源端将时钟信号的电平幅度降低，在接收端再将时钟信号的电平幅度还原。

进一步地，在I2S传输的源端采用第一电平转换电路将电平幅度降低，在接收端采用第二电平转换电路将电平幅度还原。

在I2S源端增加电平转换电路，将I2S中时钟信号幅度降低，使该信号在传输过程中幅度低、能量小、不易造成辐射超标，在接收端，再使用电平转换电路将低幅度信号还原。在电平转换电路的芯片选型中选择高速低延时芯片保证高速率、低延时、满足时序要求，保证信号不失真。

进一步地，所述第一电平转换电路、第二电平转换电路均为双向电平转换电路。

一种解决I2S传输中辐射超标的系统，包括源端设备和接收端设备，所述源端设备的信号输出端连接第一电平转换电路，所述第一电平转换电路连接FFC排线的第一端，所述FFC排线的第二端连接第二电平转换电路，所述第二电平转换电路连接所述接收端设备，所述第一电平转换电路用于将I2S时钟信号的电平幅度降低，所述第二电平转换电路用于将I2S时钟信号的电平幅度还原。

源端设备的输出信号I2S_SLK_1信号为正常幅度，经过第一电平转换模组后，转换为I2S_SCLK_2，I2S_SCLK_2为低幅度，然后在FFC排线中传输，经过第二电平转换模组时，转换为I2S_SCLK_3(正常幅度)后到达接收端设备。

进一步地，所述第一电平转换电路、第二电平转换电路均为双向电平转换电路。

进一步地，所述第一电平转换模组用于将I2S信号的电平幅度从3.3V降至1.2V，所述第二电平转换模组用于将I2S信号的电平幅度从1.2V恢复至3.3V。

本发明与现有技术相比，具有以下优点及有益效果：

(1)本发明在I2S源端增加电平转换模块，将I2S中时钟信号幅度降低，使该信号在传输过程中幅度低、能量小，不易造成辐射超标；在接收端，再使用该电路将低幅度信号还原。在电平转换中保证高速率、低延时，满足时序要求，保证信号不失真。

(2)本发明降低I2S中时钟信号在传输过程中的电平幅度，减小传输过程中辐射强度，解决了传输中辐射超标问题，又避免了传统方法中操作繁琐、可操作性差、一致性差的问题。

附图说明

图1为现有技术中I2S信号正常幅度传输的辐射测试结果示意图；

图2为本发明的系统框图；

图3为I2S信号降低幅度传输的数据流框图；

图4为I2S信号降低幅度传输的辐射测试结果示意图；

图5为电平转换电路的原理图；

其中，U1-电平转换芯片。

具体实施方式

下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。

实施例1：

现有技术中，通过I2S信号直接连接的多媒体设备，其音频设备间以I2S信号正常幅度传输辐射测试报告如图1所示，从测试报告中可以看出100MHZ-300MHZ频段，辐射超标特别严重，其中208MHZ频点，高达56dB/v。本系统结构如图2所示，在源端设备(主板一)增加电平转换模块，在接收端设备(主板二)增加电平转换模块，主板一与主板二采用FFC排线连接。如图3所示，将源端信号电平幅度为3.3V的I2S_SCLK_1经过电平转换模块降低幅度，I2S_SCLK_2信号电平幅度为1.2V，进入FFC排线传输。再经过电平转换模块升高幅度，转换为I2S_SCLK_3，I2S_SCLK_3信号电平幅度为3.3V。I2S_SCLK_3到达终端设备后，I2S_SCLK_3信号进入终端解扰。I2S信号降低幅度传输辐射测试报告如图4所示，从测试报告中可以看出100MHZ-300MHZ频段(即图中方框部分)，辐射降低明显，其中208MHZ频点，仅有32dB/v。

电平转换模块的电路原理如图5所示。电路主要由电平转换芯片U1、阻容器件组成。电路中VCC_H、VCC_L为电平转换芯片U1提供幅度参考电源，电容C1、电容C2、电容C3、电容C4为滤波电容；电平转换芯片U1为双通道可调电压电平转换IC，OE为输出阀值开关。电平转换芯片U1支持A、B端双向转换，其中B端为高电平端，A端为低电平端；A端时钟信号幅度“峰峰值”与VCC_H一致，B端时钟信号幅度“峰峰值”与VCC_L一致。优选的，电平转换芯片U1采用芯片SGM4565。芯片SGM4565为高速低延时芯片，保证时延在I2S时序要求范围内。

尽管这里参照本发明的解释性实施例对本发明进行了描述，上述实施例仅为本发明较佳的实施方式，本发明的实施方式并不受上述实施例的限制，应该理解，本领域技术人员可以设计出很多其他的修改和实施方式，这些修改和实施方式将落在本申请公开的原则范围和精神之内。