阅读说明：本技术 一种基于FPGA和MBS架构的spacewire总线控制器 (Spacewire bus controller based on FPGA and MBS framework ) 是由 陈润娜 薛时凯 戴春泉 邵志阳 权衡 于 2021-09-28 设计创作，主要内容包括：本发明涉及了一种基于FPGA和MBS架构的spacewire总线控制器,由MBS实现上层控制,FPGA搭建底层逻辑。采用FPGA搭建不同的寄存器读写电路,通过HOCI底层接口逻辑和COMI底层接口逻辑实现对spacewire接口芯片BM4802的读写控制。本控制器的底层逻辑由FPGA搭建,简化了MBS的使用,也能使底层驱动更加灵活的适应各种应用场景,且对HOCI接口和COMI接口不区分使用方法,MBS可直接发送命令,增加了底层驱动可读性与复用性；COMI底层接口逻辑里增加了大容量双口RAM,减少了板卡上的RAM缓存,使硬件更加简洁的同时减小了成本。同时FPGA+MBS的结合使得HOCI接口具备了COMI接口的一部分特性,当使用HOCI接口读写数据时,MBS只需发一次命令,由FPGA解析可循环去读写BM4802的FIFO,极大程度的提高了HOCI接口的传输速率。(The invention relates to a spacewire bus controller based on an FPGA and an MBS framework, wherein the MBS realizes upper layer control, and the FPGA builds bottom layer logic. Different register read-write circuits are built by adopting FPGA, and read-write control of the spacewire interface chip BM4802 is realized through HOCI bottom layer interface logic and COMI bottom layer interface logic. The bottom layer logic of the controller is built by the FPGA, the use of the MBS is simplified, the bottom layer drive can be more flexibly adapted to various application scenes, the use methods of the HOCI interface and the COMI interface are not distinguished, the MBS can directly send commands, and the readability and the reusability of the bottom layer drive are improved; a high-capacity double-port RAM is added in COMI bottom layer interface logic, RAM cache on a board card is reduced, hardware is simpler, and cost is reduced. Meanwhile, the combination of the FPGA and the MBS enables the HOCI interface to have a part of characteristics of the COMI interface, when the HOCI interface is used for reading and writing data, the MBS only needs to send a command once, the FPGA analyzes the FIFO which can be circularly read and written by the BM4802, and the transmission rate of the HOCI interface is greatly improved.)

一种基于FPGA和MBS架构的spacewire总线控制器

技术领域

本发明属于spacewire总线控制器技术领域，具体涉及一种基于FPGA和MBS架构的spacewire总线控制器。

背景技术

Spacewire总线作为面向航天的高速，点对点全双工的串行总线，有HOCI和COMI两种接口，其中HOCI简单易控，传输速率慢；COMI传输速率快但是控制方法复杂。常用的控制方法有两种，软件控制和硬件控制，软件控制灵活但是复杂不易使用，硬件控制使用起来方便但是不灵活。为了改善两种接口的使用性能和易操作性，设计了本控制器。

发明内容

本发明的目的是为解决上述问题，提供一种基于FPGA和MBS架构的spacewire总线控制器，采用FPGA+MBS控制，由FPGA搭建底层逻辑，MBS实现上层控制。由于基本逻辑由FPGA搭建，使得MBS控制电路很简单，且MBS也能驱动底层，更加灵活的适应各种应用。

为实现上述目的，本发明提供以下技术方案：一种基于FPGA和MBS架构的spacewire总线控制器，包含FPGA、MBS、HOCI接口和COMI接口，所述MBS实现上层控制，所述FPGA搭建底层逻辑，所述 HOCI接口和COMI接口用于FPGA搭建不同的寄存器读写电路，所述MBS将命令传送到MBS命令解析，所述MBS命令解析将命令传送到底层控制中心，所述底层控制中心选择所需要使用的由FPGA搭建的HOCI底层接口逻辑或由FPGA搭建的COMI底层接口逻辑，来发送开始读写命令和读写寄存器开始地址以及读写长度命令。

进一步的：所述FPGA搭建的COMI底层接口逻辑包含一个双口RAM，所述MBS和BM4802将命令传送给仲裁模块，所述仲裁模块区分读、写命令并通过RAM读控制和RAM写控制将数据存储至双口RAM中。

进一步的：所述控制器使用的spacewire芯片为BM4802控制芯片。

进一步的：所述由FPGA搭建的COMI底层接口逻辑和FPGA搭建的HOCI底层接口逻辑留给MBS的命令口是相同的。

与现有技术相比，本发明的有益效果在于：

1. MBS软件可灵活控制，且MBS对由FPGA搭建的COMI底层接口逻辑和FPGA搭建的HOCI底层接口逻辑不区分使用方法，MBS可直接发送命令，增加了可读性与复用性；

2. 当使用HOCI接口读写数据时，MBS只需发一次命令，由FPGA解析可循环去读写BM4802的FIFO，提高了软件直接控制HOCI接口时的效率, MBS可一次配置读写次数，不需要每读一个数都要重新配置；

3. FPGA搭建的COMI底层接口逻辑增加了大容量双口RAM，减少了板卡上的RAM缓存，使硬件更加简洁的同时减小了成本；

4. FPGA+MBS的结合使得HOCI接口具备了COMI接口的一部分特性，极大程度的提高了HOCI接口的传输速率。

附图说明

为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是为了更清楚地说明本发明实施例或现有技术中的技术方案，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明整体结构示意图；

图2为本发明底层HOCI接口控制状态机示意图。

具体实施方式

为了使本领域技术人员更好地理解本发明的技术方案能予以实施，下面结合具体实施例对本发明作进一步说明，但所举实施例只作为对本发明的说明，不作为对本发明的限定。

如图1~2所述的一种基于FPGA和MBS架构的spacewire总线控制器，包含FPGA和MBS，所述MBS实现上层控制，所述FPGA搭建底层逻辑，所述HOCI接口和COMI接口用于FPGA搭建不同的寄存器读写电路，所述MBS将命令传送到MBS命令解析，所述MBS命令解析将命令传送到底层控制中心，所述底层控制中心选择所需要使用的由FPGA搭建的HOCI底层接口逻辑或由FPDA搭建的COMI底层接口逻辑，来发送开始读写命令和读写寄存器开始地址以及读写长度命令。

所述FPGA搭建的COMI底层接口逻辑包含一个双口RAM，所述MBS和BM4802将命令传送给仲裁模块，所述仲裁模块区分读、写命令并通过RAM读控制和RAM写控制将数据存储至双口RAM中。

所述由FPGA搭建的COMI底层接口逻辑和FPGA搭建的HOCI底层接口逻辑留给MBS的命令口是相同的，即MBS不需要区分HOCI接口和COMI接口，可以直接发送命令。

优选的：采用FPGA搭建不同的寄存器读写电路，通过HOCI底层接口逻辑和COMI底层接口逻辑实现对spacewire 接口芯片BM4802的读写控制。

使用COMI接口读写数据时，MBS只需发一次命令，由FPGA解析可循环去读写BM4802的FIFO，提高了软件直接控制HOCI接口时的效率。

本发明的关键点和保护点：

1. MBS软件可灵活控制，且MBS对由FPGA搭建的COMI底层接口逻辑和FPGA搭建的HOCI底层接口逻辑不区分使用方法，MBS可直接发送命令，增加了可读性与复用性；

2. 当使用HOCI接口读写数据时，MBS只需发一次命令，由FPGA解析可循环去读写BM4802的FIFO，提高了软件直接控制HOCI接口时的效率， MBS可一次配置读写次数，不需要每读一个数都要重新配置；

3. FPGA搭建的COMI底层接口逻辑里增加了大容量双口RAM，减少了板卡上的RAM缓存，使硬件更加简洁的同时减小了成本；

4. FPGA+MBS的结合使得HOCI接口具备了COMI接口的一部分特性，极大程度的提高了HOCI接口的传输速率。

本控制器采用FPGA搭建不同的寄存器读写电路，通过HOCI底层接口逻辑和COMI底层接口逻辑实现对spacewire 接口芯片BM4802的读写控制，两个接口控制电路留给MBS的命令口是一致的，即对于MBS来说，对两种接口是不需要区分使用方法的，只需要配置底层控制中心使用由FPGA搭建的COMI底层接口逻辑和FPGA搭建的HOCI底层接口逻辑，发开始读写命令和读写寄存器开始地址以及读写长度。本控制器使MBS的软件工作量大大减少，出错率亦跟随较少，使得调试效率得到极大的提高，同时增加了可复用性。

本发明中未做详细描述的内容均为现有技术。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。