具体实施方式

以下公开提供了许多用于实现所提供主题的不同特征的不同的实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间相对描述符可以同样地作相应地解释。

通常，本发明的结构和方法可以用于形成存储器单元和/或存储器单元的阵列。具体地，本发明的结构和方法可以用于形成磁隧道结存储器单元和/或磁隧道结存储器单元的阵列。

通过磁化电感耦接等离子体(MICP)进行MTJ图案化可能会导致离子C、H、O渗透到磁性层中并且形成毒性层或损伤层，这导致隧道磁阻(TMR)/矫顽力(Hc)的降低。为了防止毒性层的生成，可以将离子束蚀刻(IBE)用于MTJ图案化。

作为使用高能离子束的附带结果，通过离子束蚀刻形成的磁隧道结结构可能具有许多结构和电学缺陷。例如，磁隧道结内的各个组件可以通过作为离子束蚀刻工艺的副产物的金属颗粒而彼此电短路。这种电短路的发生可以在对误码率的测量中表现出来，误码率测量包括物理磁隧道结的存储器位的错误率。约百万分之100的误码率在磁隧道结器件的制造期间并不少见。本发明通过使用氧化工艺将磁隧道结结构的侧壁上的残留金属膜转化为变得电惰性的介电金属氧化物层，解决了在磁隧道结结构内引起的电短路和其他不利电特性的问题，从而从磁隧道结结构的侧壁去除电短路。现在参考附图描述本发明的各个方面。

图1是根据本发明的实施例的在形成互补金属氧化物半导体(CMOS)晶体管、嵌入介电材料层中的金属互连结构和连接通孔层级介电层之后的示例性结构的垂直截面图。示例性结构包括形成在介电材料层中的互补金属氧化物半导体(CMOS)晶体管和金属互连结构。具体地，示例性结构包括衬底9，衬底9可以是诸如市售硅晶圆的半导体衬底。可以在衬底9的上部中形成包括介电材料(诸如氧化硅)的浅沟槽隔离结构720。可以在每个区域内形成合适的掺杂半导体阱，诸如p型阱和n型阱，这些区域可以由浅沟槽隔离结构720的部分横向包围。场效应晶体管可以形成在衬底9的顶面上方。例如，每个场效应晶体管可以包括源极区域732、漏极区域738、半导体沟道735以及栅极结构750，半导体沟道735包括在源极区域732和漏极区域738之间延伸的衬底9的表面部分。每个栅极结构750可以包括栅极电介质752、栅电极754、栅极帽电介质758和介电栅极间隔件756。源极侧金属-半导体合金区域742可以形成在每个源极区域732上，并且漏极侧金属-半导体合金区域748可以形成在每个漏极区域738上。虽然平面场效应晶体管在附图中示出，但在本文中明确预期场效应晶体管可以附加地或可选地包括鳍式场效应晶体管(FinFET)、全环栅场效应(GAA FET)晶体管或任何其他类型的场效应晶体管(FET)的实施例。

示例性结构可以包括存储器阵列区域100和外周区域200，随后可以在存储器阵列区域100中形成存储器元件的阵列，可以在外周区域200中形成支持存储器元件的阵列的操作的逻辑器件。在一个实施例中，存储器阵列区域100中的器件(诸如场效应晶体管)可以包括提供对随后形成的存储器单元的底部电极的存取的底部电极存取晶体管。在该处理步骤中，可以在外周区域200中形成提供对随后形成的存储器单元的顶部电极的存取的顶部电极存取晶体管。外周区域200中的器件(诸如场效应晶体管)可以提供操作随后形成的存储器单元的阵列可能需要的功能。具体地，外周区域中的器件可以配置为控制存储器单元的阵列的编程操作、擦除操作和感测(读取)操作。例如，外周区域中的器件可以包括感测电路和/或顶部电极偏置电路。形成在衬底9的顶面上的器件可以包括互补金属氧化物半导体(CMOS)晶体管和可选的附加半导体器件(诸如电阻器、二极管、电容器等)，并且统称为CMOS电路700。

嵌入介电材料层中的各个金属互连结构可以随后形成在衬底9和器件(诸如场效应晶体管)上方。介电材料层可以包括例如接触层级介电材料层601、第一金属线层级介电材料层610、第二线和通孔层级介电材料层620、第三线和通孔层级介电材料层630和第四线和通孔层级介电材料层640。金属互连结构可以包括形成在接触层级介电材料层601中并且与CMOS电路700的相应组件接触的器件接触通孔结构612、形成在第一金属线层级介电材料层610中的第一金属线结构618、形成在第二线和通孔层级介电材料层620的下部中的第一金属通孔结构622、形成在第二线和通孔层级介电材料层620的上部中的第二金属线结构628、形成在第三线和通孔层级介电材料层630的下部中的第二金属通孔结构632、形成在第三线和通孔层级介电材料层630的上部中的第三金属线结构638、形成在第四线和通孔层级介电材料层640的下部中的第三金属通孔结构642以及形成在第四线和通孔层级介电材料层640的上部中的第四金属线结构648。在一个实施例中，第二金属线结构628可以包括连接用于存储器元件的阵列的源极侧电源的源极线。由源极线提供的电压可以通过提供在存储器阵列区域100中的存取晶体管施加至底部电极。

介电材料层(601、610、620、630、640)中的每个可以包括介电材料，诸如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃、非晶氟化碳、它们的多孔变体或它们的组合。每个金属互连结构(612、618、622、628、632、638、642、648)可以包括至少一种导电材料，该导电材料可以是金属衬垫层(诸如金属氮化物或金属碳化物)和金属填充材料的组合。每个金属衬垫层可以包括TiN、TaN、WN、TiC、TaC和WC，并且每个金属填充材料部分可以包括W、Cu、Al、Co、Ru、Mo、Ta、Ti、它们的合金和/或它们的组合。也可以使用在本发明的预期范围内的其他合适的材料。在一个实施例中，第一金属通孔结构622和第二金属线结构628可以通过双镶嵌工艺形成为集成的线和通孔结构，第二金属通孔结构632和第三金属线结构638可以形成为集成的线和通孔结构，和/或第三金属通孔结构642和第四金属线结构648可以形成为集成的线和通孔结构。虽然使用在第四线和通孔层级介电材料层640上方形成存储器单元的阵列的实施例来描述本发明，但本文明确预期存储器单元的阵列可以在不同金属互连层级处形成的实施例。

介电材料层(601、610、620、630、640)可以相对于随后形成的存储器单元的阵列位于下部层级处。由此，介电材料层(601、610、620、630、640)在本文中称为下部层级介电层，即相对于随后形成的存储器单元的阵列位于较低层级处的介电材料层。金属互连结构(612、618、622、628、632、638、642、648)在本文中称为下部层级金属互连结构。金属互连结构(612、618、622、628、632、638、642、648)的子集包括嵌入在下部层级介电层中并且在包括下部层级介电层的最顶面的水平面内具有顶面的下部层级金属线(诸如第四金属线结构648)。通常，下部层级介电层(601、610、620、630、640)内的金属线层级的总数可以在1至10的范围内。

介电帽层108和连接通孔层级介电层110可以顺序地形成在金属互连结构和介电材料层上方。例如，介电帽层108可以形成在第四金属线结构648的顶面上以及第四线和通孔层级介电材料层640的顶面上。介电帽层108包括可以保护下面的金属互连结构(诸如第四金属线结构648)的介电覆盖材料。在一个实施例中，介电帽层108可以包括可以提供高抗蚀刻性的材料，即介电材料，并且还可以在蚀刻连接通孔层级介电层110的后续各向异性蚀刻工艺期间用作蚀刻停止材料。例如，介电帽层108可以包括碳化硅或氮化硅，并且可以具有在从5nm至30nm的范围内的厚度，但是也可以使用更小和更大的厚度。

连接通孔层级介电层110可以包括可以用于介电材料层(601、610、620、630、640)的任何材料。例如，连接通孔层级介电层110可以包括未掺杂的硅酸盐玻璃或通过正硅酸乙酯(TEOS)的分解沉积的掺杂的硅酸盐玻璃。连接通孔层级介电层110的厚度可以在从50nm至200nm的范围内，但是也可以使用更小和更大的厚度。介电帽层108和连接通孔层级介电层110可以形成为具有延伸贯穿存储器阵列区域100和外周区域200的相应平坦顶面和相应平坦底面的平坦毯式(未图案化)层。

图2是根据本发明的实施例的在形成连接通孔结构的阵列之后的示例性结构的垂直截面图。可以穿过示例性结构的连接通孔层级介电层110和介电帽层108形成通孔腔。例如，光刻胶层(未示出)可以施加在连接通孔层级介电层110上方并且可以被图案化以在相应的一个第四金属线结构648上面的存储器阵列区域100的区域内形成开口。可以执行各向异性蚀刻以穿过连接通孔层级介电层110和介电帽层108转印光刻胶层中的图案。通过各向异性蚀刻工艺形成的通孔腔在本文中称为下部电极接触通孔腔，因为底部电极连接通孔结构随后形成在下部电极接触通孔腔中。下部电极接触通孔腔可以具有锥角(在相对于垂直方向内)在从1度至10度的范围内的锥形侧壁。第四金属线结构648的顶面可以物理地暴露在每个下部电极接触通孔腔的底部处。随后可以例如通过灰化去除光刻胶层。

金属阻挡层可以形成为材料层。金属阻挡层可以覆盖物理暴露的第四金属线结构648的顶面、下部电极接触通孔腔的锥形侧壁和连接通孔层级介电层110的顶面，而没有任何贯穿其中的孔。金属阻挡层可以包括诸如TiN、TaN和/或WN的导电金属氮化物。也可以使用在本发明的预期范围内的其他合适的材料。金属阻挡层的厚度可以在从3nm至20nm的范围内，但是也可以使用更小和更大的厚度。

诸如钨或铜的金属填充材料可以沉积在下部电极接触通孔腔的剩余体积中。可以通过诸如化学机械平坦化的平坦化工艺去除位于包括连接通孔层级介电层110的最顶面的水平面上面的金属填充材料和金属阻挡层的部分。位于相应通孔腔中的金属填充材料的每个剩余部分包括金属通孔填充材料部分124。相应通孔腔中的金属阻挡层的每个剩余部分包括金属阻挡层122。填充通孔腔的金属阻挡层122和金属通孔填充材料部分124的每个组合构成连接通孔结构(122、124)。连接通孔结构(122、124)的阵列可以形成在位于下面的金属互连结构上的连接通孔层级介电层110中。连接通孔结构(122、124)的阵列可以与第四金属线结构648的子集的顶面接触。通常，连接通孔结构(122、124)的阵列与位于下部层级介电层(601、610、620、630、640)的最顶部层级处的下部层级金属线的子集的顶面接触。

图3是根据本发明的实施例的在形成底部电极材料层、存储器材料层堆叠件和顶部电极材料层之后的示例性结构的垂直截面图。底部电极材料层126L、存储器材料层堆叠件(130L、140L、146L、148L)和顶部电极材料层158L可以形成在连接通孔层级介电层110上方，并且连接通孔结构(122、124)的阵列可以在图3的处理步骤处形成。

底部电极材料层126L包括至少一种非磁性金属材料，诸如TiN、TaN、WN、W、Cu、Al、Ti、Ta、Ru、Mo、Pt、它们的合金和/或它们的组合.也可以使用在本发明的预期范围内的其他合适的材料。例如，底部电极材料层126L可以包括和/或可以基本上由诸如W、Cu、Ti、Ta、Ru、Mo或Pt的元素金属组成。底部电极材料层126L的厚度可以在从10nm至100nm的范围内，但是也可以使用更小和更大的厚度。

在一个实施例中，存储器材料层堆叠件(130L、140L、146L、148L)可以从底部到顶部包括可选的非磁性金属缓冲材料层130L、合成反铁磁层140L、非磁性隧道阻挡材料层146L和自由磁化材料层148L。存储器材料层堆叠件(130L、140L、146L、148L)内的层可以通过相应的化学气相沉积工艺或相应的物理气相沉积工艺沉积。存储器材料层堆叠件(130L、140L、146L、148L)内的每个层可以沉积为具有相应均匀厚度的平坦毯式材料层。通常，存储器材料层堆叠件(130L、140L、146L、148L)形成在底部电极材料层126L与顶部电极材料层158L之间。

非磁性金属缓冲材料层130L包括可以用作晶种层的非磁性材料。具体地，非磁性金属缓冲材料层130L可以提供模板晶体结构，该模板晶体结构使合成反铁磁层140L的材料的多晶晶粒沿着最大化合成反铁磁层140L内的参考磁化层的磁化的方向对准。非磁性金属缓冲材料层130L可以包括Ti、CoFeB合金、NiFe合金、钌或它们的组合。其他合适的材料在本发明的预期范围内。非磁性金属缓冲材料层130L的厚度可以在从3nm至30nm的范围内，但是也可以使用更小和更大的厚度。

合成反铁磁(SAF)层140L可以包括铁磁硬层141、反铁磁耦接层142和参考磁化层143的堆叠件。铁磁硬层141和参考磁化层143中的每个可以具有相应的固定的磁化方向。反铁磁耦接层142提供铁磁硬层141的磁化与参考磁化层143的磁化之间的反铁磁耦接，使得铁磁硬层141的磁化方向与参考磁化层143的磁化方向在随后形成的存储器单元的操作期间保持固定。铁磁硬层141可以包括硬铁磁材料，诸如PtMn、IrMn、RhMn、FeMn、OsMn等。参考磁化层143可以包括硬铁磁材料，诸如Co、CoFe、CoFeB、CoFeTa、NiFe、CoPt、CoFeNi等。也可以使用在本发明的预期范围内的其他合适的材料。反铁磁耦接层142可以包括钌或铱。可以选择反铁磁耦接层142的厚度，使得由反铁磁耦接层142引起的交换相互作用将铁磁硬层141和参考磁化层143的相对磁化方向稳定在相反的方向，即反平行对准。在一个实施例中，通过将铁磁硬层141的磁化强度与参考磁化层143的磁化强度相匹配来实现SAF层140L的净磁化强度。SAF层140L的厚度可以在从5nm至30nm的范围内，但是也可以使用更小和更大的厚度。

非磁性隧道阻挡材料层146L可以包括隧道阻挡材料，隧道阻挡材料可以是具有允许电子隧穿的厚度的电绝缘材料。例如，非磁性隧道阻挡材料层146L可以包括氧化镁(MgO)、氧化铝(Al₂O₃)、氮化铝(AlN)、氮氧化铝(AlON)、氧化铪(HfO₂)或氧化锆(ZrO₂)。也可以使用在本发明的预期范围内的其他合适的材料。非磁性隧道阻挡材料层146L的厚度可以为0.7nm至1.3nm，但是也可以使用更小或更大的厚度。

自由磁化材料层148L包括具有与参考磁化层143的磁化方向平行或反平行的两个稳定磁化方向的铁磁材料。自由磁化材料层148L包括硬铁磁材料，诸如Co、CoFe、CoFeB、CoFeTa、NiFe、CoPt、CoFeNi等。也可以使用在本发明的预期范围内的其他合适的材料。自由磁化材料层148L的厚度可以在从1nm至6nm的范围内，但是也可以使用更小和更大的厚度。

顶部电极材料层158L包括顶部电极材料，顶部电极材料可以包括可以用于底部电极材料层126L的任何非磁性材料。因此，顶部电极材料层158L包括包含非磁性金属元素的非磁性金属材料。可以用于顶部电极材料层158L的示例性非磁性金属材料包括但不限于TiN、TaN、WN、W、Cu、Al、Ti、Ta、Ru、Mo、Pt、它们的合金和/或它们的组合。也可以使用在本发明的预期范围内的其他合适的材料。例如，顶部电极材料层158L可以包括和/或可以基本上由诸如W、Cu、Ti、Ta、Ru、Mo或Pt的元素金属组成。顶部电极材料层158L的厚度可以在从8nm至80nm的范围内，诸如从16nm至40nm，但是也可以使用更小和更大的厚度。在一个实施例中，整个顶部电极材料层158L可以具有均匀的材料组分。

随后被图案化为磁隧道结结构的材料层统称为磁隧道结材料层(143、146L、148L)，磁隧道结材料层包括参考磁化层143、非磁性隧道阻挡材料层146L和自由磁化材料层148L。通常，可以在衬底9上方形成包括至少底部电极材料层126L、磁隧道结材料层(143、146L、148L)和顶部电极材料层158L的层堆叠件。顶部电极材料层158L包括包含非磁性金属元素的金属材料。

图4是根据本发明的实施例的在将顶部电极材料层图案化为顶部电极之后的示例性结构的垂直截面图。光刻胶层177可以施加在顶部电极材料层158L上方，并且可以光刻图案化为存储器阵列区域100中的阵列离散光刻胶材料部分。光刻胶层177的每个图案化部分可以位于相应的一个连接通孔结构(122、124)上面。光刻胶层177的每个图案化部分的侧壁可以与下面的连接通孔结构(122、124)的顶面的外周重合、可以横向向外偏移或者可以横向向内偏移。光刻胶层177的每个图案化部分的侧壁可以具有圆形、椭圆形、矩形、圆角矩形或任何大致曲线闭合的二维形状的水平截面形状。

可以执行各向异性蚀刻工艺以蚀刻顶部电极材料层158L的未掩蔽部分。在一个实施例中，存储器材料层堆叠件(130L、140L、146L、148L)的最顶层可以用作蚀刻停止层。顶部电极材料层158L的每个图案化部分包括顶部电极158。顶部电极158的二维阵列可以通过各向异性蚀刻工艺形成。每个顶部电极158可以是顶部电极材料层158L的图案化部分。在一个实施例中，顶部电极158包括和/或基本上由导电金属氮化物材料(诸如TiN、TaN或WN)组成。

通常，顶部电极材料层158L可以图案化为硬掩模结构，该硬掩模结构包括至少一个顶部电极158，诸如顶部电极158的二维阵列。在一个实施例中，顶部电极158的二维阵列可以形成为二维周期性阵列。在一个实施例中，顶部电极158的二维周期性阵列可以形成为具有沿着第一水平方向的第一节距并且沿着垂直于第一水平方向的第二水平方向具有第二节距的矩形周期性阵列。在一个实施例中，顶部电极158可以包括从相应的顶部电极158的底面垂直延伸至顶面的基本上垂直或锥形的侧壁。在一个实施例中，从垂直于顶部电极158和磁隧道结材料层(143、146L、148L)之间的界面的垂直方向测量，顶部电极158的侧壁的锥角可以在从0度至8度的范围内，诸如从0.1度至4度，但是也可以使用更大的锥角。在各向异性蚀刻工艺之后可以去除光刻胶层177。

图5是根据本发明的实施例的在形成存储器元件101的阵列的聚焦离子束蚀刻工艺之后的示例性结构的垂直截面图。图6A是图1的存储器元件101周围的区域的放大图。图6A至图6E示出了根据本发明的实施例的在图案化工艺的第一示例性顺序期间的存储器单元的顺序垂直截面图。

参考图5和图6A，可以使用聚焦离子束蚀刻工艺来图案化存储器材料层堆叠件(130L、140L、146L、148L)和底部电极材料层126L。顶部电极158的阵列可以用作聚焦离子束蚀刻工艺的硬掩模结构。聚焦离子束蚀刻工艺可以使用能量在300eV至600eV范围内的聚焦离子束，但是也可以使用更小或更大的离子能量。可以用于聚焦离子束蚀刻工艺的离子物质包括但不限于镓、硅、铬、铁、钴、镍、锗、铟、锡、金和铅。在一个实施例中，聚焦离子束蚀刻工艺可以包括非磁性元素(诸如镓)的离子。聚焦离子束可以在传播方向上具有第一角展度，这可以例如通过光栅化引入。束角的第一角展度可以在从0度至30度的范围内(从垂直于顶部电极158的底面的垂直方向测量)。

聚焦离子束蚀刻工艺顺序地蚀刻存储器材料层堆叠件(130L、140L、146L、148L)和底部电极材料层126L的各种材料层的未掩蔽部分。聚焦离子束蚀刻工艺将存储器材料层堆叠件(130L、140L、146L、148L)(包括磁隧道结材料层(143、146L、148L))和底部电极材料层126L图案化为包括至少一个柱结构150的图案化的结构。每个柱结构150包括底部电极126和存储器元件101。每个存储器元件101中包括磁隧道结结构(141、146、148)。在一个实施例中，顶部电极158的二维阵列在整个聚焦离子束蚀刻工艺中可以用作蚀刻掩模。在该实施例中，可以通过聚焦离子束蚀刻工艺蚀刻未由顶部电极158的二维阵列掩蔽的存储器材料层堆叠件(130L、140L、146L、148L)和底部电极材料层126L的部分。图案化的结构可以包括柱结构150的二维阵列。

顶部电极158和柱结构150的组合构成存储器单元(158、150)。因此，每个存储器单元(158、150)包括垂直堆叠件，垂直堆叠件包括顶部电极158、存储器元件101和底部电极126。在一个实施例中，每个存储器单元(158、150)可以是磁隧道结(MTJ)存储器单元。每个MTJ存储器单元可以包括底部电极126、磁隧道结结构(140、146、148)和顶部电极158。每个存储器元件101包括垂直堆叠件，垂直堆叠件包括合成反铁磁结构140、隧道阻挡层146和自由磁化层148。每个存储器元件101可以包括可选的非磁性金属缓冲层和磁隧道结结构(140、146、148)。

每个磁隧道结结构(140、146、148)可以包括参考磁化层143(可以是合成反铁磁(SAF)结构140的组件)、隧道阻挡层146和自由磁化层148。通常，SAF结构中的铁磁硬层141和反铁磁耦接层142可以省略，或者可以用稳定参考磁化层143中的磁化方向的另一种磁性结构代替。可以在底部电极126和磁隧道结结构(140、146、148)之间提供非磁性金属缓冲层130。每个底部电极126是底部电极材料层126L的图案化部分。每个SAF结构140可以是SAF层140L的图案化部分。每个隧道阻挡层146可以是非磁性隧道阻挡材料层146L的图案化部分。每个自由磁化层148可以是自由磁化材料层148L的图案化部分。合成反铁磁结构140可以包括铁磁硬层141、反铁磁耦接层142和参考磁化层143的堆叠件。通常，在每个存储器元件101包括磁隧道结存储器元件的实施例中，每个存储器元件101可以包括参考磁化层143、与参考磁化层143接触的隧道阻挡层146和与隧道阻挡层146接触的自由磁化层148。通常，参考磁化层143包括第一铁磁材料，并且自由磁化层148包括可以与第一铁磁材料相同或不同的第二铁磁材料。

柱结构150可以是具有相应锥形侧壁的锥形柱结构。锥形柱结构可以包括具有非零平均锥角的侧壁，即，具有非垂直表面。“平均”角度是指在所有相关表面上测量的角度。因此，可以通过对局部锥角求平均值来计算具有不同局部锥角的锥形表面的平均角度。柱结构150的平均锥角可以因层而异，通常可以在2度至12度的范围内，诸如3度至10度，但是也可以使用更小或更大的平均锥角。通常，在该处理步骤处，顶部电极158的下部的侧壁的平均锥角可以与柱结构150的平均锥角相同，或者可以小于柱结构150的平均锥角。

可以通过聚焦离子束蚀刻工艺使连接通孔层级介电层110的未掩蔽部分垂直凹进。在可选实施例中，可以使用离子研磨工艺代替聚焦离子束蚀刻工艺。连接通孔结构(122、124)的阵列可以位于存储器单元(158、150)的阵列下方，并且可以与相应一个底部电极126的底面接触。该离子束蚀刻工艺在柱结构150之间的连接通孔层级介电层110中形成浅凹槽。该特征提供了以下好处：提供锥形硬掩模轮廓和浅凹槽深度，并且施加磁化电感耦接等离子体(MCP)以清洁和/或氧化金属离子。根据本发明，浅凹槽的深度不超过300埃，比传统凹槽浅。

连接通孔层级介电层110位于柱结构150的阵列下方。连接通孔层级介电层110的未由存储器单元(158、150)的二维阵列覆盖的部分可以垂直凹进至包括连接通孔结构(122、124)的阵列和存储器单元(158、150)的阵列之间的界面的水平面下方。连接通孔层级介电层110的剩余部分可以包括凹进的水平顶面，该水平顶面邻接连接通孔层级介电层110的位于存储器单元(158、150)的阵列下方的部分的锥形侧壁的底部外周。由此，连接通孔层级介电层110包括从连接通孔层级介电层110的平坦部分向上突出的台面部分的阵列。连接通孔层级介电层110的台面部分的阵列与柱结构150的阵列接触。在一个实施例中，连接通孔层级介电层110的每个台面部分可以与相应柱结构150的底面的环形部分接触。连接通孔层级介电层110的每个台面部分可以具有与柱结构150的锥形侧壁(在本文中称为锥形柱侧壁)邻接的锥形侧壁。

通常，顶部电极158位于每个存储器单元(158、150)中的磁隧道结结构(143、146、148)上面。顶部电极158包括包含非磁性金属元素的金属材料。连接通孔结构(122、124)可以嵌入连接通孔层级介电层110的每个台面部分内，并且可以与柱结构150的底面的中心部分接触。

通常，聚焦离子束蚀刻工艺在柱结构150的物理暴露侧壁上和连接通孔层级介电层110的台面部分的锥形侧壁的上部中形成残留金属膜151。残留金属膜151包括在聚焦离子束蚀刻工艺期间从顶部电极158和存储器材料层堆叠件(130L、140L、146L、148L)和底部电极材料层126L内的金属材料层移出的金属颗粒。虽然从顶部电极158和柱结构150的侧壁去除在聚焦离子束蚀刻工艺期间从顶部电极158和存储器材料层堆叠件(130L、140L、146L、148L)内的金属材料层移出的金属颗粒的主要部分，但是移出的金属颗粒的散射方向在统计上是随机的。一部分移出的金属颗粒可以沉积在顶部电极158和柱结构150的物理暴露侧壁上。残留金属膜151的厚度可以在从0.2nm至2nm的范围内，诸如从0.4nm至1.2nm，但是残留金属膜151可以具有更小或更大的厚度。残留金属膜151可以是没有贯穿其中的开口的连续层，或者可以具有贯穿其中的离散开口，或者可以根据厚度形成为彼此不连接的离散岛。

此外，可以在顶部电极158的表面和柱结构150的侧壁上形成包括聚焦离子束蚀刻工艺的离子束物质的化合物的残留副产物层153。例如，如果聚焦离子束蚀刻工艺使用镓离子束，残留副产物层153可以包括镓原子、化合物和/或合金。在一个实施例中，残留副产物层153可以包括聚焦离子束蚀刻工艺的离子束物质与柱结构150内的相邻材料部分的材料或与顶部电极158的材料的化合物和/或合金。残留副产物层153可以与残留金属膜151交错或位于残留金属膜151上。残留副产物层153的厚度可以在1nm至4nm的范围内，诸如2nm至3nm，但是取决于能量、离子束物质和聚焦离子束蚀刻工艺期间的离子的入射，更小和更大的厚度是可能的。通常，在聚焦离子束蚀刻工艺期间蚀刻顶部电极158的表面部分，因此顶部电极158是用于残留金属膜151的金属材料的重要来源。因此，每个柱结构150的侧壁上的残留金属膜151包含顶部电极158的非磁性金属元素。

在一个实施例中，聚焦离子束蚀刻工艺可以比存储器材料层堆叠件(130L、140L、146L、148L)内的金属材料层的金属材料更高的蚀刻速率蚀刻隧道阻挡层146的材料(可以是非金属材料)。在该实施例中，可以在每个柱结构150内形成在隧道阻挡层146的整个侧壁周围在方位角上延伸的环形横向凹槽147。这种环形横向凹槽147的垂直截面轮廓的形状可以类似于鸟喙的垂直横截面形状，在本文中称为鸟喙轮廓。在该实施例中，每个隧道阻挡层146在垂直截面图中可以具有鸟喙轮廓，其中隧道阻挡层146的侧壁的部分横向向内凹进以提供环形横向凹槽147，环形横向凹槽147为在隧道阻挡层146的侧壁周围延伸的连续横向凹槽。环形横向凹槽的深度(沿径向测量)可以在1nm至4nm的范围内，但是更小和更大的深度是可能的。环形横向凹槽的高度可以是隧道阻挡层146的厚度的数量级。

参考图6B并且根据本发明的方面，可以通过执行成角度的离子束轰击工艺来去除残留副产物层153的主要部分(即，体积大于50％)。成角度的离子束轰击工艺是可选的，但是是优选的。在成角度的离子束轰击工艺期间，聚焦离子束中的离子以相对于垂直方向大于30度的角度撞击在残留副产物层153上。垂直方向是指垂直于柱结构150和顶部电极158之间的界面的方向。

可以选择在成角度的离子束轰击工艺期间的聚焦离子束的工艺参数以增加残留副产物层153的材料的分数。例如，成角度的离子束轰击工艺的离子束的入射角(如测量为垂直方向的偏离角)可以在从30度至90度的范围内，并且成角度的离子束轰击工艺的离子束中的离子能量可以在50eV至200eV的范围内，但是也可以使用更小和更大的能量。通常，成角度的离子束轰击工艺的离子束的入射角大于聚焦离子束蚀刻工艺的离子束的入射角。成角度的离子束轰击工艺的离子束的能量小于聚焦离子束蚀刻工艺的离子束的能量。在成角度的离子束轰击工艺期间去除的残留副产物层153的部分的体积分数可以在从0.5至0.99的范围内，诸如从0.6到0.9，但是也可以取决于工艺参数使用更小和更大的体积分数。通常，残留金属膜151的主要部分倾向于保留在柱结构150的侧壁上和顶部电极158的表面上以及连接通孔层级介电层110的台面部分的侧壁上。

参考图6C并且根据本发明的方面，可以执行凹槽减小离子束蚀刻工艺。凹槽减小离子束蚀刻工艺是可选的，但是是优选的。具有比在聚焦离子束蚀刻工艺期间的离子能量低的能量的离子被引导至柱结构150和顶部电极158，并且以比隧道阻挡层146的材料更大的蚀刻速率去除磁隧道结结构(143、146、148)内的金属材料。换言之，凹槽减小离子束蚀刻工艺以比隧道阻挡层146的材料更大的蚀刻速率去除参考磁化层143的第一铁磁材料和自由磁化层148的第二铁磁材料。

可以选择凹槽减小离子束蚀刻工艺期间的聚焦离子束的工艺参数以减少每个柱结构150的环形横向凹槽147的凹槽深度。例如，凹槽减小离子束蚀刻工艺的离子束的入射角(从垂直方向的偏离角测量)可以在从0度至30度的范围内，并且凹槽减小离子束蚀刻工艺的离子束中的离子能量可以在从50eV至200eV的范围内，但是也可以使用更小和更大的能量。通常，凹槽减小离子束蚀刻工艺的离子束的入射角可以与聚焦离子束蚀刻工艺的离子束的入射角相同，并且凹槽减小离子束蚀刻工艺的离子束的能量小于聚焦离子束蚀刻工艺的离子束的能量。通常，残留金属膜151的主要部分倾向于保留在柱结构150的侧壁上和顶部电极158的表面上以及连接通孔层级介电层110的台面部分的侧壁上。环形横向凹槽147的深度可以减小5％至50％范围内的百分比，诸如10％至30％，但是也可以使用更小或更大的百分比。

参考图6D并且根据本发明的方面，可以执行硬掩模修整离子束蚀刻工艺。硬掩模修整离子束蚀刻工艺是可选工艺，但是是优选工艺。具有第二角展度的离子束可以被引导到柱结构150和顶部电极158。硬掩模修整离子束蚀刻工艺的离子束的第二角展度可以小于在图5和图6A的处理步骤处使用的聚焦离子束蚀刻工艺的离子束的第一角展度。因此，与聚焦离子束蚀刻工艺相比，在硬掩模修整离子束蚀刻工艺期间，更高百分比的离子撞击到顶部电极158上而不是柱结构150的侧壁上。蚀刻顶部电极158以提供相对于垂直方向具有更大锥角的侧壁。

可以选择硬掩模修整离子束蚀刻工艺期间的聚焦离子束的工艺参数以增加顶部电极158的侧壁的平均锥角。例如，硬掩模修整离子束蚀刻工艺的离子束的入射角(如从垂直方向的偏离角测量)可以在从0度至20度的范围内，诸如从0度至10度，并且硬掩模修整离子束蚀刻工艺的离子束中的离子能量可以在从300eV至600eV的范围内，但是也可以使用更小和更大的能量。通常，硬掩模修整离子束蚀刻工艺的离子束的入射角比聚焦离子束蚀刻工艺的离子束的入射角小至少5度和/或10度，并且硬掩模修整离子束蚀刻工艺的离子束的能量可以与聚焦离子束蚀刻工艺的离子束的能量约相同。

每个顶部电极158可以具有锥形侧壁和凸形顶面。通常，凸形顶面以一定角度邻接锥形侧壁，使得凸形顶面和锥形侧壁之间的环形边界可以被很好地限定。顶部电极158的锥形侧壁在本文中称为锥形电极侧壁。柱结构150的锥形侧壁在本文中称为锥形柱侧壁。柱结构150的锥形侧壁(即锥形柱侧壁)的平均锥角在本文中称为第一平均锥角α。顶部电极158的锥形侧壁(即，锥形电极侧壁)的平均锥角在本文中称为第二平均锥角β。在硬掩模修整离子束蚀刻工艺期间，第一平均锥角α基本上不改变。然而，在硬掩模修整离子束蚀刻工艺期间，第二平均锥角β增加至少0.5度。通常，在硬掩模修整离子束蚀刻工艺之前，第二平均锥角β与第一平均锥角α相同。在硬掩模修整离子束蚀刻工艺期间，第二平均锥角β的增加可以在从0.5度至20度的范围内，诸如从3度至15度。例如，在硬掩模修整离子束蚀刻工艺之后，第一平均锥角α可以在8度至32度的范围内，并且在硬掩模修整离子束蚀刻工艺之后，第二平均锥角β可以在从2度至12度的范围内。

在硬掩模修整离子束蚀刻工艺之后，在每个存储器单元(158、150)内，位于磁隧道结结构(143、146、148)上面的顶部电极158包括锥形电极侧壁，该锥形电极侧壁邻接柱结构150并且相对于垂直方向(垂直于与柱结构150的界面)具有第一平均锥角α。柱结构150可以具有从柱结构150的顶面延伸至柱结构150的底面的锥形柱侧壁，并且锥形柱侧壁可以具有相对于垂直方向的第二平均锥角β，第二平均锥角β小于第一平均锥角α。锥形柱侧壁的顶部外周可以与顶部电极158的锥形电极侧壁的底部外周重合。第二平均锥角β的增加具有在随后的等离子体氧化工艺期间增加氧气源气体供应到柱结构150的侧壁，以及增加随后的等离子体氧化工艺的有效性的有利效果。

图6E是在形成介电金属氧化物层154的氧化工艺之后的存储器单元150的垂直截面图。图7是根据本发明的实施例的图6E的图案化工艺之后的示例性结构的垂直截面图。

参考图6E和图7，可以执行氧化工艺以将残留金属膜151、顶部电极158的表面部分和柱结构150内的金属材料的表面部分转化为介电金属氧化物层154。柱结构150内的金属材料的表面部分包括磁隧道结结构(143、146、148)内的金属材料的表面部分，即参考磁化层143的第一铁磁材料的表面部分和自由磁化层148的第二铁磁材料的表面部分。每个介电金属氧化物层154可以形成在相应的存储器单元(158、150)上，并且可以包括与顶部电极158接触的上部、与锥形柱侧壁(即，柱结构150的侧壁)接触的下部以及与连接通孔层级介电层110的台面部分的锥形表面接触的底部。

由于在示例性结构的介电材料层中存在各个金属互连结构，示例性结构在后段制程步骤期间可能经受的最大温度为约400摄氏度。因此，热氧化工艺是不切实际的。根据本发明的方面，在该处理步骤处使用的氧化工艺包括等离子体氧化工艺。在一个实施例中，在等离子体氧化工艺期间，气相的甲醇可以用作氧源气体。为了提高等离子体氧化工艺的效率，可以使用磁化电感耦接等离子体(MICP)氧化工艺。虽然MICP氧化工艺在低处理温度下提供有效的氧化，但在MICP氧化工艺期间向凹进区域供应氧源气体受限的情况下，有效性和工艺均匀性可能受到损害。图6D的处理步骤处的硬掩模修整离子束蚀刻工艺具有减小存储器单元(158、150)的二维阵列中的凹进区域(即，靠近连接通孔层级介电层110的凹进水平表面的区域)的高宽比的效果。因此，硬掩模修整离子束蚀刻工艺提高了MICP氧化工艺的工艺均匀性和有效性。

在每个存储器单元(158、150)周围，结合到介电金属氧化物层154中的金属材料在顶部电极158、柱结构150和连接通孔层级介电层110的台面部分的各个表面上具有组分变化。由此，每个介电金属氧化物层154可以在其中具有组分变化。

每个介电金属氧化物层154在存储器单元(158、150)的锥形电极侧壁和锥形柱侧壁上方延伸。与顶部电极158接触的每个介电金属氧化物层154的上部的材料可以主要源自顶部电极158的非磁性金属元素的氧化。因此，介电金属氧化物层154的上部可以包括平均摩尔分数在0.9至1.0的范围内的顶部电极158的非磁性金属元素的金属氧化物。

每个磁隧道结结构(143、146、148)可以包含包括第一铁磁材料的参考磁化层143、隧道阻挡层146和包括第二铁磁材料的自由磁化层148。在该实施例中，每个介电金属氧化物层154的下部可以形成在相应的柱结构150的锥形侧壁上，并且可以包括复合介电金属氧化物材料，该复合介电金属氧化物材料包含第一铁磁材料的金属氧化物、第二铁磁材料的金属氧化物和非磁性金属元素的金属氧化物。残留金属膜151内的顶部电极158的非磁性金属元素的原子百分比可以取决于处理顺序和工艺参数而变化，并且可以在从0.001至0.5的范围内，诸如从0.01至0.3和/或从0.1至0.2。介电金属氧化物层154的下部内的非磁性金属元素的金属氧化物的平均摩尔分数可以在从0.001至0.5的范围内，诸如从0.01至0.3和/或从0.1至0.2，但是取决于工艺参数，更低和更高的摩尔百分比是可能的。

在一个实施例中，与锥形柱侧壁接触的每个介电金属氧化物层154的下部可以具有沿着垂直方向的组分调制。例如，在每个残留金属膜151内，第一铁磁材料在参考磁化层143的侧壁上可以具有较高的原子百分比，第二铁磁材料在自由磁化层148的侧壁上可以具有较高的原子百分比，并且顶部电极158的非磁性金属元素在隧道阻挡层146的侧壁上可以具有较高的原子百分比。通常，残留金属膜151内的顶部电极158的非磁性金属元素的原子百分比可以取决于处理顺序和工艺参数而变化。在一个实施例中，介电金属氧化物层154的下部内的非磁性金属元素的金属氧化物的摩尔分数的峰值可以位于与隧道阻挡层146相邻的位置，例如，在包括隧道阻挡层146的顶面的水平面和包括隧道阻挡层146的底面的水平面之间。

在一个实施例中，每个介电金属氧化物层154的底部在连接通孔层级介电层110的相应下面的台面部分的锥形侧壁的上部上方延伸，介电金属氧化物层154的底部可以包括平均摩尔分数在0.2至1.0的范围内的非磁性金属元素的金属氧化物，诸如从0.3至0.8和/或从0.4至0.6，但是更小和更大的平均摩尔分数也是可能的.

在柱结构150内，每个柱结构150中的隧道阻挡层146在垂直截面图中可以具有鸟喙轮廓，其中隧道阻挡层146的侧壁的部分横向向内凹进以提供环形横向凹槽147。介电金属氧化物层154至少部分填充和/或完全填充环形横向凹槽147，使得介电金属氧化物层154的外侧壁在垂直截面轮廓中的隧道阻挡层146上方的横向起伏小于与隧道阻挡层146接触的介电金属氧化物层154的内侧壁在垂直截面轮廓的横向起伏。

由于残留金属膜151的材料组分的变化，由于残留金属膜151的厚度变化，并且由于下面的材料部分的组分差异以及由此导致的存储器单元(158、150)的下面的材料部分的氧化速率的差异，介电金属氧化物层154的厚度可以在存储器单元(158、150)的各个材料部分上变化。此外，用于形成介电金属氧化物层154的等离子体氧化工艺的持续时间影响介电金属氧化物层154的厚度。通常，介电金属氧化物层154的厚度可以在0.5nm至6nm的范围内，诸如从1nm至3nm，但是也可以使用更小和更大的厚度。通常，介电金属氧化物层154可以形成为连续材料层，而不是不连续材料部分的离散片。通过将介电金属氧化物层154形成为连续材料层，可以去除柱结构150的锥形柱侧壁上的导电路径。

图8是根据本发明的实施例的在形成介电间隔件162的阵列之后的示例性结构的垂直截面图。介电间隔件材料可以共形地沉积在存储器单元(158、150)的阵列上方。在一个实施例中，介电间隔件162可以包括扩散阻挡介电材料，诸如氮化硅。可以通过等离子体增强化学气相沉积工艺来沉积介电间隔件材料。介电间隔件材料的厚度可以在从2nm至20nm的范围内，诸如从4nm至10nm，但是也可以使用更小和更大的厚度。可以执行各向异性蚀刻工艺以去除介电间隔件的水平部分。介电间隔件材料的剩余部分包括横向围绕存储器单元(158、150)的阵列的介电间隔件162的阵列。在一个实施例中，可以选择各向异性蚀刻工艺的持续时间，使得介电金属氧化物层154物理暴露在每个顶部电极158的顶部之上。每个介电间隔件162的最大厚度可以在从2nm至20nm的范围内，诸如从4nm至10nm，但是也可以使用更小和更大的厚度。

图9是根据本发明的实施例的在形成存储器层级介电层170之后的示例性结构的垂直截面图。存储器层级介电层170可以形成在介电间隔件162的阵列和存储器单元(158、150)的阵列周围和上方。在一个实施例中，存储器层级介电层170横向围绕介电间隔件162，并且通过介电间隔件162与柱结构横向间隔开。存储器层级介电层170横向围绕每个顶部电极158并且嵌入每个顶部电极158。在一个实施例中，存储器层级介电层170包括可平坦化介电材料，诸如未掺杂的硅酸盐玻璃或掺杂的硅酸盐玻璃。存储器层级介电层170的介电材料可以通过共形沉积工艺(诸如化学气相沉积工艺)或自平坦化沉积工艺(诸如旋涂)沉积。存储器层级介电层170可以形成为具有平坦的顶面(例如，通过旋涂形成)，或者可以通过平坦化工艺(诸如化学机械平坦化工艺)来平坦化存储器层级介电层170以提供平坦的顶面。存储器层级介电层170的平坦顶面与顶部电极158之间的最小垂直距离可以在从30nm至300nm的范围内，但是也可以使用更小或更大的最小垂直距离。

图10是根据本发明的实施例的在形成穿过存储器层级介电层的集成线和通孔腔之后的示例性结构的垂直截面图。至少一个光刻图案化步骤和至少一个各向异性蚀刻工艺可以用于在存储器层级介电层170中形成存储器层级互连腔(663、665)。例如，可以将第一光刻胶层(未示出)施加在存储器层级介电层170上方并且光刻图案化第一光刻胶层以在第一光刻胶层中形成离散开口的阵列。可以执行第一各向异性蚀刻工艺以在存储器层级介电层170中形成通孔腔。在去除第一光刻胶层之后，可以在存储器层级介电层170上方施加第二光刻胶层(未示出)并且可以光刻图案化第二光刻胶层以在第二光刻胶层中形成线形开口。可以执行第二各向异性蚀刻工艺以在存储器层级介电层170中形成线腔。随后可以去除第二光刻胶层。

第一存储器层级互连腔663可以形成在存储器阵列区域100中，并且第二存储器层级互连腔665可以形成在外周区域200中。在一个实施例中，存储器层级互连腔(663、665)可以形成为集成线和通孔腔。在该实施例中，每个集成线和通孔腔可以包括位于存储器层级介电层170的上部内的线腔，以及至少一个通孔腔，至少一个通孔腔与线腔的底部相邻并且垂直延伸穿过存储器层级介电层170的上部并且向下到下面的金属结构的顶面。具体地，第一存储器层级互连腔663垂直延伸穿过相应介电金属氧化物层154的顶部，并且顶部电极158的凸形顶面可以在每个第一存储器层级互连腔663的底部物理暴露。第二存储器层级互连腔665垂直延伸穿过存储器层级介电层170、连接通孔层级介电层110和介电帽层108，并且金属线结构(诸如第四金属线结构648)的顶面可以物理暴露在每个第二存储器层级互连腔665的底部处。通常，第一存储器层级互连腔663可以在存储器层级介电层170的顶面和相应的一个顶部电极158的顶面之间垂直延伸，并且第二存储器层级互连腔665可以在存储器层级介电层170的顶面和相应的下面的金属互连结构的顶面之间垂直延伸。

图11是根据本发明的实施例的在形成存储器层级金属互连结构之后的示例性结构的垂直截面图。至少一种金属材料可以沉积在存储器层级互连腔(663、665)中。至少一种金属材料在本文中称为存储器层级金属材料。在一个实施例中，金属阻挡材料层(诸如TiN层、TaN层和/或WN层)和金属填充材料(诸如W、Cu、Co、Ru、Mo或金属间合金)可以沉积在存储器层级互连腔(663、665)中和存储器层级介电层170上方。

可以执行诸如化学机械平坦化工艺的平坦化工艺以从存储器层级介电层170之上去除存储器层级金属材料。化学机械平坦化工艺可以从包括存储器层级介电层170的顶面的水平面之上去除存储器层级金属材料。填充存储器层级互连腔(663、665)的存储器层级金属材料的剩余部分包括存储器层级金属互连结构(664、666)。在一个实施例中，存储器层级金属互连结构(664、666)可以包括集成线和通孔结构，该集成线和通孔结构包括相应的金属线和相应一组至少一个金属通孔结构。存储器层级金属互连结构(664、666)的金属线可以具有在包括存储器层级介电层170的顶面的水平面内的顶面。

存储器层级金属互连结构(664、666)包括第一存储器层级金属互连结构664和第二存储器层级金属互连结构666。第一存储器层级金属互连结构664可以垂直延伸穿过存储器层级介电层170，并且可以包括与相应的一个顶部电极158接触的相应接触通孔结构。第二存储器层级金属互连结构666可以垂直地延伸穿过存储器层级介电层170，并且可以包括与相应的一个下面的金属互连结构接触的相应通孔部分。通常，对于存储器单元(158、150)的二维阵列内的每个存储器单元(158、150)，接触通孔结构(可以包括第一存储器层级金属互连结构664的部分)与顶部电极158的凸形顶面接触，并且垂直延伸穿过介电金属氧化物层154中的开口。与顶部电极158接触的每个接触通孔结构可以延伸穿过存储器层级介电层170，并且可以与顶部电极158的凸形顶面接触。

附加金属互连结构(未示出)可以形成在存储器层级之上，从介电帽层108的底面垂直延伸至存储器层级介电层的顶面。附加金属互连结构可以嵌入附加介电材料层(未示出)内。存储器层级金属互连结构(664、666)和附加金属互连结构可以用于将存储器单元(158、150)的顶部电极158电连接至CMOS电路700的相应电节点。

在发明人的监督下生成的示例性结构的制造样品的测试数据表明，与省略了形成介电金属氧化物层的氧化工艺的参考样本的数据相比，误码率(由存储器单元(158、150)内的电短路引起)降低了约10-100倍。因此，介电金属氧化物层154的形成提供了抑制柱结构150中的电短路的有益效果。

可以通过省略图6A至图6D的处理步骤中的一个或多个从本发明的上述实施例导出各种实施例。此外，可以随着在去除每个存储器单元(158、150)的组件之间的电短路和改善每个存储器单元(158、150)的电特性的整体有效性方面的不同程度的影响而改变图6B至图6D的处理步骤的处理顺序的顺序。

图12A至图12E示出了根据本发明的实施例的在图案化工艺的第二示例性顺序期间的存储器单元(158、150)的顺序垂直截面图。在图案化工艺的第二示例性顺序中，可以在成角度的离子束轰击工艺之前执行硬掩模修整离子束蚀刻工艺。

参考图12A，示出了在聚焦离子束蚀刻工艺之后的存储器单元(158、150)，这对应于图6A的处理步骤。

参考图12B并且根据本发明的方面，可以执行硬掩模修整离子束蚀刻工艺。硬掩模修整离子束蚀刻工艺可以使用与图6D的硬掩模修整离子束蚀刻工艺相同的一组工艺参数。每个顶部电极158可以具有锥形侧壁和凸形顶面。通常，凸形顶面以一定角度邻接锥形侧壁，使得凸形顶面和锥形侧壁之间的环形边界可以被很好地限定。顶部电极158的锥形侧壁在本文中称为锥形电极侧壁。柱结构150的锥形侧壁(即锥形柱侧壁)的平均锥角在本文中称为第一平均锥角α。顶部电极158的锥形侧壁(即，锥形电极侧壁)的平均锥角在本文中称为第二平均锥角β。在硬掩模修整离子束蚀刻工艺期间，第一平均锥角α基本上不改变。然而，在硬掩模修整离子束蚀刻工艺期间，第二平均锥角β增加至少0.5度。通常，在硬掩模修整离子束蚀刻工艺之前，第二平均锥角β与第一平均锥角α相同。在硬掩模修整离子束蚀刻工艺期间，第二平均锥角β的增加可以在从0.5度至20度的范围内，诸如从3度至15度。例如，在硬掩模修整离子束蚀刻工艺之后，第一平均锥角α可以在从8度至32度的范围内，并且在硬掩模修整离子束蚀刻工艺之后，第二平均锥角β可以在从2度至12度的范围内。

在硬掩模修整离子束蚀刻工艺之后，在每个存储器单元(158、150)内，位于磁隧道结结构(143、146、148)上面的顶部电极158包括锥形电极侧壁，该锥形电极侧壁邻接柱结构150并且相对于垂直方向(垂直于与柱结构150的界面)具有第一平均锥角α。柱结构150可以具有从柱结构150的顶面延伸至柱结构150的底面的锥形柱侧壁，并且锥形柱侧壁可以具有相对于垂直方向的第二平均锥角β，第二平均锥角β小于第一平均锥角α。锥形柱侧壁的顶部外周可以与顶部电极158的锥形电极侧壁的底部外周重合。第二平均锥角β的增加具有增加氧气源气体供应到柱结构150的侧壁，以及增加随后的等离子体氧化工艺的有效性的有利效果。

参考图12C并且根据本发明的方面，可以执行成角度的离子束轰击工艺。图12C的成角度的离子束轰击工艺可以具有与图6B的成角度的离子束轰击工艺相同组的工艺参数。

参考图12D并且根据本发明的方面，可以执行凹槽减小离子束蚀刻工艺。图12D的凹槽减小离子束蚀刻工艺可以具有与图6D的凹槽减小离子束蚀刻工艺相同的一组工艺参数。

参考图12E并且根据本发明的方面，可以执行氧化工艺以将残留金属膜151、顶部电极158的表面部分和柱结构150内的金属材料的表面部分转化为介电金属氧化物层154。图12E的氧化工艺可以具有与图6E和图7的氧化工艺相同的一组工艺参数。

随后，可以执行图8至图11的处理步骤以提供图11中所示的示例性结构。

图13A是根据本发明的实施例的图5、图6A和图12A的处理步骤的聚焦离子束蚀刻工艺之后的柱结构的示意性垂直截面图。图13B是根据本发明的实施例的通过执行图6B或图12C的成角度的离子束轰击工艺去除残留副产物层的主要部分之后的柱结构的示意性垂直截面图。成角度的离子束轰击工艺提供了去除残留副产物层153的主要部分的益处。在该示例中，残留副产物层153的厚度从3.3nm减小到小于1.0nm。

图14A是根据本发明的实施例的图5、图6A和图12A的处理步骤的聚焦离子束蚀刻工艺之后的柱结构的示意性垂直截面图。图14B是根据本发明的实施例的图6C或图12D的凹槽减小离子束蚀刻工艺之后的柱结构的示意性垂直截面图。凹槽减小离子束蚀刻工艺提供减小隧道阻挡层146的环形横向凹槽147的深度的益处。在该示例中，在凹槽减小离子束蚀刻工艺之前，隧道阻挡层146的环形横向凹槽147具有约3.0nm的初始深度D0和约2.3nm的初始宽度W0。在凹槽减小离子束蚀刻工艺之后，隧道阻挡层146的环形横向凹槽147具有约2.3nm的后处理深度D1和约2.0nm的后处理宽度W1。因此，环形横向凹槽147的体积在凹槽减小离子束蚀刻工艺之后减小。环形横向凹槽147体积的减小减少了隧道阻挡层146内的异常外周效应，并且改善了存储器单元(158、150)中的磁隧道结结构(143、146、148)的电特性。

图15是示出用于制造本发明的磁隧道结器件的处理步骤的第一顺序的第一流程图。第一顺序省略了图6B至图6D和图12B至图12D的可选处理步骤。参考步骤1510和图1至图3，可以在衬底9上方形成包括底部电极材料层126L、磁隧道结材料层(143、146L、148L)和顶部电极材料层158L的层堆叠件。顶部电极材料层158L包括包含非磁性金属元素的金属材料。参考步骤1520和图4，可以将顶部电极材料层158L图案化为包括顶部电极158(诸如顶部电极158的二维阵列)的硬掩模结构。参考步骤1530和图5、图6A和图12A，可以使用聚焦离子束蚀刻工艺将磁隧道结材料层(143、146L、148L)和底部电极材料层126L图案化为包括柱结构150(诸如柱结构150的二维阵列)的图案化的结构。柱结构150包括底部电极126和磁隧道结结构(143、146、148)。在聚焦离子束蚀刻工艺期间蚀刻顶部电极158的表面部分。包含非磁性金属元素的残留金属膜151存在于柱结构150的侧壁上。参考步骤1540和图6E、图7和图12E，可以通过执行氧化工艺来形成介电金属氧化物层154，该氧化工艺氧化残留金属膜151以及磁隧道结结构(143、146、148)和顶部电极158内的金属材料的表面部分。

图16是示出用于制造本发明的磁隧道结器件的处理步骤的第二顺序的第二流程图。第二顺序结合了图6B至图6D和图12B至图12D的可选的处理步骤。由此，通过在步骤1530和步骤1540之间添加步骤1610、1620和1630，可以从第一顺序导出第二顺序。应当理解，可以添加三个可选步骤中的仅一个或仅两个。此外，应当理解，可选处理步骤的顺序可以在任意一对可选处理步骤之间颠倒。参考步骤1610和图6B和图12C，硬掩模修整离子束蚀刻工艺可以添加到图15所示的处理步骤的第一顺序。参考步骤1620和图6C和图12D，成角度的离子束轰击工艺可以添加到图15所示的处理步骤的第一顺序。参考步骤1630和图6D和图12B，凹槽减小离子束蚀刻工艺可以添加到图15所示的处理步骤的第一顺序。

参考所有附图并根据本发明的各个实施例，提供了磁隧道结器件，磁隧道结器件包括：柱结构150，从底部到顶部包括底部电极126和磁隧道结结构(143、146、148)，磁隧道结结构包含包括第一铁磁材料的参考磁化层143、隧道阻挡层146和包括第二铁磁材料的自由磁化层148；顶部电极158，位于磁隧道结结构(143、146、148)上面并且包括包含非磁性金属元素的金属材料；以及介电金属氧化物层154，从柱结构150的侧壁延伸至顶部电极158的侧壁，其中与柱结构150的侧壁接触的介电金属氧化物层154的下部包括复合介电金属氧化物材料，复合介电金属氧化物材料包含第一铁磁材料的金属氧化物、第二铁磁材料的金属氧化物和非磁性金属元素的金属氧化物。

在一个实施例中，介电金属氧化物层154的下部内的非磁性金属元素的金属氧化物的平均摩尔分数在0.001至0.5的范围内。在一个实施例中，与顶部电极158接触的介电金属氧化物层154的上部包括平均摩尔分数在0.9至1.0的范围内的非磁性金属元素的金属氧化物。在一个实施例中，介电金属氧化物层154的下部沿着垂直方向具有组分调制；并且介电金属氧化物层154的下部内的非磁性金属元素的金属氧化物的摩尔分数的峰值在包括隧道阻挡层146的顶面的水平面和包括隧道阻挡层146的底面的水平面之间。

在一个实施例中，磁隧道结器件包括接触通孔结构(可以包括第一存储器层级金属互连结构664的部分或作为独立的金属通孔结构)，该接触通孔结构与顶部电极158的凸形顶面接触并且垂直延伸穿过介电金属氧化物层154中的开口。

在一个实施例中，磁隧道结器件包括：连接通孔层级介电层110，位于柱结构150下方并且包括从连接通孔层级介电层110的平坦部分向上突出并且与柱结构150的底面的环形部分接触的台面部分；以及连接通孔结构(122、124)，嵌入台面部分内并且与柱结构150的底面的中心部分接触。在一个实施例中，介电金属氧化物层154的底部在连接通孔层级介电层110的锥形侧壁的台面部分的上部上方延伸；并且介电金属氧化物层154的底部包括平均摩尔分数在0.2至1.0的范围内的非磁性金属元素的金属氧化物。

在一个实施例中，隧道阻挡层146在垂直截面图中具有鸟喙轮廓，其中隧道阻挡层146的侧壁的部分横向向内凹进以提供环形横向凹槽147；并且介电金属氧化物层154至少部分地填充环形横向凹槽147，使得介电金属氧化物层154的外侧壁在垂直截面轮廓中的横向起伏小于与隧道阻挡层146接触的介电金属氧化物层154的内侧壁在垂直截面轮廓中的横向起伏。

在一个实施例中，磁隧道结器件包括：介电间隔件162，横向围绕柱结构150；以及存储器层级介电层170，横向围绕介电间隔件162并且通过介电金属氧化物层154和介电间隔件162与柱结构横向间隔开。

根据本发明的另一方面，提供了磁隧道结器件，包括：柱结构150，从底部到顶部包括底部电极126和磁隧道结结构(143、146、148)，磁隧道结结构包含包括第一铁磁材料的参考磁化层143、隧道阻挡层146和包括第二铁磁材料的自由磁化层148；以及顶部电极158，位于磁隧道结结构(143、146、148)上面并且包括锥形电极侧壁，该锥形电极侧壁邻接柱结构150并且相对于垂直方向具有第一平均锥角α，该垂直方向垂直于与柱结构150的界面，其中：柱结构150具有从柱结构150的顶面延伸至柱结构150的底面的锥形柱侧壁。并且锥形柱侧壁相对于垂直方向具有小于第一平均锥角α的第二平均锥角β。在一个实施例中，第一平均锥角α在从8度至32度的范围内；并且第二平均锥角β在从2度至12度的范围内。

在一个实施例中，顶部电极158包括包含非磁性金属元素的金属材料；介电金属氧化物层154在锥形电极侧壁和锥形柱侧壁上方延伸；并且与锥形柱侧壁接触的介电金属氧化物层154的下部包括复合介电金属氧化物材料，该复合介电金属氧化物材料包含第一铁磁材料的金属氧化物、第二铁磁材料的金属氧化物和非磁性金属元素的金属氧化物。

在一个实施例中，磁隧道结器件包括：存储器层级介电层170，横向围绕顶部电极158；接触通孔结构(可以包括第一存储器层级金属互连结构664内的通孔部分或作为独立的金属通孔结构)，延伸穿过存储器层级介电层170并且与顶部电极158的凸形顶面接触；连接通孔层级介电层110，位于柱结构150下面，并且包括从连接通孔层级介电层110的平坦部分向上突出并且与柱结构150的底面的环形部分接触的台面部分；以及连接通孔结构(122、124)，嵌入台面部分内并且与柱结构150的底面的中心部分接触，其中台面部分具有与锥形柱侧壁邻接的锥形侧壁。

本发明的又一方面提供了一种形成磁隧道结器件的方法，包括：在衬底上方形成包括底部电极材料层、磁隧道结材料层和顶部电极材料层的层堆叠件，其中，所述顶部电极材料层包括包含非磁性金属元素的金属材料；将所述顶部电极材料层图案化为包括顶部电极的硬掩模结构；使用聚焦离子束蚀刻工艺将所述磁隧道结材料层和所述底部电极材料层图案化为包括柱结构的图案化的结构，其中，所述柱结构包括底部电极和磁隧道结结构，在所述聚焦离子束蚀刻工艺期间蚀刻所述顶部电极的表面部分，并且在所述柱结构的侧壁上存在包含所述非磁性金属元素的残留金属膜；以及通过执行氧化工艺来形成介电金属氧化物层，所述氧化工艺氧化所述残留金属膜和所述磁隧道结结构内的金属材料的表面部分。

在上述方法中，其中：所述磁隧道结结构包含包括第一铁磁材料的参考磁化层、隧道阻挡层和包括第二铁磁材料的自由磁化层；并且形成在所述柱结构上的所述介电金属氧化物层的下部包括复合介电金属氧化物材料，所述复合介电金属氧化物材料包含所述第一铁磁材料的金属氧化物、所述第二铁磁材料的金属氧化物和所述非磁性金属元素的金属氧化物。

在上述方法中，其中：所述氧化工艺将所述顶部电极的表面部分转化为所述介电金属氧化物层的上部；并且所述介电金属氧化物层的所述上部包括平均摩尔分数在从0.9至1.0的范围内的所述非磁性金属元素的金属氧化物。

在上述方法中，其中：所述聚焦离子束蚀刻工艺形成残留副产物层，所述残留副产物层包括所述聚焦离子束蚀刻工艺的离子束物质的化合物并且与所述残留金属膜交错或位于所述残留金属膜上；并且所述方法包括通过执行成角度的离子束轰击工艺去除所述残留副产物层的主要部分，其中，离子以相对于垂直方向大于30度的角度撞击在所述残留副产物层上，所述垂直方向垂直于所述柱结构和所述顶部电极之间的界面。

在上述方法中，其中：所述隧道阻挡层形成有在垂直截面图中的鸟喙轮廓，其中，所述隧道阻挡层的侧壁的部分向内横向凹进，以形成环形横向凹槽；并且所述方法包括执行凹槽减小离子束蚀刻工艺，其中，将具有比在所述聚焦离子束蚀刻工艺期间的离子能量低的能量的离子引导至所述柱结构，并且以比所述隧道阻挡层的材料更大的蚀刻速率去除所述磁隧道结结构内的所述金属材料。

在上述方法中，其中：所述聚焦离子束蚀刻工艺在离子束的传播方向上具有第一角展度；并且所述方法包括执行硬掩模修整离子束蚀刻工艺，其中，将具有第二角展度的离子束引导至所述柱结构，其中，蚀刻所述顶部电极以提供相对于垂直方向具有更大锥角的侧壁。

在上述方法中，其中：所述聚焦离子束蚀刻工艺在离子束的传播方向上具有第一角展度；并且所述方法包括执行硬掩模修整离子束蚀刻工艺，其中，将具有第二角展度的离子束引导至所述柱结构，其中，蚀刻所述顶部电极以提供相对于垂直方向具有更大锥角的侧壁，在所述硬掩模修整离子束蚀刻工艺之后执行所述氧化工艺；并且所述氧化工艺包括使用甲醇作为氧源气体的等离子体氧化工艺。

前面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基底来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。