针对存储器的有条件写回方案

文档序号:228448 发布日期:2021-11-09 浏览:14次 >En<

阅读说明:本技术 针对存储器的有条件写回方案 (Conditional write back scheme for memory ) 是由 R·C·墨菲 G·E·胡申 H·孙 于 2021-05-06 设计创作,主要内容包括:设备和方法可关于实施针对存储器的有条件写回方案。数据可由存储器阵列的存储器单元存储。所述数据可移动到感测电路系统。所述数据可在执行多个操作的同时由所述感测电路系统有条件地保持。所述多个操作的结果可指示是否将所述数据提交到所述存储器单元。(Apparatus and methods may pertain to implementing a conditional write-back scheme for memory. Data may be stored by memory cells of a memory array. The data may be moved to sensing circuitry. The data may be conditionally retained by the sensing circuitry while multiple operations are performed. The results of the plurality of operations may indicate whether to commit the data to the memory unit.)

针对存储器的有条件写回方案

技术领域

本公开大体上涉及存储器,且更具体地说涉及与实施针对存储器的有条件写回方案相关联的设备和方法。

背景技术

存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器,包含易失性和非易失性存储器。易失性存储器可需要电力来维持其数据,且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等等。非易失性存储器可通过当未被供电时保持所存储数据来提供持久的数据,且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)和电阻可变存储器,例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)和磁阻随机存取存储器(MRAM)以及其它存储器。

还利用存储器作为易失性和非易失性数据存储装置以用于广泛范围的电子应用,包含(但不限于)个人计算机、便携式记忆棒、数码相机、蜂窝电话、例如MP3播放器等便携式音乐播放器、电影播放器和其它电子装置。存储器单元可布置成阵列,其中阵列在存储器装置中使用。

可通过控制行控制和列控制将数据写入到存储器。行控制和列控制可激活和停用存储器阵列的行和列以将数据写入到存储器阵列的存储器单元。

发明内容

在一个方面中,本申请提供一种用于实施有条件写回方案的设备,所述设备包括:存储器阵列(110、210);多个感测放大器(111、211),其耦合到所述存储器阵列;行解码器(108、208),其耦合到所述存储器阵列且被配置成:激活所述存储器阵列的行(220-1、…、220-N)以将数据移动到所述多个感测放大器;响应于所述数据由所述多个感测放大器锁存而停用所述存储器阵列的所述行;响应于多个操作的结果接收将所述数据提交到所述存储器阵列的存储器单元(223-1、…、223-M、224-1、…、224-M)的所述行的信号;以及响应于接收到提交所述数据的所述信号而激活所述存储器阵列的所述行。

在另一方面中,本申请提供一种用于实施有条件写回方案的方法,所述方法包括:将存储器装置(103、203)的寄存器(118、218)写入到某一状态以激活所述存储器装置的事务存储器(110、111、210、211);响应于所述寄存器被写入到所述状态而激活所述存储器装置的存储器阵列(110、210)的行(220-1、…、220-N)以将存储于存储器单元(223-1、…、223-M、224-1、…、224-M)的所述行中的数据移动到所述事务存储器;响应于所述数据由所述事务存储器存储而停用所述存储器阵列的所述行;以及响应于多个操作的结果确定激活所述行以将所述数据移动到所述存储器单元还是避免激活所述行。

在另一方面中,本申请提供一种用于实施有条件写回方案的设备,所述设备包括:存储器阵列(110、210);多个感测放大器(111、211),其耦合到所述存储器阵列(110、210);以及行解码器(108、208),其耦合到所述存储器阵列且被配置成:激活所述存储器阵列的第一行(220-1、…、220-N)以将数据移动到所述多个感测放大器;响应于所述数据由所述多个感测放大器锁存而停用所述存储器阵列的所述第一行;接收将所述数据提交到所述存储器阵列的存储器单元的第二行(220-1、…、220-N)的信号;以及响应于接收到所述信号而激活所述存储器阵列的所述第二行。

附图说明

图1是根据本公开的若干实施例的呈包含存储器装置的计算系统的形式的设备的框图。

图2是根据本公开的若干实施例的呈包含行解码器的存储器装置的形式的设备的框图。

图3示出根据本公开的若干实施例的用于执行存储器中的操作的方法的实例流程图。

图4示出可在其内执行用于致使机器执行本文所论述的各种方法的指令集的计算机系统的实例机器。

具体实施方式

本公开包含关于实施针对存储器的有条件回写方案的设备和方法。存储器装置可将数据存储在存储器单元中。在各种实例中,数据在存储器单元中的存储可基于多个操作的结果而为有条件的。

可实施安全措施来确保数据和/或存储器装置的安全。实施安全措施可能延迟数据的存储和/或数据的使用。举例来说,可响应于确定存储器装置是安全的和/或用于存储数据的机制将不会损坏所述数据和/或存储于存储器装置中的其它数据而将数据存储于存储器装置中。

在各种情况下,可在存储器装置外部实施安全措施,且可在确定数据和/或存储器装置是安全的之后将数据提供到存储器装置。在此类实例中,数据的存储可能延迟。在将数据提供到存储器装置之前处理资源可能限于执行安全措施,使得执行安全措施可能成为限制处理资源执行其它操作的能力的瓶颈。

在将数据存储到存储器装置之前执行的操作可以是除安全操作外的操作。在各种情况下,在将数据存储在存储器阵列中之前执行的操作可在存储器装置内部执行。举例来说,可响应于接收到存储器存取命令来执行多个操作。可能直至执行了所述多个操作才处理存储器存取命令,且因此,可能直至执行了所述多个操作才将待存储的数据提供到存储器阵列。在执行所述多个操作之前阻止将数据提供到存储器阵列可能会限制存储器装置接收和处理其它命令的能力。

在各种实例中,在存储器中实施有条件写回方案可使得能够将存储器装置的部分用作事务存储器,其中存储器装置的部分可传统地不充当事务存储器。如本文中所使用,事务存储器包含可以原子方式执行存储命令使得存储命令是被执行或不被执行的不可分且不可简化的指令的存储器。

本文中的图遵循编号定则,其中第一一或多个数字对应于图号,且剩余的数字标识图式中的元件或组件。可通过使用类似数字来识别不同图之间的类似元件或组件。如应了解,可添加、交换和/或去除本文中的各种实施例中展示的元件,从而提供本公开的若干额外实施例。另外,图中所提供的元件的比例和相对尺度既定说明本公开的各种实施例,并且不会以限制性意义来使用。

图1是根据本公开的若干实施例的呈包含存储器装置103的计算系统100的形式的设备的框图。如本文中所使用,举例来说,存储器装置103、存储器阵列110和/或主机102可能还单独地视为“设备”。

在此实例中,计算系统100包含经由接口104耦合到存储器装置103的主机102。计算系统100可以是个人膝上型计算机、台式计算机、数码相机、移动电话、存储卡读卡器,或启用物联网(IoT)的装置,以及各种其它类型的系统。主机102可包含能够访问存储器102的若干处理资源(例如,一或多个处理器、微处理器或某一其它类型的控制电路系统)。计算系统100可包含单独的集成电路,或主机102和存储器装置103两者可在同一集成电路上。举例来说,主机102可以是包括多个存储器装置103的存储器系统的系统控制器,其中所述系统控制器提供例如中央处理单元(CPU)等另一处理资源对相应存储器装置103的访问。

在图1所示的实例中,主机102负责执行可加载到其上(例如,经由控制电路系统105从存储器装置103)的操作系统(OS)和/或各种应用。可通过将用以存取包括OS和/或各种应用的数据的存取命令从主机102提供到存储器装置103来从存储器装置103加载OS和/或各种应用。主机102还可通过将用以检索OS和/或各种应用的执行过程中利用的数据的存取命令提供到存储器装置103来存取由OS和/或各种应用利用的所述数据。

为了清楚起见,已简化计算系统100以聚焦于与本公开特别相关的特征。存储器阵列110可为例如DRAM阵列、SRAM阵列、STT RAM阵列、PCRAM阵列、TRAM阵列、RRAM阵列、NAND快闪阵列和/或NOR快闪阵列。阵列110可包括以通过存取线(其可在本文中被称作字线或选择线)耦合的行以及由感测线(其可在本文中被称作数字线或数据线)耦合的列布置的存储器单元。尽管存储器阵列110展示为单个存储器阵列,但存储器阵列110可表示以存储器装置103的存储体布置的多个存储器阵列。

存储器装置103包含地址电路系统106以锁存经由接口104提供的地址信号。接口可包含例如物理接口,其采用合适的协议(例如,数据总线、地址总线和命令总线,或组合的数据/地址/命令总线)。此协议可以是定制或专用的,或接口104可采用例如外围组件互连高速(PCIe)、Gen-Z互连件、加速器的高速缓存相干互连(CCIX)等标准化协议。地址信号由行解码器108和列解码器112接收和解码以存取存储器阵列110。可通过使用感测电路系统111感测感测线上的电压和/或电流变化而从存储器阵列110读取数据。感测电路系统111可耦合到存储器阵列110。每一存储器阵列和相应感测电路系统可构成存储器装置103的存储体。感测电路系统111可包括例如可读取和锁存来自存储器阵列110的数据页(例如,行)的感测放大器。I/O电路系统107可用于经由接口104与主机102进行双向数据通信。读取/写入电路系统113用于将数据写入到存储器阵列110或从存储器阵列110读取数据。作为实例,电路系统113可包括各种驱动器、锁存电路系统等。

控制电路系统105对由主机102提供的信号进行解码器。信号可以是由主机102提供的命令。这些信号可包含用于控制在存储器阵列110上执行的操作(包含数据读取操作、数据写入操作和数据擦除操作)的芯片启用信号、写入启用信号和地址锁存信号。在各种实施例中,控制电路系统105负责执行来自主机102的指令。控制电路系统105可包括状态机、定序器和/或某一其它类型的控制电路系统,其可以硬件、固件或软件或三者的任何组合的形式实施。在一些实例中,主机102可以是在存储器装置103外部的控制器。举例来说,主机102可以是耦合到计算装置的处理资源的存储器控制器。数据可经由数据线116提供到存储器阵列110和/或从存储器阵列提供。

存储器装置可在多个不同模式中操作。举例来说,存储器装置可在第一模式或第二模式中的一个中操作。在第二模式中,存储器装置可被配置成实施事务存储器。在第一模式中,存储器装置可被配置成在不使用事务存储器的情况下运作。

在各种实例中,主机102可致使将信号提供到存储器装置103以选择第二模式或第一模式。选择第一模式或第二模式的处理资源可在存储器装置103内部或存储器装置103外部。举例来说,处理资源可并入在主机102中或可并入在存储器装置103中。处理资源可在存储器阵列110下方实施,和/或可实施于存储器装置103的外围中(如图2所示)。

控制电路系统105可解码所接收的信号。响应于解码所述信号,控制电路系统105可设定寄存器118以在第一模式或第二模式中配置存储器装置。尽管寄存器118展示为单个寄存器,但寄存器118可表示一或多个寄存器。尽管寄存器118展示为实施于控制电路系统105中,但寄存器118可在控制电路系统105外部实施。

寄存器118可经由线128耦合到行解码器108和列解码器112。寄存器118可将指示存储器装置103处于第一模式或第二模式的信号提供到行解码器108和列解码器112。如果寄存器118实施于控制电路系统105中(如图1所示),则行解码器108和列解码器112可经由线128耦合到控制电路系统105。

行解码器108和/或列解码器112的功能可基于存储器装置103处于第一模式还是第二模式而改变。举例来说,行解码器108和/或列解码器112可基于多个操作的结果而有条件地激活和/或停用存储器阵列110的行和/或列。如本文中所使用,激活和停用还可分别描述为激活和关闭。举例来说,激活某一行还可描述为激活所述行。将数据有条件地写入到存储器阵列110可使得能够在确定是否将数据存储到存储器阵列110的存储器单元之前执行安全操作、映射操作和/或不同类型的操作。可在将数据提交到存储器阵列110的存储器单元之前将数据保持在存储器阵列110的不同存储器单元和/或感测电路系统111中。所述不同存储器单元和/或感测电路系统111可充当事务存储器。

图2是根据本公开的若干实施例的呈包含行解码器208的存储器装置203的形式的设备的框图。存储器装置203包含行控制208、存储器阵列210、感测放大器211和列控制212。存储器装置203还包含命令接口204-1、地址接口204-2和数据接口204-3。存储器装置203还可包含耦合到行控制208、列控制212和感测放大器211的处理资源234。存储器装置203还可耦合到命令接口204-1、地址接口204-2和/或数据接口204-3。存储器装置203进一步包括经由线228耦合到行控制208、列控制212和感测放大器211的寄存器218。存储器装置203还可包括耦合到感测放大器211和数据接口204-3的缓冲器236。

可经由命令接口204-1、地址接口204-2和/或数据接口204-3提供被提供到存储器装置203以将存储器装置203置于给定模式中的命令。在置于特定模式中之后,存储器装置203可利用感测放大器211和/或存储器阵列210的存储器单元实施事务存储器。

可利用事务存储器的事务方面来执行多个操作,同时将数据保持在事务存储器中。还可利用事务存储器的事务方面来基于所述多个操作的结果将来自交易存储器的数据存储到存储器阵列210的存储器单元。

当被配置成在启用事务存储器的模式中运作时,存储器装置203可经由命令接口204-1、地址接口204-2和数据接口204-3(被称作接口204)接收存储命令。存储命令可与待存储的数据和对应于存储数据的存储器单元的地址相关联。数据可提供到存储器阵列210。存储器阵列210可将数据存储在多个存储器单元223-1、...、223-M中。

为了将数据存储在存储器单元223-1到223-M和224-1到224-M中,行控制208可激活存储器阵列210的行220-1到220-N(例如,被称作行220),且列控制212可激活存储器阵列210的列222-1到222-M(例如,被称作列222)。激活和停用存储器阵列210的行或列可包含在存储器单元的行或存储器单元的列和选择线或感测线之间进行电连接。可通过行控制208和列控制212来协调行220和列222的激活以从存储器单元读取数据或将数据写入到存储器单元。举例来说,可通过行控制208和列控制212来激活行220-1和列222-1到222-M以将电荷从存储器单元223-1到223-M传递到感测放大器211。还可通过行控制208和列控制212激活行220-1和列222-1到222-M以将电荷从感测放大器221传递到存储器单元223-1到223-M。

可通过激活行220-1和列222-1到222-M将对应于存储命令的数据保存到存储器单元223-1到223-M。当行220-1被激活时,可将存储于存储器单元223-1到223-M中的数据锁存在感测放大器211中。响应于将数据锁存在感测放大器211中,可通过行控制208停用行220-1。在由存储器单元223-1到223-M的行220-1存储的电荷已被传递且由感测放大器211存储之后停用行220-1可导致删除存储器单元223-1到223-M,使得表示数据的电荷不再由存储器单元223-1到223-M存储。

如果存储器装置203正在使感测放大器211能够充当事务存储器的模式中操作,则感测放大器211可保存锁存的数据。将锁存的数据保持在感测放大器211中可提供某一持续时间,在该持续时间内,处理资源234可执行多个操作而无需将数据提交到存储器单元223-1到223-M。尽管处理资源234展示为实施于存储器装置203的外围中,但处理资源234还可在存储器阵列210下方和/或存储器装置203外部实施。

处理资源234可执行可确定数据将存储于存储器单元223-1到223-M、存储器单元224-1到224-M中还是不存储于存储器单元223-1到223-M或224-1到224-M中的操作。举例来说,处理资源234可执行安全操作,例如用以检测行锤击攻击以及待存储的数据或存储器阵列210的存储器单元上的其它安全威胁的操作。

处理资源234还可执行操作以将对应于存储命令且经由地址接口204-2提供的地址映射到不同地址。在此类实例中,感测放大器211可充当事务存储器以用于地址映射。举例来说,事务存储器可在处理资源234执行对应于映射地址的多个操作的同时保持数据。响应于执行操作,数据可从事务存储器移动到具有新地址的存储器单元。随存储命令提供的原始地址可映射到新地址。处理资源234还可出于不同目的执行操作,操作的结果可用于确定是否将由感测电路系统211锁存的数据写回到存储器阵列210。

如果经由处理资源234执行操作的结果指示应提交锁存的数据,则行控制208可重新激活行220-1。重新激活行220-1可将由感测电路系统211存储的电荷传递回到存储器单元223-1、...、223-M。如果经由处理资源234执行操作的结果指示锁存的数据应提交到除行220-1以外的行,则行控制208可激活行220-N,以例如将由感测电路系统211存储的电荷传递到存储器单元224-1、...、224-M。如果经由处理资源234执行操作的结果指示锁存的数据应提交到多个行,则行控制208可激活行220-1和行220-N以将由感测电路系统211存储的电荷传递回到存储器单元223-1、...、223-M且传递回到存储器单元224-1、...、224-M。行220-1和行220-N可同时激活。

在其中数据从行220-1读取,在处理资源234执行操作的同时保持在感测放大器211中且基于操作的结果存储到不同行220-N的实例中,存储器装置可跟踪来自具有对应于存储命令的地址的存储器单元223-1到223-M的数据到具有不同地址的存储器单元224-1到224-M的映射。存储器装置203可利用寄存器218生成映射,例如使得所述地址和所述不同地址之间的映射由寄存器218记录。

如果操作的结果指示不应提交数据,则行控制208可避免激活行(例如,行220-1)以将数据从感测放大器211传递到存储器单元的行220-1。阻止激活行防止将数据存储到存储器阵列210的存储器单元。

在数据被锁存在感测放大器211中的同时执行多个操作致使存储器阵列210不可用。然而,其它存储器阵列(例如,存储体)可能是可用的,使得存储器装置可在存储器阵列210不可用时利用其它存储器阵列。

在各种实例中,可利用存储器阵列210的行作为事务存储器,而非利用感测放大器211作为事务存储器。举例来说,可通过激活行220-1而从存储器单元223-1到223-M读取数据。数据可由感测放大器211锁存。可激活行220-N以将数据从感测放大器211传递到存储器单元224-1到224-M。数据可在处理资源234执行多个操作的同时保持在存储器单元224-1到224-M中。响应于执行所述多个操作,行控制208可激活行220-N以将数据锁存在感测放大器211中。响应于操作的结果,可激活行220-1以将数据存储在存储器单元223-1到223-M中,或可不激活行220-1以避免将数据存储在存储器单元223-1到223-M或存储器单元224-1到224-M中。在各种实例中,存储器单元224-1、...、224-M的行220-N可以是被用以修复存储器阵列210的冗余行。冗余行可用作错误校正码(ECC)的一部分。尽管冗余行可用于在本文中未详细描述的目的(例如,ECC),但冗余行可用作事务存储器。

在各种实例中,事务存储器可用于从存储器阵列210读取数据。举例来说,可激活行220-1以将数据锁存在感测放大器211中。可在处理资源234执行多个操作的同时由感测放大器211保持所述数据。基于由处理资源234提供到行控制208、感测放大器211和/或列控制212的信号,数据可提供到数据接口204-3或可通过激活存储器阵列210的行而存储回到存储器阵列210。将数据保持在感测放大器211中可能致使存储器阵列210不可用,直至处理资源234将信号提供到行控制208、感测放大器211和/或列控制212。

在各种实例中,信号可经由线226从处理资源234提供到行控制208、感测放大器211和/或列控制。线226可被称为控制线,因为线226可提供控制行控制208激活存储器阵列210的行还是不激活存储器阵列210的行的信号。尽管处理资源234展示为经由线226将信号提供到行控制208和列控制212,但存储器装置203的其它组件可经由线226将信号提供到行控制208和/或列控制212。举例来说,图1的控制电路系统105可经由线226提供信号来控制存储器阵列203的行的激活和停用。在各种情况下,可在将数据提交到存储器阵列210的存储器单元之前对由感测放大器211存储的数据执行由处理资源234执行的操作。

缓冲器236可耦合到数据接口204-3和感测放大器211。缓冲器236可存储经由数据接口204-3接收的数据。在一些实例中,缓冲器236可用作用于存储于存储器阵列210和/或感测放大器211中的数据的高速缓存系统。举例来说,缓冲器236可存储还存储于感测放大器211中的数据。处理资源234可存取存储于缓冲器236中的数据以执行用于确定是否将存储于感测放大器211中的数据提交到存储器阵列210的操作。

在各种情况下,寄存器218还可耦合到处理资源234。处理资源234可通过将一或多个值存储在寄存器218中来设定存储器阵列210的模式。举例来说,寄存器218可指示其中感测放大器211不用作事务存储器的第一模式或其中感测放大器211被用作事务存储器的第二模式。

处理资源234可经由命令接口204-1和地址接口204-2接收命令和地址来设定寄存器218。处理资源234可响应于接收到指示设定模式寄存器218的命令而设定模式寄存器218。处理资源234可存取寄存器218以确定是否对存储于感测放大器211和/或缓冲器236中的数据执行多个操作。响应于确定数据将提交到存储器阵列210,处理资源234可将信号提供到行控制208和/或列控制212以将存储于感测放大器211中的数据提交到存储器阵列210的特定行220和/或列222。

图3示出根据本公开的若干实施例的用于执行存储器中的操作的方法340的实例流程图。在341处,可将存储器装置的寄存器设定为某一状态以激活存储器装置的事务存储器。寄存器的第一状态可指示事务存储器的激活,而事务存储器的第二状态可指示事务存储器的停用。在一些实例中,寄存器的第一状态可指示感测放大器待用作事务存储器。寄存器的第二状态可指示感测放大器将不用作事务存储器。

在342处,可响应于寄存器被设定为所述状态而激活存储器装置的存储器阵列的行以将存储于存储器单元行中的数据移动到事务存储器。在343处,可响应于数据由事务存储器存储而停用存储器阵列的行。停用所述行可致使从存储器单元移除数据,使得数据可能不可从存储器单元存取。在344处,可响应于所述多个操作的结果确定激活所述行以将数据移动到存储器单元还是避免激活所述行。将数据移动回到存储器单元可将数据提交到存储器单元。举例来说,所述多个操作的结果可指示在将数据提交到存储器单元的过程中存在安全风险。在此类实例中,可不激活行以避免将数据提交到存储器单元。

主机可将激活事务存储器的命令提供到存储器装置。存储器装置的控制电路系统可响应于存储器装置接收到命令而设定存储器装置的寄存器。在若干实例中,存储器装置内部的处理资源可提供激活事务存储器的命令。

激活存储器装置的存储器阵列的行可包含将数据锁存在感测电路系统中。感测电路系统可包括事务存储器。

在各种情况下,可在作出将数据提交到存储器单元还是不将数据提交到存储器单元的确定的同时由事务存储器保持数据。可通过执行若干操作来作出所述确定。可在存储器装置内部或存储器装置外部执行所述操作。将数据提交到存储器单元还是不将数据提交到存储器单元的确定可包含确定激活行以将数据移动到存储器单元是否是安全的。

在若干实例中,行解码器耦合到存储器阵列,且被配置成激活存储器阵列的第一行以将数据移动到所述多个感测放大器,且响应于数据由所述多个感测放大器锁存而停用存储器阵列的第一行。行解码器可接收将数据提交到存储器阵列的存储器单元的第二行的信号,且可响应于接收到所述信号而激活存储器阵列的第二行。第二行可以是存储器阵列的冗余行。

可与激活第二行同时激活第一行以将数据存储到耦合到存储器阵列的第一行的存储器单元且存储到耦合到第二行的存储器单元。寄存器可耦合到行解码器。寄存器可被配置成响应于所述设备被配置成将存储器单元的第二行用作事务存储器而提供所述信号。

处理资源可耦合到行解码器。处理资源可被配置成利用所述数据执行所述多个操作。响应于所述多个操作的结果指示数据将提交到耦合到第一行的存储器单元,处理资源可提供不同信号到行解码器或可避免将所述不同信号提供到行解码器。

行解码器可进一步被配置成经由将处理资源耦合到行解码器的线接收所述不同信号。行解码器可激活存储器阵列的第二行以将数据移动到所述多个感测放大器。行解码器可响应于数据锁存在所述多个感测放大器中而停用存储器阵列的第二行。行解码器可响应于接收到将数据提交到第一行的所述不同信号而激活存储器阵列的第一行。

图4示出可在其内执行用于致使机器执行本文所论述的各种方法的指令集的计算机系统490的实例机器。在各种实施例中,计算机系统490可对应于包含、耦合到或利用存储器子系统(例如,图1的存储器装置103)或可用于执行控制器(例如,图1的控制电路系统105)的操作的系统(例如,图1的计算系统100)。在替代实施例中,机器可连接(例如联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的容量进行操作。

机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络器具、服务器、网络路由器、交换机或桥接器,或能够(循序或以其它方式)执行指定将由所述机器采取的动作的指令集的任何机器。另外,尽管说明单个机器,但还应认为术语“机器”包含个别地或共同地执行一(或多)个指令集以执行本文中所论述的方法中的任何一或多种的机器的任何集合。

实例计算机系统490包含处理装置492、主存储器404(例如,只读存储器(ROM)、快闪存储器、例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等动态随机存取存储器(DRAM)等)、静态存储器498(例如,快闪存储器、静态随机存取存储器(SRAM)等),以及数据存储系统499,其经由总线497彼此通信。

处理装置492表示一或多个通用处理装置,例如微处理器、中央处理单元等。更特定来说,处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器,或实施指令集的组合的处理器。处理资源492还可以是一或多个专用处理装置,例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置492被配置成执行用于执行本文中所论述的操作和步骤的指令493。计算机系统490可进一步包含网络接口装置495以经由网络496通信。

数据存储系统499可包含机器可读存储介质491(也称为计算机可读介质),其上存储有一或多个指令集493或体现本文中所描述的任何一或多种方法或功能的软件。指令493还可在其由计算机系统490执行期间完全或至少部分地驻留在主存储器404内和/或处理资源492内,主存储器404和处理资源492也构成机器可读存储介质。

在一个实施例中,指令493包含实施对应于图1的主机102和/或存储器装置103的功能性的指令。虽然机器可读存储介质491在实例实施例中展示为单个介质,但术语“机器可读存储介质”应被认为包含存储所述一或多个指令集的单个介质或多个介质。术语“机器可读存储介质”还应被认为包含能够存储或编码供机器执行的指令集合且致使机器执行本公开的方法中的任何一或多种的任何介质。术语“机器可读存储介质”应相应地被理解为包含(但不限于)固态存储器、光学介质和磁性介质。

如本文中所使用,“若干”某物可指此类事物中的一或多个。举例来说,若干存储器装置可指一或多个存储器装置。“多个”某物意指两个或更多个。另外,如本文中尤其相对于图式中的参考标号所使用的例如“N”等指定符指示如此指定的若干特定特征可与本公开的若干实施例一起包含。

虽然已在本文中示出并描述了特定实施例,但所属领域的一般技术人员将了解,经计算以实现相同结果的布置可取代所展示的特定实施例。本公开意图涵盖本公开的各种实施例的修改或变化。应理解,以说明方式而非限制方式进行了以上描述。对于所属领域的技术人员而言在审阅以上描述之后上述实施例以及本文中未具体描述的其它实施例的组合将是显而易见的。本公开的各种实施例的范围包含其中使用以上结构及方法的其它应用。因此,本公开的各种实施例的范围应参考所附权利要求书以及此权利要求书所授予的等效物的完整范围来确定。

在前述具体实施方式中,出于简化本公开的目的而将各种特征一起分组在单个实施例中。本公开的此方法不应被理解为反映本公开的所公开实施例必须使用比在每一权利要求中明确叙述的特征更多的特征的意图。实际上,如所附权利要求书所反映,本发明主题在于单个所公开实施例的不到全部的特征。因此,所附权利要求书特此并入具体实施方式中,其中每一权利要求就其自身而言作为单独实施例存在。

16页详细技术资料下载
上一篇:一种医用注射器针头装配设备
下一篇:一种DDR SDRAM的自检方法

网友询问留言

已有0条留言

还没有人留言评论。精彩留言会获得点赞!

精彩留言,会给你点赞!