一种支持pcie时钟自动开闭的系统及方法
阅读说明：本技术 一种支持pcie时钟自动开闭的系统及方法 (System and method for supporting automatic switching of PCIE (peripheral component interface express) clock ) 是由 邓文博 孔祥涛 于 2021-06-11 设计创作，主要内容包括：本发明提供一种支持PCIE时钟自动开闭的系统及方法,所述系统包括BMC、在位检测模块、时钟缓冲模块、硬盘背板以及PCIE转接卡；在位检测模块连接有若干板载PCIE插槽；时钟缓冲模块连接有若干时钟扩展接口；BMC通过在位检测模块和CPLD获取板载PCIE插槽、PCIE转接插槽以及硬盘接口的设备在位状态,再通过时钟缓冲模块对设备在位的PCIE插槽、PCIE转接插槽以及硬盘接口的时钟开启,以及对设备不在位的PCIE插槽、PCIE转接插槽以及硬盘接口的时钟关闭。本发明将没有部署PCIE设备的板载PCIE插槽、PCIE转接插槽以及硬盘接口对应的时钟通道自动关闭,节省电能,避免电磁干扰,提高服务器稳定性。(The invention provides a system and a method for supporting automatic switching of a PCIE clock, wherein the system comprises a BMC, an in-place detection module, a clock buffer module, a hard disk backboard and a PCIE adapter card; the on-site detection module is connected with a plurality of onboard PCIE slots; the clock buffer module is connected with a plurality of clock expansion interfaces; the BMC acquires the on-position states of the onboard PCIE slot, the PCIE switching slot and the hard disk interface through the on-position detection module and the CPLD, and then starts the clocks of the PCIE slot, the PCIE switching slot and the hard disk interface of the on-position equipment through the clock buffer module and closes the clocks of the PCIE slot, the PCIE switching slot and the hard disk interface of the off-position equipment. The invention automatically closes the onboard PCIE slot without the PCIE equipment, the PCIE switching slot and the clock channel corresponding to the hard disk interface, thereby saving electric energy, avoiding electromagnetic interference and improving the stability of the server.)
技术领域
本发明属于PCIE时钟控制
技术领域
，具体涉及一种支持PCIE时钟自动开闭的系统及方法。背景技术
随着互联网的飞速发展，服务器的部署数量也在呈指数性增长；大量的服务器为网络提供了计算基础，但同时也在消耗着高额的电力。并且在能源成本日趋上升的今天服务器节能管理已经成为众多互联网厂商关注的焦点。服务器系统中为PCIE设备设计了大量的接口，这些接口是否部署PCIE设备依据不同配置而定，每个接口都会为PCIE设备设计100M时钟，且通常处于开启状态；而在某些简单的配置中，这些PCIE接口没有部署设备，但时钟是开启的，将会造成大量的电力浪费，并且100M时钟为高频信号，在没有PCIE设备部署的情况下，类似于单端天线，会产生电磁辐射，造成EMI问题，影响服务器运行的稳定性。
此为现有技术的不足，因此，针对现有技术中的上述缺陷，提供一种支持PCIE时钟自动开闭的系统及方法，是非常有必要的。
发明内容
针对现有技术的上述服务器为每个PCIE设备设计时钟，当PCIE接口没有部署设备时，开启的时钟造成电力浪费，同时带来电磁辐射的缺陷，本发明提供一种支持PCIE时钟自动开闭的系统及方法，以解决上述技术问题。
第一方面，本发明提供一种支持PCIE时钟自动开闭的系统，包括BMC、在位检测模块、时钟缓冲模块、硬盘背板以及PCIE转接卡；
在位检测模块连接有若干板载PCIE插槽，时钟缓冲模块与各板载PCIE插槽均连接；
时钟缓冲模块连接有若干时钟扩展接口；
PCIE转接卡上设置有若干转接口，每个转接口连接有一个PCIE转接插槽，每个PCIE转接插槽及PCIE转接卡均与在位检测模块连接，每个转接口与一个时钟扩展接口连接；
硬盘背板上设置有CPLD，CPLD连接有若干硬盘接口，各硬盘接口均与一个时钟扩展接口连接，硬盘背板还与在位检测模块连接；
BMC与在位检测模块、时钟缓冲模块以及CPLD均连接；
BMC通过在位检测模块和CPLD获取板载PCIE插槽、PCIE转接插槽以及硬盘接口的设备在位状态，再通过时钟缓冲模块对设备在位的PCIE插槽、PCIE转接插槽以及硬盘接口的时钟开启，以及对设备不在位的PCIE插槽、PCIE转接插槽以及硬盘接口的时钟关闭。时钟缓冲模块为设备在位的板载PCIE插槽提供100M时钟，时钟缓冲模块通过时钟扩展接口为设备在位的PCIE转接插槽及硬盘接口提供100M时钟。
进一步地，在位检测模块采用9554型号的IO扩展芯片。9554型号的IO扩展芯片可识别硬盘背板在位状态、PCIE转接卡的在位状态、板载PCIE插槽的设备在位状态以及PCIE转接插槽的设备在位状态。
进一步地，板载PCIE插槽包括第一板载PCIE插槽、第二板载PCIE插槽、第三板载PCIE插槽以及第四板载PCIE插槽；
在位检测模块上设置有第一PCIE检测接口、第二PCIE检测接口、第三PCIE检测接口以及第四PCIE检测接口；
第一PCIE检测接口与第一板载PCIE插槽连接，第二PCIE检测接口与第二板载PCIE插槽连接，第三PCIE检测接口与第三板载PCIE插槽，第四PCIE检测接口与第四板载PCIE插槽。在位检测模块通过各PCIE检测接口检测各板载PCIE插槽的PCIE设备是否在位。
进一步地，转接口包括第一转接口和第二转接口；
PCIE转接插槽包括第一PCIE转接插槽和第二PCIE转接插槽；
第一转接口与第一PCIE转接插槽连接，第二转接口与第二PCIE转接插槽连接；
在位检测模块上还设置有第五PCIE检测接口和第六PCIE检测接口；
第五PCIE检测接口与第一PCIE转接插槽连接，第六PCIE监测接口与第二PCIE转接插槽；
在位检测模块上还设置有PCIE转接卡在位检测接口和硬盘背板在位检测接口；
PCIE转接卡在位检测接口与PCIE转接卡连接，硬盘背板在位检测接口与硬盘背板连接。在位检测模块即可检测PCIE转接卡是否在位，又可检测PCIE转接卡上的PCIE转接插槽是否在位。
进一步地，硬盘接口包括第一硬盘接口、第二硬盘接口、第三硬盘接口以及第四硬盘接口；
CPLD与第一硬盘接口、第二硬盘接口、第三硬盘接口以及第四硬盘接口均连接。硬盘背板在位通过在位检测模块检测，而硬盘接口的设备在位通过CPLD检测。
进一步地，时钟扩展接口包括第一时钟扩展接口和第二时钟扩展接口；
第一时钟扩展接口上设置有第一时钟扩展通道和第二时钟拓展通道；第二时钟扩展接口上设置有第三时钟扩展通道和第四时钟扩展通道；
时钟缓冲模块上设置有第一时钟接口、第二时钟接口、第三时钟接口、第四时钟接口、第五时钟接口、第六时钟接口、第七时钟接口以及第八时钟接口；
第一时钟接口与第一板载PCIE插槽连接，第二时钟接口与第二板载PCIE插槽连接，第三时钟接口与第三板载PCIE插槽连接，第四时钟接口与第四板载PCIE插槽连接；
第五时钟接口与第一时钟扩展通道连接，第一时钟扩展通道另一端与第一转接口和第二硬盘接口连接；
第六时钟接口与第二时钟扩展通道连接，第二时钟拓展通道另一端与第二硬盘接口连接；
第七时钟接口与第三时钟拓展通道连接，第三时钟拓展通道另一端与第二转接口和第四硬盘接口连接；
第八时钟接口与第四时钟拓展通道连接，第四时钟拓展通道另一端与第三硬盘接口连接。时钟缓冲模块提供的时钟接口有限，无法满足时钟数量需求时，通过时钟拓展接口对时钟进行扩充，两个时钟扩展接口用于扩展PCIE转接卡上的两个PCIE转接插槽或扩展硬盘背板上的四个作为硬盘接口的NVME硬盘。每个时钟扩展接口设计有2组100M时钟，当扩展至PCIE转接卡上的PCIE转接插槽时，时钟扩展接口只需要提供一组时钟；当扩展至硬盘背板上作为硬盘接口的NVME硬盘使用时，时钟拓展接口两组时钟都要提供。
进一步地，BMC与在位检测模块通过第一SMBUS总线连接，BMC与时钟缓冲模块通过第二SMBUS总线连接，BMC与CPLD通过第三SMBUS总线连接。整个系统BMC作为核心控制器，通过SMBUS总线分别连接至在位检测模块、时钟缓冲模块以及硬盘背板的CPLD芯片；BMC读取在位检测模块用来获取当前的配置以及各PCIE插槽的PCIE标卡的部署情况，读取CPLD用来获取当前作为硬盘接口对应的NVME硬盘的部署情况；然后通过SMBUS总线读写时钟缓冲模块的寄存器实现每个时钟通道的开闭控制。
第二方面，本发明提供一种基于上述第一方面的支持PCIE时钟自动开闭的方法，包括如下步骤：
S1.BMC通过在位检测模块和CPLD获取各板载PCIE插槽、各PCIE转接插槽以及各硬盘接口的设备在位状态；
S2.BMC通过时钟缓冲模块对设备在位的PCIE插槽、PCIE转接插槽以及硬盘接口的时钟开启，以及对设备不在位的PCIE插槽、PCIE转接插槽以及硬盘接口的时钟关闭。
进一步地，步骤S1具体步骤如下：
S11.BMC通过在位检测模块获取各板载PCIE插槽设备在位状态、PCIE转接卡的在位状态以及硬盘背板的在位状态；
S12.BMC将设备在位的板载PCIE插槽设定为活跃板载PCIE插槽，以及将设备不在位的板载PCIE插槽设定为待用板载PCIE插槽；
S13.当PCIE转接卡在位时，BMC通过在位检测模块获取各PCIE转接插槽的设备在位状态，并将设备在位的PCIE转接插槽设定为活跃PCIE转接插槽，以及将设备不在位的PCIE转接插槽设定为待用PCIE转接插槽；
S14.当硬盘背板在位时，BMC通过CPLD获取各硬盘接口的设备在位状态，并将设备在位的硬盘接口设定为活跃硬盘接口，以及将设备不在位的硬盘接口设定为待用硬盘接口。
进一步地，步骤S2具体步骤如下：
S21.BMC通过时钟缓冲模块开启各活跃板载PCIE插槽对应的时钟接口，以及关闭各待用板载PCIE插槽对应的时钟接口；
S22.BMC通过时钟缓冲模块开启各活跃PCIE转接插槽所在时钟拓展通道对应的时钟接口，关闭各待用PCIE转接插槽所在时钟拓展通道对应的时钟接口；
S23.BMC通过时钟缓冲模块开启各活跃硬盘接口所在时钟拓展通道对应的时钟接口，关闭各待用硬盘接口所在时钟拓展通道对应的时钟接口。
进一步地，当第一PCIE转接插槽和第二硬盘接口均设备不在位时，BMC通过时钟缓冲模块关闭第一时钟拓展通道对应的第五时钟接口；
当第一PCIE转接插槽和第二硬盘接口中至少一个设备在位时，BMC通过时钟缓冲模块开启第一时钟拓展通道对应的第五时钟接口；
当第二PCIE转接插槽和第四硬盘接口均设备不在位时，BMC通过时钟缓冲模块关闭第三时钟拓展通道对应的第七时钟接口；
当第二PCIE转接插槽和第四硬盘接口中至少一个设备在位时，BMC通过时钟缓冲模块开启第三时钟拓展通道对应的第七时钟接口。
本发明的有益效果在于，
本发明提供的支持PCIE时钟自动开闭的系统及方法，根据PCIE设备在位情况，可将没有部署PCIE设备的板载PCIE插槽、PCIE转接插槽以及硬盘接口对应的时钟通道自动关闭，既节省电力消耗，又规避了EMI问题，提高服务器的稳定性。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
由此可见，本发明与现有技术相比，具有突出的实质性特点和显著的进步，其实施的有益效果也是显而易见的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的支持PCIE时钟自动开闭的系统结构示意图；
图2是本发明的支持PCIE时钟自动开闭的系统时钟对应关系表；
图3是本发明的支持PCIE时钟自动开闭的方法流程示意图一；
图4是本发明的支持PCIE时钟自动开闭的方法流程示意图二；
图中，1-BMC；2-在位检测模块；3-时钟缓冲模块；4-硬盘背板；5-PCIE转接卡；6-CPLD；SLOT1-第一板载PCIE插槽；SLOT2-第二板载PCIE插槽；SLOT3-第三板载PCIE插槽；SLOT4-第四板载PCIE插槽；SLOT5-第一PCIE转接插槽；SLOT6-第二PCIE转接插槽；HDD1-第一硬盘接口；HDD2-第二硬盘接口；HDD3-第三硬盘接口；HDD4-第四硬盘接口；MCIO0-第一时钟扩展接口；MCIO1-第二时钟扩展接口；R1-第一转接口；R2-第二转接口。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
PCIe，是Peripheral Component Interconnect Express的简称，高速串行计算机扩展总线。
BMC，是Baseboard Management Controller的简称，基板管理控制器。
CPLD，是Complex Programmable Logic Device的简称，复杂可编程逻辑器件。
EMI，是Electromagnetic Interference的简称，电磁干扰。
SMBUS，是System Management Bus的简称,系统管理总线，SMBus的数据传输率为100kbps,虽然速度较慢,却以其结构简洁造价低廉的特点,成为业界普遍欢迎的接口标准。
实施例1：
如图1所示，本发明提供一种支持PCIE时钟自动开闭的系统，包括BMC 1、在位检测模块2、时钟缓冲模块3、硬盘背板4以及PCIE转接卡5；
在位检测模块2连接有若干板载PCIE插槽，时钟缓冲模块3与各板载PCIE插槽均连接；
时钟缓冲模块3连接有若干时钟扩展接口；
PCIE转接卡5上设置有若干转接口，每个转接口连接有一个PCIE转接插槽，每个PCIE转接插槽及PCIE转接卡5均与在位检测模块2连接，每个转接口与一个时钟扩展接口连接；
硬盘背板4上设置有CPLD 6，CPLD 6连接有若干硬盘接口，各硬盘接口均与一个时钟扩展接口连接，硬盘背板4还与在位检测模块2连接；
BMC 1与在位检测模块2、时钟缓冲模块3以及CPLD 6均连接；
BMC 1通过在位检测模块2和CPLD 6获取板载PCIE插槽、PCIE转接插槽以及硬盘接口的设备在位状态，再通过时钟缓冲模块3对设备在位的PCIE插槽、PCIE转接插槽以及硬盘接口的时钟开启，以及对设备不在位的PCIE插槽、PCIE转接插槽以及硬盘接口的时钟关闭。
实施例2：
如图1所示，本发明提供一种支持PCIE时钟自动开闭的系统，包括BMC 1、在位检测模块2、时钟缓冲模块3、硬盘背板4以及PCIE转接卡5；
在位检测模块2连接有若干板载PCIE插槽，时钟缓冲模块3与各板载PCIE插槽均连接；在位检测模块2采用9554型号的IO扩展芯片；
时钟缓冲模块3连接有若干时钟扩展接口；
PCIE转接卡5上设置有若干转接口，每个转接口连接有一个PCIE转接插槽，每个PCIE转接插槽及PCIE转接卡5均与在位检测模块2连接，每个转接口与一个时钟扩展接口连接；
硬盘背板4上设置有CPLD 6，CPLD 6连接有若干硬盘接口，各硬盘接口均与一个时钟扩展接口连接，硬盘背板4还与在位检测模块2连接；
BMC 1与在位检测模块2、时钟缓冲模块3以及CPLD 6均连接；
BMC 1通过在位检测模块2和CPLD 6获取板载PCIE插槽、PCIE转接插槽以及硬盘接口的设备在位状态，再通过时钟缓冲模块3对设备在位的PCIE插槽、PCIE转接插槽以及硬盘接口的时钟开启，以及对设备不在位的PCIE插槽、PCIE转接插槽以及硬盘接口的时钟关闭；
板载PCIE插槽包括第一板载PCIE插槽SLOT1、第二板载PCIE插槽SLOT2、第三板载PCIE插槽SLOT3以及第四板载PCIE插槽SOLT4；
在位检测模块2上设置有第一PCIE检测接口、第二PCIE检测接口、第三PCIE检测接口以及第四PCIE检测接口；
第一PCIE检测接口与第一板载PCIE插槽SLOT1连接，第二PCIE检测接口与第二板载PCIE插槽SLOT2连接，第三PCIE检测接口与第三板载PCIE插槽SLOT3，第四PCIE检测接口与第四板载PCIE插槽SOLT4；
转接口包括第一转接口R1和第二转接口R2；
PCIE转接插槽包括第一PCIE转接插槽SLOT5和第二PCIE转接插槽SLOT6；
第一转接口R1与第一PCIE转接插槽SLOT5连接，第二转接口R2与第二PCIE转接插槽SLOT6连接；
在位检测模块2上还设置有第五PCIE检测接口和第六PCIE检测接口；
第五PCIE检测接口与第一PCIE转接插槽SLOT5连接，第六PCIE监测接口与第二PCIE转接插槽SLOT6；
在位检测模块2上还设置有PCIE转接卡在位检测接口和硬盘背板在位检测接口；
PCIE转接卡在位检测接口与PCIE转接卡5连接，硬盘背板在位检测接口与硬盘背板4连接；
硬盘接口包括第一硬盘接口HDD1、第二硬盘接口HDD2、第三硬盘接口HDD3以及第四硬盘接口HDD4；
CPLD 6与第一硬盘接口HDD1、第二硬盘接口HDD2、第三硬盘接口HDD3以及第四硬盘接口HDD4均连接；
时钟扩展接口包括第一时钟扩展接口MCIO0和第二时钟扩展接口MCIO 1；
第一时钟扩展接口MCIO0上设置有第一时钟扩展通道和第二时钟拓展通道；第二时钟扩展接口MCIO1上设置有第三时钟扩展通道和第四时钟扩展通道；
时钟缓冲模块3上设置有第一时钟接口、第二时钟接口、第三时钟接口、第四时钟接口、第五时钟接口、第六时钟接口、第七时钟接口以及第八时钟接口；
第一时钟接口与第一板载PCIE插槽SLOT1连接，第二时钟接口与第二板载PCIE插槽SLOT2连接，第三时钟接口与第三板载PCIE插槽SLOT3连接，第四时钟接口与第四板载PCIE插槽SOLT4连接；
第五时钟接口与第一时钟扩展通道连接，第一时钟扩展通道另一端与第一转接口R1和第二硬盘接口HDD2连接；
第六时钟接口与第二时钟扩展通道连接，第二时钟拓展通道另一端与第二硬盘接口HDD2连接；
第七时钟接口与第三时钟拓展通道连接，第三时钟拓展通道另一端与第二转接口R2和第四硬盘接口HDD4连接；
第八时钟接口与第四时钟拓展通道连接，第四时钟拓展通道另一端与第三硬盘接口HDD3连接；
BMC 1与在位检测模块2通过第一SMBUS总线连接，BMC 1与时钟缓冲模块3通过第二SMBUS总线连接，BMC 3与CPLD 6通过第三SMBUS总线连接；
系统中板载的四个板载PCIE插槽为固定配置，BMC 3只需要通过在位检测模块2读取PCIE设备的在位信号即可知悉板载PCIE插槽的PCIE标卡是否部署；但由两个时钟扩展接口输出的时钟与PCIE设备是通过线缆扩展的，存在不同的配置场景，因此需要先通过在位检测模块2读取PCIE转接卡5和硬盘背板4的在位信号来判断当前处于哪一种配置。比如，当BMC 3读取到PCIE转接卡5在位信息判断当前时钟扩展接口扩展至PCIE转接卡5的PCIE转接插槽对应的PCIE标卡，进而根据PCIE转接卡5的PCIE转接插槽对应的PCIE标卡在位情况将对应时钟通道的时钟进行开闭控制；PCIE设备时钟对应关系如图2所示。
实施例3：
如图3所示，本发明提供一种基于上述实施例1或实施例2的支持PCIE时钟自动开闭的方法，包括如下步骤：
S1.BMC通过在位检测模块和CPLD获取各板载PCIE插槽、各PCIE转接插槽以及各硬盘接口的设备在位状态；
S2.BMC通过时钟缓冲模块对设备在位的PCIE插槽、PCIE转接插槽以及硬盘接口的时钟开启，以及对设备不在位的PCIE插槽、PCIE转接插槽以及硬盘接口的时钟关闭。
实施例4：
如图4所示，本发明提供一种支持PCIE时钟自动开闭的方法，包括如下步骤：
S1.BMC通过在位检测模块和CPLD获取各板载PCIE插槽、各PCIE转接插槽以及各硬盘接口的设备在位状态；具体步骤如下：
S11.BMC通过在位检测模块获取各板载PCIE插槽设备在位状态、PCIE转接卡的在位状态以及硬盘背板的在位状态；
S12.BMC将设备在位的板载PCIE插槽设定为活跃板载PCIE插槽，以及将设备不在位的板载PCIE插槽设定为待用板载PCIE插槽；
S13.当PCIE转接卡在位时，BMC通过在位检测模块获取各PCIE转接插槽的设备在位状态，并将设备在位的PCIE转接插槽设定为活跃PCIE转接插槽，以及将设备不在位的PCIE转接插槽设定为待用PCIE转接插槽；
S14.当硬盘背板在位时，BMC通过CPLD获取各硬盘接口的设备在位状态，并将设备在位的硬盘接口设定为活跃硬盘接口，以及将设备不在位的硬盘接口设定为待用硬盘接口；
S2.BMC通过时钟缓冲模块对设备在位的PCIE插槽、PCIE转接插槽以及硬盘接口的时钟开启，以及对设备不在位的PCIE插槽、PCIE转接插槽以及硬盘接口的时钟关闭；具体步骤如下：
S21.BMC通过时钟缓冲模块开启各活跃板载PCIE插槽对应的时钟接口，以及关闭各待用板载PCIE插槽对应的时钟接口；
S22.BMC通过时钟缓冲模块开启各活跃PCIE转接插槽所在时钟拓展通道对应的时钟接口，关闭各待用PCIE转接插槽所在时钟拓展通道对应的时钟接口；
S23.BMC通过时钟缓冲模块开启各活跃硬盘接口所在时钟拓展通道对应的时钟接口，关闭各待用硬盘接口所在时钟拓展通道对应的时钟接口。
实施例5：
如图4所示，本发明提供一种支持PCIE时钟自动开闭的方法，包括如下步骤：
S1.BMC通过在位检测模块和CPLD获取各板载PCIE插槽、各PCIE转接插槽以及各硬盘接口的设备在位状态；具体步骤如下：
S11.BMC通过在位检测模块获取各板载PCIE插槽设备在位状态、PCIE转接卡的在位状态以及硬盘背板的在位状态；
S12.BMC将设备在位的板载PCIE插槽设定为活跃板载PCIE插槽，以及将设备不在位的板载PCIE插槽设定为待用板载PCIE插槽；
S13.当PCIE转接卡在位时，BMC通过在位检测模块获取各PCIE转接插槽的设备在位状态，并将设备在位的PCIE转接插槽设定为活跃PCIE转接插槽，以及将设备不在位的PCIE转接插槽设定为待用PCIE转接插槽；
S14.当硬盘背板在位时，BMC通过CPLD获取各硬盘接口的设备在位状态，并将设备在位的硬盘接口设定为活跃硬盘接口，以及将设备不在位的硬盘接口设定为待用硬盘接口；
S2.BMC通过时钟缓冲模块对设备在位的PCIE插槽、PCIE转接插槽以及硬盘接口的时钟开启，以及对设备不在位的PCIE插槽、PCIE转接插槽以及硬盘接口的时钟关闭；具体步骤如下：
S21.BMC通过时钟缓冲模块开启各活跃板载PCIE插槽对应的时钟接口，以及关闭各待用板载PCIE插槽对应的时钟接口；
S22.BMC通过时钟缓冲模块开启各活跃PCIE转接插槽所在时钟拓展通道对应的时钟接口，关闭各待用PCIE转接插槽所在时钟拓展通道对应的时钟接口；
S23.BMC通过时钟缓冲模块开启各活跃硬盘接口所在时钟拓展通道对应的时钟接口，关闭各待用硬盘接口所在时钟拓展通道对应的时钟接口；
当第一PCIE转接插槽和第二硬盘接口均设备不在位时，BMC通过时钟缓冲模块关闭第一时钟拓展通道对应的第五时钟接口；
当第一PCIE转接插槽和第二硬盘接口中至少一个设备在位时，BMC通过时钟缓冲模块开启第一时钟拓展通道对应的第五时钟接口；
当第二PCIE转接插槽和第四硬盘接口均设备不在位时，BMC通过时钟缓冲模块关闭第三时钟拓展通道对应的第七时钟接口；
当第二PCIE转接插槽和第四硬盘接口中至少一个设备在位时，BMC通过时钟缓冲模块开启第三时钟拓展通道对应的第七时钟接口。
结合图1及图2，以硬盘接口的NVME硬盘配置为例说明本发明的实现步骤，假定该配置下第一板载PCIE插槽SLOT1以及硬盘背板的第三硬盘接口HDD3存在PCIE设备在位。
BMC通过第一SMBUS总线从在位检测模块读取到第一板载PCIE插槽SLOT1和硬盘背板在位，判断当前配置为时钟扩展接口扩展NVME硬盘；
BMC通过第三SMBUS总线从硬盘背板的CPLD读取到只有第三硬盘接口HDD3的硬盘设备在位信息；
BMC通过第二SMBUS读写时钟缓冲模块的寄存器，将板载第一板载PCIE插槽SLOT1对应的第一时钟接口的时钟以及第三硬盘接口HDD3对应的第八时钟接口的时钟开启，其他时钟接口的通道则进行关闭处理。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：一种数据采集卡及数据采集方法