具体实施方式

下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。

本发明提供一种基于FPGA单板超宽带与多板多路同步传输的实现方法，是由主控模块和辅助模块两部分组成。主控模块包括九块PCB板：高速采集板四块、四个FPGA组成的信号处理板两块、四个FPGA组成的信号检测板两块、时序控制板一块；辅助模块包括电源模块两个板卡和机箱背板，其中背板有与接收机连接的16路数据外部接口、100MHZ同步时钟接口、6GHZ射频时钟接口。

高速采集板每块板卡有两块FPGA芯片，具体型号是xc7vx690tffg1927-2，每块芯片与两路ADC模数转换器相连接。这样就形成了每块高速采集板接收4路ADC数据，四块高速采集板接收16路ADC数据和4路经过FFT的6880位宽的模值。

由四个FPGA组成的信号处理板是通过高速GTH传输，将一路ADC数据传输到此信号处理板之后，经过相关算法处理，形成一路信号数据。由此可得，一个由四个FPGA组成的信号处理板就形成了8路信号数据，两个此信号处理板就形成了16路信号数据。

信号检测板的其中一个作用是接收两组8路实时信号数据，并实现16路信号数据完全对齐，再执行信号8倍抽取。令一个作用是四个芯片同时接收688路模值8位模值，最后四路模值全部传输到芯片四。

时序控制板的作用是发出一个单比特触发信号，这个触发信号连接四块高速采集板的16路ADC模数转换器，作为ADC模数转换器的采集开关，这样保证了16路ADC模数转换器采集到的数据是从同一时间点开始的。

一种基于FPGA的16路高速GTH同步多路传输方法，包括如下步骤：

步骤一：参数设置。本发明采用GTH为AURORA协议，采用64B/66B编码模式，每个AURORA的IPCORE采用4路传输。AURORA的IPCORE有三种模式，分别是单发模式，单收模式和收发同体模式；通信接口有两种模式，分别是帧模式和流模式；本发明采用单发模式和单收模式、使用帧模式、使用小端对齐模式；本技术采用传输速率为5Gb/s，DRP时钟和INIT时钟为50M，GTH参考时钟为125M，不使用K码，不使用流量控制。

步骤二：约束命令的设置。约束命令包括常用约束命令和特殊约束命令。常用约束命令是指时钟频率约束、位置约束、电平约束。本发明采用特殊约束命令是指网表约束。对于时钟管脚，要约束频率、电平和位置；对于非时钟管脚，要约束电平和位置。本发明采用ILA抓取的数据被综合掉问题，要用特殊命令mark_debug约束网表；对于较大位宽数据布线失败问题，本发明采用特殊命令max_fanout约束网表，同时本发明采用特殊命令fewercarry chains约束网表，实现较大位宽的操作数使用查找表而不用进位链实现。同时采用特殊命令压缩bit文件，实现程序快速下载。

步骤三：用FPGA软件控制高速采集板。首先是将高速采集板上两个模数转换器ADC1和ADC2生成的单比特数据，通过IP核SELECTIO，设置解串因子，实现串行数据转化为128位并行数据，并将128位数据进入FIFO1和FIFO2两个异步FIFO，达到统一时钟域的效果；其次是加包头，采用巴克码的方式进行编码，并通过FIFO3和FIFO4进行位宽转换；最后是通过FIFO5和FIFO6两个FIFO缓冲数据，并进行AXI总线转换，并通过AURORA单工模块发送。每块板卡的两块芯片都这样操作，就形成了16路ADC原始数据。另外，SELECTIO出来的数据，经过相关算法之后，生成688路10位模值，叠加模值，并通过AURORA单工模块发送给信号检测版二，为测频算法提供数据。

步骤四：用FPGA软件控制四个FPGA组成的信号处理板。AURORA传输过来的数据，经过相关算法处理之后，最终每个FPGA形成二路信号数据，再经过FPGA4传输到FPGA1，FPGA3传输到FPGA1，FPGA2传输到FPGA1的过程，8路ADC原始数据配合测频数据，就形成了8路信号数据，再使用去包头再加包头的方式，并通过AURORA单工模块发送。

步骤五：用FPGA软件控制信号检测板一。通过AURORA单工模块接收，这里用同一个GTH时钟，采用差分转单端的办法，驱动相邻两个BANK的GTH通道。接收到的数据进入剔除模块处理，剔除处理后进入验证模块处理，验证模块显示正确后，数据进入自适应对齐模块，出来后在逻辑分析仪中观察16路信号数据是否对齐。经过长时间运行后，16路信号数据完全对齐，就代表正确。

步骤六：用FPGA软件控制时序控制板。通过虚拟IO控制触发信号变换，再通过ODDR源语和单端转差分源语，实现触发信号的开启与结束，该触发信号可以当作系统软复位使用。

一种基于FPGA的单板单路的超带宽传输方法，包括如下步骤：

步骤一：参数设置。本发明采用GTH为AURORA协议，采用64B/66B编码模式，每个AURORA的IPCORE采用4路传输。AURORA的IPCORE有三种模式，分别是单发模式，单收模式和收发同体模式；通信接口有两种模式，分别是帧模式和流模式；本发明采用单发模式和单收模式、使用帧模式、使用小端对齐模式；本技术采用传输速率为5Gb/s，DRP时钟和INIT时钟为50M，GTH参考时钟为125M，不使用K码，不使用流量控制。

步骤二：约束命令的设置。约束命令包括常用约束命令和特殊约束命令。常用约束命令是指时钟频率约束、位置约束、电平约束。本发明采用特殊约束命令是指网表约束。对于时钟管脚，要约束频率、电平和位置；对于非时钟管脚，要约束电平和位置。本发明采用ILA抓取的数据被综合掉问题，要用特殊命令mark_debug约束网表；对于较大位宽数据布线失败问题，本发明采用特殊命令max_fanout约束网表，同时本发明采用特殊命令fewercarry chains约束网表，实现较大位宽的操作数使用查找表而不用进位链实现。同时采用特殊命令压缩bit文件，实现程序快速下载。

步骤三：用FPGA软件控制高速采集板。首先是将高速采集板上两个模数转换器ADC1和ADC2生成的单比特数据，通过IP核SELECTIO，设置解串因子，实现串行数据转化为128位并行数据，并将128位数据统一时钟域；其次经过相关算法之后，生成688路10位模值，叠加模值。最后通过特殊方法拆分数据，AURORA单工模块发送给信号检测版二。

步骤四：用FPGA软件控制检测版二。通过AURORA单工模块，以特殊方法接收组合数据，将数据传输到检测版二，最终检测版二每块FPGA芯片无损还原688路10位数据。

逻辑分析仪是分析数字逻辑系统逻辑关系的仪器，能同时对多条数据线上的数据流进行观察和测量的仪器，这种仪器对复杂数字系统的测试非常有效。VIVADO在线逻辑分析仪是利用FPGA内部资源搭建IP核，模拟真实的逻辑分析仪抓取信号波形，从而方便验证设计是否正确。MATLAB进行大数据比较相对于excel也有明显的优势，它可以进行几千位以上位宽数据比较，这是excel公式做不到的。

在线逻辑分析仪的结果从图2可以看出，发送模块发出包头1110010，接收模块接收到包头1110010，代表包头传输正确，后面数据通过ILA导出，然后通过编写MATLAB对比程序，在MATLAB中检测收发是否一致。如果收发一致，说明数据完成了零误差传递。从图7可以看出，test_cnt1和test_cnt2信号输出值为固定的数，从另一个层面验证了数据传输连续性。由于以上两个现象客观存在，因此本次同步传输数据正确无误。

本发明采用MATLAB对比程序对初级收发数据传递进行对比，如果收发数据相同，那么称收发数据一致，简称一致。如果test_cnt1和test_cnt2信号输出值为固定的数，数据流中没有无效的数据，那么称数据连续，简称连续。每半小时测量一次数据，连续抓取24组数据为一次总体验证结果。实践证明，连续24组数据都具有连续一致性，由此可以进一步判定，此设计同步传输数据正确无误。

本发明采用aurora64b/66b的IP核,围绕24Gb/s数据传输速率精确同步传输问题而进行的发送模块和接收模块的设计，对涉及到的收发数据跨时钟域问题、AURORA的IP核设置问题、XDC文件的约束问题、发送模块加包头问题和接收模块剔除验证问题做了比较详细的介绍，对更高带宽传输和更高速率板间传输问题的研究，具有较大的参考意义。

本发明高速采集板的FPGA程序是基于附图4、附图5两个架构图，并配合附图1虚线部分和附图8，由4组4路非相干积累，去首位超宽带传输的方法编写而成。编写完成后生成MCS文件，调整拨码开关，程序烧死在四个高速采集板中。

本发明四个FPGA芯片的信号处理板两块、信号检测板两块FPGA程序是基于附图2和附图8两个架构图，并结合附图9编写完成的。编写完成后，生成MCS文件，调整拨码开关，程序烧死在信号处理板和信号检测板中。

本发明时序控制板的FPGA程序是基于FPGA程序是基于发明内容部分步骤五完成的。编写完成后，生成MCS文件，调整拨码开关，程序烧死在时序控制板中，用来触发四块高速采集板里的所有ADC在同一时间工作。

当时序控制板中的触发开关拉高开启工作后，验证信号检测板16路数据和连续一致性和对齐情况。

本领域技术人员知道，除了以纯计算机可读程序代码方式实现本发明提供的系统及其各个装置、模块、单元以外，完全可以通过将方法步骤进行逻辑编程来使得本发明提供的系统及其各个装置、模块、单元以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同功能。所以，本发明提供的系统及其各项装置、模块、单元可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的装置、模块、单元也可以视为硬件部件内的结构；也可以将用于实现各种功能的装置、模块、单元视为既可以是实现方法的软件模块又可以是硬件部件内的结构。

以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。