具体实施方式

在下文中，将参照附图详细描述发明构思的方面和发明构思的实施例中的一些示例。

图1是示出根据发明构思的一些实施例的存储器系统10的框图。

参照图1，存储器系统10可包括存储器装置100和存储器控制器200。存储器装置100可包括存储器单元阵列110、处理元件(PE)120和控制逻辑130。存储器控制器200可包括PE启用模式控制器210。在一些实施例中，存储器装置100可被实现为存储器芯片或者存储器模块，存储器控制器200可被实现为主机的部分。在一些实施例中，存储器装置100和存储器控制器200可被一起实现在一个存储器模块中。

存储器控制器200可通过向存储器装置100提供各种类型的信号，来控制对存储器单元阵列110的正常存储器操作(诸如，写入操作、读取操作等)。详细地，存储器控制器200通过向存储器装置100提供命令CMD和地址ADDR，可将数据DATA写入存储器装置100或者可从存储器装置100读取数据DATA。存储器控制器200还可向存储器装置100提供时钟信号CLK。

命令CMD可包括用于将存储器单元阵列110改变为激活状态以写入数据或者读取数据的激活命令(例如，图4的ACT1)。存储器装置100可响应于激活命令，激活包括在存储器单元阵列110中的行(即，字线)。此外，命令CMD可包括用于在数据的写入或读取完成之后将存储器单元阵列110从激活状态改变为待机状态的预充电命令(例如，图4的PRECHARGE1)。此外，命令CMD可包括用于控制对存储器单元阵列110的刷新操作的刷新命令(例如，图4的BANK_A REF)。

存储器控制器200可通过向存储器装置100提供各种类型的信号经由PE 120，来控制内部处理操作。在一些实施例中，存储器控制器200可确定PE启用模式以控制PE 120的内部处理操作，并且存储器控制器200可根据确定的PE启用模式来生成指示PE启用模式的PE启用命令。在一些实施例中，存储器控制器200可将初始化PE启用模式的PE启用命令提供给存储器装置100。在一些实施例中，存储器控制器200可通过命令CMD、地址ADDR和/或时钟信号CLK的组合来向存储器装置100提供指示PE启用模式的信号。

在一些实施例中，存储器控制器200可包括PE启用模式控制器210。PE启用模式控制器210可确定用于启用PE 120的操作的PE启用模式。PE启用模式控制器210可被实现为硬件和/或软件。例如，在一些实施例中，存储器控制器200可包括存储器(图1中未示出)，其中，该存储器加载有用于实现PE启用模式控制器210的指令。存储器控制器200也可包括处理器(图1中未示出)，其中，该处理器被配置为通过访问存储器来执行PE启用模式控制操作以执行指令。

存储器装置100可包括各种类型的存储器，例如，存储器装置100可包括动态随机存取存储器(DRAM)(诸如，双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率(LPDDR)SDRAM、图形双倍数据速率(GDDR)SDRAM、Rambus动态随机存取存储器(RDRAM)等)。然而，发明构思的实施例不限于此，并且存储器装置100可包括例如非易失性存储器(诸如，闪存、磁性RAM(MRAM)、铁电RAM(FeRAM)、相变RAM(PRAM)、电阻式RAM(ReRAM)等)。

存储器单元阵列110可包括多个存储体BK，多个存储体BK中的每个可包括多个存储器单元。详细地，多个存储器单元可分别位于多条字线和多条位线彼此相交叉的点处。存储器单元阵列110可存储内部处理数据。这里，内部处理数据可包括将通过PE 120对其执行计算操作的数据和/或作为通过PE 120执行计算操作的结果而生成的数据。

PE 120可对存储在存储器单元阵列110中的数据和/或从存储器控制器200接收的数据执行数据操作。PE 120可将数据操作的结果存储在存储器单元阵列110中或者可将数据操作的结果提供给存储器控制器200。因此，PE 120也可被称为操作单元或者存储器中处理器(PIM)。例如，PE 120可以是算术逻辑单元(ALU)或者乘法累加器(MAC)。在一些实施例中，PE 120可被配置为执行数据操作(诸如，数据反转、数据移位、数据交换、数据比较等)；逻辑运算(诸如，与(AND)、异或(XOR)等)和/或数学运算(诸如，加法、减法等)。

PE 120可包括多个PE。在一些实施例中，多个PE的数量可与包括在存储器单元阵列110中的多个存储体BK的数量相等或相同。这里，多个PE中的每个可访问对应的存储体或者相应的存储体以执行数据操作。在一些实施例中，多个PE的数量可比包括在存储器单元阵列110中的多个存储体BK的数量少。这里，多个PE中的每个PE可访问至少两个对应的存储体以执行数据操作。例如，两个邻近的存储体可共享一个PE。例如，包括多个存储体的存储体组可共享一个PE。然而，发明构思不限于此，并且在一些实施例中，存储器装置100可包括一个PE 120，一个PE 120可访问多个存储体BK以执行数据操作。

控制逻辑130可基于PE启用信号来控制激活从包括在多个存储体BK中的每个中的字线选择的至少一条字线的激活操作。详细地，控制逻辑130可响应于PE启用信号被激活的PE启用模式下的激活命令，激活包括在多个存储体BK中的每个中的字线。因此，由于连接到多个存储体BK的PE可执行数据操作，所以数据操作速度可被提高。控制逻辑130可响应于PE启用信号被去激活的PE禁用模式下的激活命令，激活包括在多个存储体BK中的一个存储体中的字线。

此外，控制逻辑130可基于PE启用信号和刷新信号，来控制激活从包括在多个存储体BK中的每个中的字线选择的至少一条字线的激活操作和对多个存储体BK的刷新操作。详细地，控制逻辑130可基于刷新信号来确定多个存储体BK之中的不被执行刷新操作的存储体。响应于PE启用信号被激活的PE启用模式下的激活命令，控制逻辑130可激活在多个存储体BK之中的不被执行刷新操作的存储体中的每个中包括的字线。因此，即使在对多个存储体BK之中的一些存储体执行刷新操作时，也可激活尽可能多的字线，从而防止在PE启用模式下存储器装置100和包括存储器装置100的存储器系统10的性能下降。

此外，控制逻辑130可在PE启用模式下将关于被执行刷新操作的存储体的信息发送给PE 120。因此，PE 120可在PE启用模式下对除了被执行刷新操作的存储体之外的剩余的存储体执行数据操作。详细地，PE 120可在PE启用模式下对连接到在未被执行刷新操作的存储体中的每个中包括的字线的存储器单元执行数据操作。

图2是示出根据发明构思的一些实施例的存储器装置100的框图。

参照图2，存储器装置100可包括第一存储体BANK_A至第四存储体BANK_D、第一PEPEa至第四PE PEd和控制逻辑130。存储器装置100可对应于图1的存储器装置100。在一些实施例中，第一PE PEa至第四PE PEd可分别连接到第一存储体BANK_A至第四存储体BANK_D，并且第一PE PEa至第四PE PEd中的每个可对分别存储在第一存储体BANK_A至第四存储体BANK_D中的数据执行操作。

图3是示出根据发明构思的一些实施例的存储体BK和PE的框图。

参照图3，存储体BK可连接到行解码器XDEC和列解码器YDEC。存储体BK可对应于图2的第一存储体BANK_A至第四存储体BANK_D中的一个。详细地，存储体BK可包括连接到行解码器XDEC的多条字线WL、连接到列解码器YDEC的多条位线BL、以及分别布置在多条字线WL与多条位线BL之间的交叉点处的多个存储器单元MC。输入/输出感测放大器IOSA可感测并放大从存储体BK读取的数据。根据一些实施例，列解码器YDEC和输入/输出感测放大器IOSA的位置可与图3中示出的位置改变。PE可连接到输入/输出感测放大器IOSA并且可对从输入/输出感测放大器IOSA接收的数据执行操作。在一些实施例中，PE可连接到列解码器YDEC并且可对从列解码器YDEC接收的数据执行操作。

再次参照图2，控制逻辑130可基于PE启用信号PE_EN生成字线启用信号WL_EN，字线启用信号WL_EN用于激活包括在第一存储体BANK_A至第四存储体BANK_D中的每个中的字线。字线启用信号WL_EN可包括分别与第一存储体BANK_A至第四存储体BANK_D对应的第一字线启用信号WL_EN1至第四字线启用信号WL_EN4。详细地，控制逻辑130可包括激活控制单元131和刷新控制单元132。在下文中，将描述激活控制单元131和刷新控制单元132的详细操作。

激活控制单元131可基于PE启用信号PE_EN、激活命令ACT、存储体地址BA和刷新信号REF_CON，来控制包括在第一存储体BANK_A至第四存储体BANK_D中的每个中的字线被激活的激活操作。在下文中，将分别描述激活控制单元131在PE启用信号PE_EN被激活的PE启用模式下以及在PE启用信号PE_EN被去激活的PE禁用模式下的操作。

在PE启用模式下，激活控制单元131可响应于激活命令ACT，生成用于激活包括在第一存储体BANK_A至第四存储体BANK_D中的每个中的字线的字线启用信号WL_EN。例如，激活控制单元131可激活分别施加到第一存储体BANK_A至第四存储体BANK_D的第一字线启用信号WL_EN1至第四字线启用信号中的全部。

此外，在PE启用模式下，激活控制单元131可基于刷新信号REF_CON从第一存储体BANK_A至第四存储体BANK_D之中确定被执行刷新操作存储体。这里，响应于激活命令ACT，激活控制单元131可生成字线启用信号WL_EN，从而不激活包括在被执行刷新操作的存储体中的字线，而是激活包括在不被执行刷新操作的存储体中的字线。例如，如果刷新操作将对第二存储体BANK_B执行，则激活控制单元131可生成字线启用信号WL_EN1、WL_EN3和WL_EN4，以便激活分别包括在第一存储体BANK_A、第三存储体BANK_C和第四存储体BANK_D中的字线。此外，激活控制单元131可避免生成字线启用信号WL_EN2，从而防止激活包括在第二存储体BANK_B中的字线。

在PE禁用模式下，激活控制单元131可响应于激活命令ACT，生成用于激活包括在第一存储体BANK_A至第四存储体BANK_D中的一个存储体中的字线的字线启用信号WL_EN。例如，激活控制单元131可基于存储体地址BA从第一存储体BANK_A至第四存储体BANK_D选择第一存储体BANK_A，激活施加到第一存储体BANK_A的第一字线启用信号WL_EN1，并且使分别施加到第二存储体BANK_B至第四存储体BANK_D的第二字线启用信号WL_EN2至第四字线启用信号WL_EN4去激活。

刷新控制单元132可基于存储体地址BA和刷新命令REF，生成用于控制对第一存储体BANK_A至第四存储体BANK_D的刷新操作的刷新信号REF_CON。例如，刷新信号REF_CON可包括分别与第一存储体BANK_A至第四存储体BANK_D对应的第一刷新信号至第四刷新信号。

在一些实施例中，刷新操作可包括响应于从存储器控制器200接收的刷新命令和刷新地址而执行的正常刷新操作。例如，刷新控制单元132可响应于刷新命令REF根据存储体地址BA，生成用于对第一存储体BANK_A至第四存储体BANK_D顺序地执行刷新操作的刷新信号REF_CON。在一个实施例中，刷新操作可包括内部生成刷新地址的自动刷新操作或者自刷新操作。例如，刷新控制单元132可根据内部生成的刷新地址，来生成用于对第一存储体BANK_A至第四存储体BANK_D顺序地执行刷新操作的刷新信号REF_CON。

图4是示出根据发明构思的实施例的存储器装置100在PE启用模式下的操作的时序图。

参照图1至图4，存储器装置100可从存储器控制器200接收命令CMD。例如，存储器装置100可从存储器控制器200顺序地接收PE启用命令PE_EN CMD、第一激活命令ACT1、第一预充电命令PRECHARGE1、第一存储体刷新命令BANK_A REF、第二激活命令ACT2和第二预充电命令PRECHARGE2。

响应于PE启用命令PE_EN CMD指示PE启用，PE启用进入信号PE_EN_ENTRY可被激活。当PE启用进入信号PE_EN_ENTRY被激活时，PE启用信号PE_EN可从逻辑低转变为逻辑高。然而，本公开不限于此，并且PE启用信号PE_EN可响应于PE启用命令PE_EN CMD而立即从逻辑低转变为逻辑高。换句话说，在一些实施例中，PE启用进入信号PE_EN_ENTRY可以是可选的或可被省略。在此，PE启用信号PE_EN是逻辑高的部分可被定义为“PE启用模式”，并且PE启用信号PE_EN是逻辑低的部分可被定义为“PE禁用模式”或“正常模式”。

在PE启用模式下，响应于第一激活命令ACT1，第一字线启用信号WL_EN1至第四字线启用信号WL_EN4中的全部可在第一时间点t1转变为逻辑高。因此，包括在第一存储体BANK_A至第四存储体BANK_D中的每个中的字线可被激活。尽管未示出，但是存储器装置100可在接收第一激活命令ACT1之后接收读取命令和/或写入命令。存储器装置100可响应于读取命令而对连接到激活的字线的存储器单元执行读取操作，并且PE 120可对读取的数据执行数据操作。此外，存储器装置100可响应于写入命令而将数据操作的结果或者从存储器控制器200接收的数据写入激活的字线。

响应于第一预充电命令PRECHARGE1，第一字线启用信号WL_EN1至第四字线启用信号WL_EN4中的全部可在第二时间点t2转变为逻辑低。因此，包括在第一存储体BANK_A至第四存储体BANK_D中的每个中的字线可被去激活。这里，第一时间点t1与第二时间点t2之间的部分可被视为第一激活命令ACT1被执行的部分，因此，第一时间点t1与第二时间点t2之间的部分可被定义为“激活部分”或者“激活操作部分”。

响应于第一存储体刷新命令BANK_A REF，与第一存储体BANK_A对应的第一刷新信号REF_A可转变为逻辑高。因此，与第一存储体BANK_A对应的第一字线启用信号WL_EN1可转变为逻辑高。第一刷新信号REF_A可在刷新时段内保持逻辑高，并且第一刷新信号REF_A是逻辑高的部分可被定义为“刷新部分”。当第一刷新信号REF_A转变为逻辑低时，与第一存储体BANK_A对应的第一字线启用信号WL_EN1也可转变为逻辑低。

响应于第二激活命令ACT2，第二字线启用信号WL_EN2至第四字线启用信号WL_EN4可在第三时间点t3转变为逻辑高。因此，包括在第二存储体BANK_B至第四存储体BANK_D中的每个中的字线可被激活。尽管未示出，但是存储器装置100可在接收第二激活命令ACT2之后接收读取命令或者写入命令。因此，存储器装置100可对连接到激活的字线的存储器单元执行读取操作或者写入操作，并且通过PE 120对存储器单元执行数据操作。

根据一些实施例，在第一刷新信号REF_A是逻辑高的刷新部分中，激活控制单元131可不对被执行刷新操作的第一存储体BANK_A执行激活操作，并且可仅对不被执行刷新操作的第二存储体BNAK_B至第四存储体BANK_D执行激活操作。如上所述，激活控制单元131可基于刷新信号REF_CON选择性地激活包括在第一存储体BANK_A至第四存储体BANK_D中的每个中的字线。

响应于第二预充电命令PRECHARGE2，第二字线启用信号WL_EN2至第四字线启用信号WL_EN4中的全部可在第四时间点t4转变为逻辑低。因此，包括在第二存储体BANK_B至第四存储体BANK_D中的每个中的字线可被去激活。

图5是详细示出根据发明构思的一些实施例的控制逻辑130a的框图。

参照图5，控制逻辑130a可包括激活控制单元131、刷新控制单元132和字线启用控制器133。激活控制单元131可包括存储体选择器1311和存储体激活控制器1312。刷新控制单元132可包括存储体选择器1321和刷新控制器1322。控制逻辑130a可对应于图2中示出的控制逻辑130的示例实施例。在下文中，将参照图2、图5和图6描述控制逻辑130a。

存储体选择器1311可基于PE启用信号PE_EN和存储体地址BA生成从多个存储体选择至少一个存储体的存储体选择信号BKsel1。例如，当PE启用信号PE_EN被激活时，存储体选择器1311可生成用于选择所有的多个存储体的存储体选择信号BKsel1。当PE启用信号PE_EN被去激活或者不被激活时，存储体选择器1311可根据存储体地址BA生成用于选择多个存储体中的一个的存储体选择信号BKsel1。在下文中，将参照图6描述存储体选择操作。

图6示出根据发明构思的一些实施例的存储体选择表TA1。

参照图6，存储体地址BA可以是包括BA0和BA1的2位信号。例如，可通过对从存储器控制器200接收的地址ADDR进行解码来生成存储体地址BA。例如，在PE禁用模式下，存储体选择器1311可在存储体地址BA是“00”时选择第一存储体BANK_A，在存储体地址BA是“01”时选择第二存储体BANK_B，在存储体地址BA是“10”时选择第三存储体BANK_C，并且在存储体地址BA是“11”时选择第四存储体BANK_D。在PE启用模式下，存储体选择器1311可选择第一存储体BANK_A至第四存储体BANK_D中的全部。

再次参照图5，存储体激活控制器1312可分别对应于多个存储体。例如，当多个存储体包括第一存储体至第四存储体(例如，图2的BANK_A至BANK_D)时，存储体激活控制器1312可包括分别与第一存储体至第四存储体对应的四个存储体激活控制器。存储体激活控制器1312可基于激活命令ACT和存储体选择信号BKsel1生成激活控制信号ACT_CON。详细地，响应于激活命令ACT，存储体激活控制器1312可生成用于激活包括在根据存储体选择信号BKsel1选择的至少一个存储体中的字线的激活控制信号ACT_CON。

存储体选择器1321可基于存储体地址BA生成从多个存储体选择至少一个存储体的存储体选择信号BKsel2。刷新控制器1322可分别对应于多个存储体。例如，当多个存储体包括第一存储体至第四存储体(例如，图2的BANK_A至BANK_D)时，刷新控制器1322可包括分别与第一存储体至第四存储体对应的四个刷新控制器。刷新控制器1322可基于刷新命令REF和存储体选择信号BKsel2生成刷新信号REF_CON。详细地，响应于刷新命令REF，刷新控制器1322可生成用于对根据存储体选择信号BKsel2选择的至少一个存储体执行刷新操作的刷新信号REF_CON。

字线启用控制器133可分别对应于多个存储体。例如，当多个存储体包括第一存储体至第四存储体(例如，图2的BANK_A至BANK_D)时，字线启用控制器133可包括分别与第一存储体至第四存储体对应的四个字线启用控制器。字线启用控制器133可基于激活控制信号ACT_CON和刷新信号REF_CON来生成字线启用信号WL_EN。

图7是详细示出根据发明构思的一些实施例的控制逻辑130b的框图。

参照图7，与图5的控制逻辑130a相比，控制逻辑130b还可包括PE启用信号生成器134、行地址(RA)/存储体地址(BA)生成器135和命令解码器136。PE启用信号生成器134可基于命令CMD和地址ADDR生成PE启用信号PE_EN。在一些实施例中，PE启用信号生成器134可从RA/BA生成器135接收行地址RA，还可基于命令CMD和行地址RA生成PE启用信号PE_EN。

RA/BA生成器135可从存储器控制器200接收地址ADDR，并且可从接收的地址ADDR生成行地址RA和存储体地址BA。生成的存储体地址BA可提供给包括在激活控制单元131中的存储体选择器1311和包括在刷新控制单元132中的存储体选择器1321。生成的行地址RA可提供给连接到每个存储体的行解码器(例如，图3的行解码器XDEC)。

命令解码器136可从存储器控制器200接收命令CMD，并且可通过对接收的命令CMD进行解码来生成激活命令ACT和刷新命令REF。生成的激活命令ACT可提供给包括在激活控制单元131中的存储体激活控制器1312，生成的刷新命令REF可提供给包括在刷新控制单元132中的刷新控制器1322。

图8是示出根据发明构思的一些实施例的存储器系统10A的框图。

参照图8，存储器系统10A可包括存储器装置100A和存储器控制器200，存储器装置100A可包括存储器单元阵列110A、PE 120和控制逻辑130A。存储器单元阵列110A可包括多个存储体组BG。除了在一些实施例中存储器单元阵列110A可包括与图1的存储器单元阵列110不同的多个存储体组BG并且多个存储体组BG中的每个可包括多个存储体之外，存储器系统10A可总体对应于图1的存储器系统10。

图9是示出根据发明构思的一些实施例的存储器装置100A的框图。

参照图9，存储器单元阵列110A可包括第一存储体组BG0至第四存储体组BG3，并且第一存储体组BG0至第四存储体组BG3中的每个可包括第一存储体BANK_A至第四存储体BANK_D。每个存储体组中的第一存储体BANK_A至第四存储体BANK_D可分别连接到第一PEPEa至第四PE PEd，因此，第一PE PEa至第四PE PEd示出为包括在存储器单元阵列110A中。然而，发明构思不限于此，并且在不同的实施例中，包括在存储器单元阵列110A中的存储体组的数量和包括在每个存储体组中的存储体的数量可被不同地选择。

在一些实施例中，存储器装置100A可包括接收时钟信号CLK的时钟引脚P1以及接收命令CMD和地址ADDR的多个命令/地址(CA)引脚P2。这里，PE启用信号生成器134可从通过时钟引脚P1接收的时钟信号CLK以及通过多个CA引脚P2接收的命令CMD和地址ADDR，生成PE启用信号PE_EN。在一些实施例中，存储器装置100A还可包括接收PE启用命令PE_EN CMD的PE引脚P3。这里，PE启用信号生成器134可从通过PE引脚P3接收的PE启用命令PE_EN CMD，生成PE启用信号PE_EN。

控制逻辑130A可包括激活控制单元131a、刷新控制单元132a、字线启用控制器(WL_EN CON)133a至133n、PE启用信号生成器134、RA/BA生成器135和命令解码器136。命令解码器136可从通过时钟引脚P1接收的时钟信号CLK以及通过多个CA引脚P2接收的命令CMD和地址ADDR，生成激活命令ACT和刷新命令REF。RA/BA生成器135可从通过时钟引脚P1接收的时钟信号CLK以及通过多个CA引脚P2接收的命令CMD和地址ADDR，生成行地址RA和存储体地址BA。

激活控制单元131a可包括存储体选择器1311和存储体激活控制器(BK_ACK CON)1312a至1312n，并且存储体激活控制器1312a至1312n的数量可等于或对应于包括在存储器单元阵列110A中的存储体的数量。例如，包括在存储器单元阵列110A中的存储体的数量可以是16，并且存储体激活控制器1312a至1312n的数量可以是16。存储体激活控制器1312a至1312n可分别对应于包括在存储器单元阵列110A中的存储体。

例如，当存储体选择信号BKsel1和激活命令ACT被激活并且第一刷新信号REF_A被去激活时，存储体激活控制器1312a可生成激活的第一存储体激活信号ACTa。当存储体选择信号BKsel1、激活命令ACT和第一刷新信号REF_A中的全部被激活时，存储体激活控制器1312a可生成去激活的第一存储体激活信号ACTa。例如，存储体激活控制器1312a可通过对第一刷新信号REF_A执行反相操作来生成反相的第一刷新信号，并且可通过对存储体选择信号BKsel1、激活命令ACT和反相的第一刷新信号执行AND运算来生成第一存储体激活信号ACTa。第一存储体激活信号ACTa可被提供给字线启用控制器133a。

刷新控制单元132a可包括存储体选择器1321和刷新控制器(BK_REF CON)1322a至1322d，并且刷新控制器1322a至1322d的数量可对应于包括在存储器单元阵列110A的每个存储体组中的存储体BANK_A至存储体BANK_D的数量。例如，包括在每个存储体组中的存储体的数量可以是4，刷新控制器1322a至1322d的数量可以是4。

例如，当存储体选择信号BKsel2和刷新命令REF被激活时，刷新控制器1322a可生成激活的第一刷新信号REF_A。当从存储体选择信号BKsel2和刷新命令REF选择的至少一个被去激活时，刷新控制器1322a可生成去激活的第一刷新信号REF_A。例如，刷新控制器1322a可通过对存储体选择信号BKsel2和刷新命令REF执行AND运算，来生成第一刷新信号REF_A。第一刷新信号REF_A可被提供给存储体激活控制器1312a和字线启用控制器133a。

字线启用控制器133a至133n的数量可对应于包括在存储器单元阵列110A中的存储体的数量。例如，包括存储器单元阵列110A中的存储体的数量可以是16，字线启用控制器133a至133n的数量可以是16。

例如，当从第一存储体激活信号ACTa和第一刷新信号REF_A选择的至少一个被激活时，字线启用控制器133a可生成激活的第一字线启用信号WL_EN1。当第一存储体激活信号ACTa和第一刷新信号REF_A二者都被去激活时，字线启用控制器133a可生成去激活的第一字线启用信号WL_EN1。例如，字线启用控制器133a可通过对第一存储体激活信号ACTa和第一刷新信号REF_A执行OR(或)运算，来生成第一字线启用信号WL_EN1。

图10示出根据发明构思的一些实施例的存储体选择表TA2。

参照图10，RA/BA生成器135可通过对地址ADDR进行解码，来生成作为包括BA0至BA3的4位信号的存储体地址BA。在PE禁用模式下，存储体选择器1311可在存储体地址BA是“0000”时选择第一存储体组BG0的第一存储体BANK_A，在存储体地址BA是“0001”时选择第一存储体组BG0的第二存储体BANK_B，在存储体地址BA是“0010”时选择第一存储体组BG0的第三存储体BANK_C，并且在存储体地址BA是“0011”时选择第一存储体组BG0的第四存储体BANK_D。当存储体地址BA如图10中所示时，其他存储体组的存储体可被选择。如上所述，在PE禁用模式下，存储体选择器1311可根据存储体地址BA顺序地选择一个存储体。在PE启用模式下，存储体选择器1311可选择第一存储体组BG0至第四存储体组BG3的第一存储体BANK_A至第四存储体BANK_D中的全部。

图11示出根据发明构思的一些实施例的存储体选择表TA3。

参照图11，RA/BA生成器135可通过对地址ADDR进行解码，来生成作为包括BA0至BA3的4位信号的存储体地址BA。在PE禁用模式下，存储体选择器1311可以以如图10中所示的相同的方式，根据存储体地址BA顺序地选择一个存储体。

在PE启用模型下，存储体选择器1311可屏蔽高三位(即，BA3、BA2和BA1)，并且根据最低有效位(即，BA0)选择每个存储体组中的两个存储体。例如，在PE启用模式下，存储体选择器1311可在存储体地址BA是“0000”时选择第一存储体BANK_A和第三存储体BANK_C，并且在存储体地址BA是“0001”时选择第二存储体BANK_B和第四存储体BANK_D。然而，发明构思不限于此，并且可通过根据包括在存储器单元阵列中的存储体组和/或存储体的数量屏蔽存储体地址BA中的一个或多个位来选择性地激活多个存储体。

图12是示出根据发明构思的一些实施例的存储器系统10B的框图。

参照图12，存储器系统10B可包括存储器装置100B和存储器控制器200，存储器装置100B可包括存储器单元阵列110B、PE 120和控制逻辑130B。存储器单元阵列110B可包括多个存储体BK，并且多个存储体BK中的每个可包括多个块BLK。除了多个存储体BK中的每个包括多个块BLK之外，存储器系统10B可总体对应于图1的存储器系统10。在下文中，将参照图13描述每个存储体BK和PE的布置。

图13是示出根据发明构思的一些实施例的存储体BK和PE的框图。

参照图13，存储体BK可连接到行解码器XDEC和列解码器YDEC。存储体BK可对应于图12的多个存储体BK中的一个。详细地，存储体BK可包括多个块BLK0至BLKm(其中，m是正整数)。多个块BLK0至BLKm可分别连接到多个位线感测放大器BLSA。输入/输出感测放大器IOSA可感测和放大从存储体BK读取的数据。根据一些实施例，列解码器YDEC和输入/输出感测放大器IOSA的位置可被改变。PE可连接到输入/输出感测放大器IOSA，并且可对从输入/输出感测放大器IOSA接收的数据执行操作。

图14是示出根据发明构思的一些实施例的存储器装置100B的框图。

参照图14，存储器装置100B可包括第一存储体BANK_A至第四存储体BANK_D、第一PE PEa至第四PE PEd和控制逻辑130c。存储器装置100B可对应于图12的存储器装置100B。在一些实施例中，第一PE PEa至第四PE PEd可分别连接到第一存储体BANK_A至第四存储体BANK_D，并且可对分别存储在第一存储体BANK_A至第四存储体BANK_D中的数据分别执行操作。

控制逻辑130c可包括激活控制单元131c和刷新控制单元132c。激活控制单元131c可基于行地址RA确定每个存储体中的处于激活状态的块，并且可将激活块信息ACT_BLK提供给刷新控制单元132c使得刷新操作不对处于激活状态的块执行。刷新控制单元132c可基于激活块信息ACT_BLK生成刷新信号REF_CON，使得刷新操作不对处于激活状态的块执行。

此外，激活控制单元131c可在PE启用模式下响应于激活命令ACT而基于行地址RA和刷新信号REF_CON来确定正在被执行刷新操作的块，并且生成字线启用信号WL_EN，字线启用信号WL_EN用于不激活包括在正在被执行刷新操作的块中的字线而激活包括在不被执行刷新操作的块中的字线。

图15是示出根据发明构思的一些实施例的存储器装置100与存储器控制器200之间的操作的流程图。

参照图15，根据一些实施例的操作方法涉及例如控制包括PE的存储器装置100中的激活操作和刷新操作的方法，并且可包括在图1的存储器装置100和存储器控制器200中按照时间序列执行的操作。以上参照图1至图14的描述也可应用于图15中示出的这些操作。现在将参照图1和图15描述操作方法。

在操作S100中，存储器控制器200确定PE启用模式并且生成指示所确定的PE启用模式的PE启用命令。例如，PE启用模式控制器210可确定PE启用模式以启用PE 120的操作。在操作S110中，存储器控制器200将PE启用命令发送给存储器装置100。例如，可通过命令CMD、地址ADDR和时钟信号CLK的组合来生成PE启用命令。在操作S120中，存储器装置100响应于PE启用命令而生成PE启用信号。

在操作S130中，存储器控制器200控制存储器装置100的激活操作。在操作S140中，存储器控制器200将激活命令发送给存储器装置100。在操作S150中，存储器装置100响应于激活命令而激活包括在多个存储体BK中的每个中的字线。如上所述，在PE启用信号被激活的PE启用模式下，由于存储器装置100激活尽可能多的字线，所以尽可能多的PE 120可同时执行计算操作，从而提高存储器装置100和存储器系统10的性能。

在操作S160中，存储器控制器200控制存储器装置100的刷新操作。在操作S170中，存储器控制器200将刷新命令发送给存储器装置100。在操作S180中，存储器装置100对第一存储体执行刷新操作。详细地，控制逻辑130可启用包括在第一存储体中的字线并且可对连接到启用的字线的存储器单元执行刷新操作。

图16是示出根据发明构思的一些实施例的存储器装置100与存储器控制器200之间的操作的流程图。

参照图16，根据一些实施例的操作方法涉及例如控制包括PE的存储器装置100中的激活操作和刷新操作的方法，并且可包括在图1的存储器装置100和存储器控制器200中按照时间序列执行的操作。以上参照图15描述的操作S100、S110、S120、S160、S170和S180可分别应用于图16的操作S100、S110、S120、S160、S170和S180，并且在此省略其重复描述。

在操作S210中，存储器控制器200控制存储器装置100的激活操作。在操作S220中，存储器控制器200将激活命令发送给存储器装置100。在操作S230中，存储器装置100响应于激活命令而激活在多个存储体BK之中的除了第一存储体之外的存储体中包括的字线。如上所述，在PE启用信号被激活的PE启用模式下，由于存储器装置100激活在除了正在被执行刷新操作的存储体之外的存储体中包括的尽可能多的字线，所以尽可能多的PE 120可同时执行计算操作，从而提高存储器装置100和存储器系统10的性能。

图17是示出根据发明构思的一些实施例的应用了存储器装置的移动系统1000的框图。

参照图17，移动系统1000可包括相机1100、显示器1200、音频处理器1300、调制解调器1400、动态随机存取存储器(DRAM)1500a和1500b、闪存装置1600a和1600b、输入/输出(I/O)装置1700a和1700b和应用处理器(AP)1800。移动系统1000可被实现为膝上型计算机、移动电话、智能电话、平板个人计算机(PC)、可穿戴装置、医疗保健装置或物联网(IoT)装置。此外，移动系统1000可被实现为服务器或者个人计算机(PC)。

相机1100可在用户的控制下拍摄静止图像或者运动图像。相机1100可被实现为包括前置相机、后置相机等的多个相机。显示器1200可以以各种形式(诸如，液晶显示器(LCD)、有机发光二极管(OLED)显示器、有源矩阵有机发光二极管(AM-OLED)显示器、等离子显示面板(PDP)等)被实现。音频处理器1300可处理包括在闪存装置1600a和1600b中存储的内容中的音频数据。例如，音频处理器1300可对音频数据执行各种类型的处理(诸如，解码、放大、噪声滤波等)。

调制解调器1400是对信号进行调制和发送以发送和/或接收有线和/或无线数据并且在接收侧对信号进行解调以恢复原始信号的装置。I/O装置1700a和1700b可包括提供数字输入和输出功能的装置(诸如，通用串行总线(USB)或存储装置、数码相机、安全数字(SD)卡、触摸屏、数字视频光盘(DVD)、网络适配器等)。

AP 1800控制移动系统1000的整体操作。详细地，AP 1800可控制显示器1200，使得存储在闪存装置1600a和1600b中的部分内容显示在显示器1200上。此外，当用户输入通过I/O装置1700a和1700b被接收时，AP 1800可执行与用户输入对应的控制操作。

AP 1800可被设置为驱动应用程序、操作系统(OS)等的片上系统(SoC)。可选地，可使用各种类型的封装来安装AP 1800和其他半导体组件(例如，DRAM 1500a、闪存1620和/或存储器控制器1610)。换句话说，可使用诸如层叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、带引线的塑料芯片载体(PLCC)、塑料双列直插式封装(PDIP)、晶片裸片封装、晶片形式的裸片、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)、晶片级处理堆叠封装(WSP)等的封装来安装AP 1800和其他半导体组件。

在AP 1800上驱动的操作系统的核可包括输入/输出(I/O)调度器和用于控制闪存装置1600a和1600b的装置驱动器。装置驱动器可参照由I/O调度器管理的同步队列的数量来控制闪存装置1600a和1600b的存取性能，或者可控制SoC中的CPU模式、动态电压频率调节(DVFS)级别等。

在一些实施例中，AP 1800可包括作为仅用于AI数据操作的电路的加速器块或加速器芯片1820。因此，DRAM 1500b还可安装在加速器块或加速器芯片1820上。加速器块或加速器芯片1820用于通过对同时加载在移动系统1000中频繁出现的多个应用的多任务操作、应用之间的切换和执行进行加速，来提高移动系统1000的性能指标。

根据一些实施例，移动系统1000可包括多个DRAM1500a和1500b。在一个实施例中，AP 1800可包括控制器1810，因此DRAM1500a可直接连接到AP 1800。AP 1800可通过遵照JEDEC标准设置的命令和MRS来控制DRAM 1500a和1500b，或者可通过设置DRAM接口协议来与DRAM 1500a和1500b进行通信，以使用公司特有的特性(诸如低电压、高速、可靠性等)和纠错码(ECC)。

与I/O装置1700a和1700b或闪存装置1600a和1600b相比，DRAM 1500a和1500b具有相对更小的延迟和带宽。DRAM 1500a和1500b可在移动系统1000通电时被初始化，并且可利用操作系统和应用数据被加载以用作操作系统和应用数据的临时存储位置，或者可用作各种类型软件代码的执行空间。

可在DRAM 1500a和1500b中执行加法、减法、乘法和除法的四个基本算术运算、向量运算、地址运算或FFT运算。此外，可在DRAM 1500a和1500b中执行用于执行推断的函数。这里，可在使用人工神经网络的深度学习算法中执行推断。深度学习算法可包括通过各种类型的数据来学习模型的训练阶段和利用学习的模型来识别数据的推断阶段。例如，用于推断的函数可包括双曲正切函数、S型函数、整流线性单元(ReLU)函数等。例如，用于推断的函数可在DRAM 1500b中被执行，并且加速器块或加速器芯片1820可基于存储在DRAM 1500b中的数据来执行AI数据操作。

根据一些实施例，移动系统1000可包括具有比DRAM1500a和1500b的容量更大的容量的多个存储装置或多个闪存装置1600a和1600b。根据一些实施例，加速器块或加速器芯片1820可通过使用闪存装置1600a和1600b来执行训练阶段和AI数据操作。根据实施例，AP1800可包括接口1830，因此闪存装置1600a和1600b可直接连接到AP 1800。例如，AP 1800可被实现为SoC，闪存装置1600a可被实现为单独的芯片，AP 1800和闪存装置1600a可被组装在一个封装件中。然而，发明构思不限于此，并且多个闪存装置1600a和1600b可通过连接而电连接到移动系统1000。

闪存装置1600a和1600b可存储通过相机1100拍摄的图片，或者可存储通过数据网络传输的数据(例如，增强现实(AR)/虚拟现实(VR)内容、高清晰度(HD)内容或超高清晰度(UHD)内容)。

DRAM 1500a可对应于以上参照图1至图16描述的存储器装置100、100A或100B，并且可包括PE 120。此外，控制器1810可对应于以上参照图1至图16描述的存储器控制器200。例如，用户可通过相机1100拍摄对象，因此，移动系统1000可对通过相机1100输入的对象图像执行图像信号处理。现在将描述与图像信号处理相关联的移动系统1000的操作。

AP 1800中的控制器1810可确定PE启用模式，并且可向DRAM 1500a提供指示确定的PE启用模式的PE启用命令。DRAM 1500a可响应于PE启用命令而激活PE启用信号，从而可进入PE启用模式(即，PIM模式)。接下来，控制器1810可向DRAM 1500a提供激活命令，DRAM1500a可响应于激活命令而激活包括在最大数量的存储体中的每个中的字线。

例如，包括在DRAM 1500a中的PE可执行与通过相机1100输入的对象图像相关联的数据操作，并且可将数据操作的结果提供给控制器1810。AP1800可基于从控制器1810接收的数据操作的结果来生成与对象图像相关联的对象识别结果，并且可将生成的对象识别结果提供给I/O装置1700a。作为另一示例，包括在DRAM 1500a中的PE可通过执行与通过相机1100输入的对象图像相关联的数据操作来生成对象识别结果，并且可将生成的对象识别结果提供给控制器1810。AP 1800可将从控制器1810接收的对象识别结果提供给I/O装置1700a。

虽然已经参照发明构思的实施例的示例具体示出并描述发明构思，但是应当理解，在不脱离权利要求的范围的情况下，可在其中做出形式和细节上的各种改变。