具体实施方式

以下结合说明书附图及具体实施例对本公开的技术方案做进一步的详细阐述。

在本公开实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。

在本公开实施例中，术语“A与B接触”包含A与B直接接触的情形，或者A、B两者之间还间插有其它部件而A间接地与B接触的情形。

在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。并且，层可以包括多个子层。

可以理解的是，本公开中的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括“在”某物“上”且其间有居间特征或层的含义。

需要说明的是，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其它实施方式。

3D NAND存储器作为一种新兴的非易失型存储器，相较于二维(2D)存储器大大提高了存储密度，这归结于其独特的三维结构。3D NAND存储器通常包括硅衬底，以及在硅衬底上由绝缘层与导电层交替层叠构成的层叠结构。其中导电层主要充当栅极层(包括字线层和选择栅极层)，绝缘层充当层间介质层将栅极层隔开。层叠结构包括核心区和台阶区，核心区为存储单元所在的区域，通过在核心区沿垂直于衬底的方向形成贯穿层叠结构的沟道柱，从而形成包含多个存储单元的存储串，提高单位衬底面积上的存储密度。

台阶区通常位于层叠结构的两端，包括多级台阶，台阶是由于层叠结构中每层导电层和每层绝缘层在平行于衬底的方向延伸不同的长度，从而在层叠结构的端部形成的阶梯结构。每级台阶可包含至少一层导电层和至少一层绝缘层。在每级台阶上形成有导电的接触插塞(Contact，CT)，与导电层电连接，以将导电层引出并连接到控制电路。

而在采用“后栅”工艺制备3D NAND存储器过程中，通常是在形成栅极层的位置先形成牺牲层，再形成贯穿层叠结构的沟道柱后再去除牺牲层，并在除去牺牲层的空隙里填充导电层。为了防止去除牺牲层时台阶区的层叠结构坍塌，在台阶区形成有贯穿台阶区层叠结构的虚拟沟道柱(Dummy Channel Hole，DCH)，以支撑层叠结构。

正常情况下，在沿垂直于衬底的方向看，接触插塞与虚拟沟道柱不能重叠。当接触插塞与虚拟沟道柱发生重叠时，存在漏电的风险，可能导致存储器失效，降低良率。

图1为根据一示例示出的一种样品的台阶区局部俯视图。参照图1所示，接触插塞21偏离了预设位置，甚至部分接触插塞21与虚拟沟道柱22发生重叠，因此，需要找到异常区域，判断接触插塞21相对于虚拟沟道柱22的位置偏差，从而更好地校正接触插塞21的形成位置。

检测接触插塞相对虚拟沟道柱的位置偏差的测试样品，包括采用聚焦离子束(Focused Ion Beam，FIB)制备用于通过透射电子显微镜进行观察的TEM样品，以及制备用于通过扫描电子显微镜进行观察的SEM样品。

在采用透射电子显微镜检测样品时，由于TEM对样品本身的要求比SEM对样品的要求高，因此，通常需采用FIB将样品减薄至非常小的厚度制成薄片，才能获取位于不同层面的接触插塞与虚拟沟道柱的图像。且TEM样品较小，检测的区域很有限，有时为了获取某个结构区域完整的图像甚至需要将几个样品拼接在一起，制样难度大，制样的成功率也较低，耗时长。因此，TEM样品的制样成本较高。

图2a至图2d示出了根据一示例性实施例采用FIB制备SEM样品的方法示意图，该方法包括以下步骤：

步骤一：参照图2a所示，沿垂直于多级台阶所在斜面的方向，朝向台阶减薄样品至靠近台阶的位置，并保留每个接触插塞21的一部分，形成第一样品。

图2b示出了第一样品的表面形貌图，参照图2b所示的形貌图可知，虽然接触插塞21的形貌清晰，但由于台阶表面覆盖有部分介质层，SEM获取的检测图像中，虚拟沟道柱22的轮廓十分模糊，无法准确量测其位置。

步骤二：参照图2c所示，对步骤一中形成的第一样品进一步处理，采用聚焦离子束沿垂直于台阶表面的方向，朝向台阶表面向下刻蚀(如图2c中箭头所示方向)，以除去覆盖在台阶上的介质层，形成第二样品。

图2d示出了第二样品的表面形貌图，参照图2d所示的形貌图可知，由于覆盖在台阶表面的介质层被去除，在SEM检测图像中虚拟沟道柱22的轮廓比较清晰，但是若将台阶上的介质层完全去除显露出虚拟沟道柱时，则接触插塞21也会被刻蚀而无法保证接触插塞21的完整性；或者，在保证接触插塞21完整性的前提下，无法将台阶上的介质层去除干净，进而无法保证大面积的虚拟沟道柱22的轮廓清晰。

图3示出了另一种样品处理方法得到的样品实物结构图，该方法是将样品直接泡酸处理，通过将样品浸泡在与介质层反应的酸液中除去介质层，暴露出接触插塞21和虚拟沟道柱22。由于覆盖在台阶表面的介质层较厚，泡酸处理需要较长的时间。并且，接触插塞21高度较高，失去了介质层的支撑容易倒塌。参照图3所示的实物图可知，许多接触插塞21发生了倾斜或倒塌，导致无法检测其位置，进而也无法判断接触插塞21相对于虚拟沟道柱22的位置偏差。

图4是根据本公开实施例示出的一种测试样品的制备方法的流程图。参照图4所示，所述方法包括以下步骤：

S100：提供包括失效区域的待处理结构；其中，待处理结构包括：多级台阶，覆盖台阶的介质层、位于台阶表面上方且设置于介质层中的接触插塞、以及贯穿台阶的虚拟沟道柱。

S110：沿相交于多级台阶所在斜面的预设方向，朝向台阶减薄待处理结构，以形成预处理样品；其中，预处理样品包括所述失效区域；沿预设方向，预处理样品表面残留的接触插塞的厚度大于或等于第一预设厚度。

S120：去除预处理样品表面残留的介质层，以显露虚拟沟道柱，形成测试样品。

待处理结构可包括具有半导体器件的结构。例如，待处理结构可包括：具有三维NAND存储器的结构等。待处理结构还可包括：三维NAND存储器的局部结构等。

示例性地，参照图5所示，待处理结构100包括多级台阶，台阶上方覆盖有介质层13。接触插塞11位于介质层13中，并与每级台阶的上表面接触。虚拟沟道柱12贯穿台阶结构。

需要强调的是，在虚拟沟道柱12的延伸方向上，虚拟沟道柱12与接触插塞11不重叠，虚拟沟道柱12的顶部与接触插塞11的底部位于每级台阶的上表面。

通常，失效区域位于待处理结构的内部。示例性地，可对待处理结构进行电学失效分析，确定出待处理结构中失效区域的大致位置，如此，在S110中根据该大致位置确定出待处理结构需要进行减薄的区域。

示例性地，失效区域可包括：在平行于台阶上表面的平面内，接触插塞11与虚拟沟道柱12发生重叠的部位。

示例性地，多级台阶所在斜面包括：各级台阶的顶点所在的平面，或者，各级台阶的顶点所在的拟合平面。

在一些实施例中，预设方向可以相交于多级台阶所在斜面，在实际应用中，参照图6所示，多级台阶所在斜面SS＇与衬底上表面之间的夹角为α，步骤S110中的预设方向与多级台阶所在斜面SS＇的之间的夹角为θ，可以设定θ大于α且小于α+90°，即预设方向位于垂直于衬底上表面的方向和平行于衬底上表面的方向之间。

在一些实施例中，在沿预设方向朝向台阶减薄待处理结构的过程中，可以根据待处理结构被减薄的状态，调整预设方向与多级台阶所在斜面之间的夹角，来控制减薄方向，以实现在减薄台阶上方的介质层和接触插塞的过程中，在保证接触插塞底部完整的前提下，尽可能减少台阶上方的介质层的厚度，从而提高减薄质量。

示例性地，S110可包括：沿垂直于多级台阶所在斜面的预设方向，朝向台阶用聚焦离子束对待处理结构进行减薄，将台阶上方的结构削减掉一定的厚度(例如减薄至图5中虚线处)形成预处理样品。

在一些实施例中，对待处理结构进行减薄的预设方向也可以是与多级台阶所在斜面不垂直的方向。

在减薄过程中，每个接触插塞11及介质层13会被同时削减掉一部分。因此，形成的预处理样品依然在每级台阶上保留有一定厚度的接触插塞11和一定厚度的介质层13。由于此时覆盖在台阶上的介质层较薄，透过介质层能观察到虚拟沟道柱12顶面的轮廓。

示例性地，第一预设厚度可包括：沿接触插塞延伸的方向，接触插塞厚度的最小值大于零。

在形成的预处理样品中，台阶表面残留的覆盖虚拟沟道柱的介质层厚度小于或等于第二预设厚度。第二预设厚度可包括：沿接触插塞延伸的方向，位于虚拟沟道柱顶面上方的介质层的厚度大于零，且此时能透过介质层观察到虚拟沟道柱顶面的轮廓。第一预设厚度与第二预设厚度可通过设置减薄的终点位置来设置，即可通过控制对待处理结构进行减薄结束时得到减薄平面与多级台阶所在斜面之间的距离，来控制第一预设厚度与第二预设厚度。

需要指出的是，当观察到虚拟沟道柱12顶面的轮廓较清晰时，认为减薄结束，即减薄到达了终点位置。

示例性地，S120可包括：采用只与介质层13反应的刻蚀液除去预处理样品中台阶上剩余的介质层13，以显露出虚拟沟道柱12的顶部，得到测试样品。此时，在每级台阶的上表面可同时显露接触插塞11和虚拟沟道柱12，从而在测试样品的检测图像中，能够清晰地显示接触插塞11和虚拟沟道柱12的位置轮廓，以便准确获取接触插塞11和虚拟沟道柱12的位置信息。

本公开实施例中，通过先沿相交于多级台阶所在的斜面的方向，将待处理结构减薄至预设厚度，以除去台阶表面上的接触插塞与介质层的一部分，得到预处理样品，再除去预处理样品台阶上残留的介质层，以显露虚拟沟道柱，从而得到接触插塞11和虚拟沟道柱12同时暴露于台阶的表面的测试样品。如此，在对测试样品进行检测获取检测图像时，能够清晰地显示接触插塞11和虚拟沟道柱12的检测图像，以便准确获取接触插塞11和虚拟沟道柱12的位置信息。

根据本公开实施例的方法制备的测试样品，可直接用于SEM检测，可替代TEM检测，相较于制备要求复杂的TEM样品，可大大节省制样时间和制样成本。并且，本公开实施例中制备测试样品的方法可大面积制样，因此能够在一个样品中获得更大的检测面积，减少制样数量。并且，根据本公开实施例制备的测试样品，由于采用SEM替代TEM检测，可降低检测设备的使用成本，有利于进一步降低失效分析的成本。

在一些实施例中，上述步骤S110中，沿相交于多级台阶所在斜面的预设方向，朝向台阶减薄待处理结构，包括：

在第一电流下，采用聚焦离子束工艺，沿预设方向，朝向台阶对待处理结构进行第一减薄处理；

当对待处理结构进行第一减薄处理至第一预设时长后，在第二预设电流下，采用聚焦离子束工艺，沿预设方向，朝向台阶对待处理结构进行第二减薄处理；

其中，所述第一预设电流大于所述第二预设电流。

示例性地，参照图7所示，沿垂直于多级台阶所在斜面的预设方向(如图7中箭头所示的方向)，先采用电流较大的聚焦离子束进行第一减薄处理，经过第一预设时长减薄至靠近台阶的位置(如图7中虚线A-A＇所示位置)。由于减薄前待处理结构的表面至A-A＇处较远，台阶上的介质层13和接触插塞11较厚，采用较大电流的聚焦离子束进行减薄可加快减薄速率，提高制样效率。

当将待处理结构减薄至靠近台阶的A-A＇后，可沿第一减薄处理的方向，采用较小电流的聚焦离子束进行第二减薄处理。第二减薄处理后的位置相对于第一减薄处理更进一步地接近台阶(如图7中虚线B-B＇所示位置)。参照图8所示，经过第二减薄处理后的待处理结构中每级台阶上的接触插塞仍保留一部分，至少保留完整的底部。

第二减薄处理采用较小电流的聚焦离子束，减小减薄的速率，可以提高减薄的精度，防止减薄速度过快导致过切而将台阶上剩余接触插塞11完全去除或无法确保剩余接触插塞的完整性，从而导致不能检测接触插塞的位置信息，进而无法量测接触插塞相对于虚拟沟道柱的偏差。

在一些实施例中，步骤S110中，沿相交于多级台阶所在斜面的预设方向，朝向台阶减薄待处理结构，还包括：

检测待处理结构，获得第一检测图像；

当第一检测图像中未显露虚拟沟道柱12的顶面时，继续对待处理结构进行第二减薄处理；

当第一检测图像中显露虚拟沟道柱12的顶面时，停止对待处理结构进行第二减薄处理。

需要说明的是，介质层13包括硅氧化物，在厚度较薄时具有透明性，且厚度越小，透明度越高。在第二减薄处理的过程中，当台阶上的介质层被减薄至小于一定厚度时，第一检测图像中的虚拟沟道柱12的顶面就会显现出来，且介质层13越薄，第一检测图像中的虚拟沟道柱12的顶面越清晰。

示例性地，所述检测待处理结构，获得第一检测图像，可包括：通过聚焦离子束显微镜检测待处理结构，以获取待处理结构被减薄的表面的第一检测图像。

当图像中未出现虚拟沟道柱12的顶面时，说明介质层13的剩余厚度还较大，还可以进行进一步减薄。需要强调的是，在第二减薄处理过程中，要时刻观察接触插塞11，不能将每个接触插塞11完全切掉，至少完整保留接触插塞11的底部。

当第一检测图像中显现出虚拟沟道柱12的顶面时，在保证每个接触插塞11的底部完整的前提下，可尽量使第一图像中虚拟沟道柱12的顶面轮廓清晰，这样有利于后续步骤中更快地除去台阶上的介质层13。

在一些实施例中，第一减薄处理的处理条件包括：聚焦离子束工艺的第一电压范围为5千伏至30千伏，第一电流的范围为1纳安至60纳安；

第二减薄处理的处理条件包括：聚焦离子束工艺的第二电压范围为5千伏至30千伏，第二电流的范围为0.1纳安至15纳安。

本公开实施例中，通过设置第一电流大于第二电流，提高第一减薄处理的速率，从而提高减薄效率。较小的第二电流降低第二减薄处理的速率，使第二减薄处理具有更高的精确度，同时也有利于观察第一检测图像中各结构形貌的变化。

在一些实施例中，步骤S120中，去除预处理样品表面残留的介质层13，以显露虚拟沟道柱12，形成测试样品，包括：

采用刻蚀液浸泡所述预处理样品至少1次，以显露虚拟沟道柱12的顶面，形成测试样品。

参照图8所示，经过步骤S110之后，得到的预处理样品的台阶上仍然覆盖有一定厚度的介质层13，第一检测图像中检测到的虚拟沟道柱12的顶面轮廓清晰度较低，不能满足自动检测系统对虚拟沟道柱12位置的量测的要求，需去除台阶上剩余的介质层13。

示例性地，可采用与介质层13反应的刻蚀液对预处理样品进行处理，例如，可利用刻蚀液对预处理样品进行浸泡处理一定的时间，并且刻蚀液与接触插塞11之间的化学反应为惰性反应，或者，刻蚀液与接触插塞11之间的反应速率小于刻蚀液与介质层13之间的反应速率。如此，可在去除台阶上的剩余介质层的同时，保留接触插塞11的完整性。

图9示出了去除与处理结构表面残留的介质层后得到的测试样品的结构示意图，参照图9所示，测试样品的每级台阶的表面上，同时显露出了接触插塞11与虚拟沟道柱12。

在一些实施例中，上述采用刻蚀液浸泡所述预处理样品至少1次，以显露所述虚拟沟道柱的顶面，形成所述测试样品，包括：

采用刻蚀液第n次浸泡预处理样品至第二预设时长，以使刻蚀液与预设处理样品发生化学反应并生成液态产物和/或气态产物；其中，n为大于或等于1的自然数；

分离经过第n次浸泡的预处理样品和刻蚀液，并去除附着在预处理样品表面的刻蚀液；

检测经过第n次浸泡的预处理样品，获得第二检测图像；

当第二检测图像中未显露虚拟沟道柱12的顶面时，采用刻蚀液第(n+1)次浸泡经过所述第n次浸泡后的预处理样品至第二预设时长；

当第二检测图像中显露虚拟沟道柱12的顶面时，确定形成了测试样品。

示例性地，刻蚀液不与接触插塞11及台阶表面反应，能与介质层13发生化学反应生成液态产物和/或气态产物。

示例性地，可分多次对预处理样品进行浸泡处理，每次浸泡处理保持相同的时长，每次浸泡处理完后进行检测，以判断台阶表面是否露出虚拟沟道柱12的顶面。当第二检测图像中显露虚拟沟道柱12完整的顶面时，说明台阶上的介质层被去除干净，即可确定形成测试样品。

需要说明的是，每次对预处理样品进行浸泡处理还包括：对浸泡处理后的预处理样品进行水洗和干燥。可先对预处理样品进行冲水以去除附着在预处理样品表面的刻蚀液，再对预处理样品进行喷气以去除预处理样品表面的水分。

采用的刻蚀液与介质层反应生成液态产物和/或气态产物，使得产物容易分离排出，避免生成固态产物附着在样品表面影响检测。

本公开实施例中，通过分多次对预处理样品进行浸泡处理，一方面可以准确把握台阶表面显露出虚拟沟道柱的时机，有利于减少介质层被去除完全后样品被继续浸泡的时间浪费。另一方面，当虚拟沟道柱的组成材料包括与介质层相同的材料或者虚拟沟道柱的材料也能与刻蚀液反应时，通过分多次浸泡处理并控制每次浸泡处理时间，有利于防止虚拟沟道柱的顶面被刻蚀，影响后续图像检测。

在一些实施例中，第二预设时长的范围为：5s至15s。

示例性地，可根据刻蚀液与介质层的反应速率，来设定第二预设时长。当刻蚀液与介质层的反应速率较快时，可将第二预设时长设置为较小的值，例如5s。当刻蚀液与介质层的反应速率较慢时，可将第二预设时长设置为较大的值，例如15s。

在一些实施例中，刻蚀液包括：氢氟酸(HF)或缓冲氧化物刻蚀液(Buffered OxideEtch，BOE)。

示例性地，介质层13的组成材料包括硅氧化物，采用氢氟酸或缓冲氧化物刻蚀液，能与介质层发生化学反应生成的产物为气态和液态，容易与样品分离。

在一些实施例中，待处理结构包括相对设置的两个侧壁，接触插塞位于两个侧壁之间的介质层内，所述方法还包括：

对至少一个侧壁进行减薄处理，直至显露多级台阶的侧面；

定位包括失效区域的目标范围；

所述沿相交于多级台阶所在斜面的预设方向，朝向台阶减薄待处理结构，以形成具有预设厚度的预处理样品，包括：

沿相交于多级台阶所在斜面的预设方向，朝向台阶减薄所述目标范围，以形成预处理样品。

示例性地，参照图10所示，待处理结构周围被较厚的介质层13包围，待处理结构包括相对设置的两个侧壁13a和13b，接触插塞11位于两个侧壁13a和13b之间的介质层13内。需要说明的是，多级台阶的侧面与待处理结构两个侧壁13a和13b平行，通过多级台阶的侧面可观察到多级台阶上升或下降的方向。由于待处理结构侧壁上覆盖有较厚的介质层，侧壁上并未显露出台阶结构的侧面。通过对其中至少一个侧壁进行减薄，例如减薄侧壁13a和/或侧壁13b，减薄至显露出多级台阶的侧面，并进一步根据台阶的侧面结构及台阶上接触插塞的数量找到失效区域所在的目标范围。

确定失效区域所在的目标范围后，可采用上述图7至图9示意的方法对待处理结构中的目标范围进行处理，以获取包括目标范围的测试样品。如此，可以避免大范围的对待处理结构进行处理，节约测试样品的制备时间。

本公开实施例还提供一种测试样品，所述测试样品采用上述任一项实施例的方法制备而成。

示例性地，参照图9所示，测试样品包括：多级台阶，位于台阶上表面上方的接触插塞11以及贯穿台阶的虚拟沟道柱12；其中，虚拟沟道柱12的顶面显露在台阶上表面。

在一些实施例中，虚拟沟道柱12的顶面也可以凸出台阶上表面，位于台阶上表面的介质层13中。示例性地，虚拟沟道柱12的组成材料可与介质层13相同，在减薄去除介质层13的过程中，位于被去除的介质层中的虚拟沟道柱12的部分也会被去除。

需要说明的是，由于制样过程中是沿着与多级台阶所在的斜面成一定夹角的预设方向减薄样品，因此测试样品中接触插塞11的顶面与台阶上表面不是平行的，但在平面的检测图像内，不会影响对接触插塞11位置的观察和检测。

下面结合图11a至图11c说明根据本公开实施例提供的测试样品，自动量测接触插塞相对于虚拟沟道柱的位置偏差的方法，该方法可由自动量测系统执行。

图11示出了一种测试样品表面局部示意图，参照图11a所示，测试样品包括：第一虚拟沟道柱31、第二虚拟沟道柱32以及接触插塞30。每个接触插塞30周围具有两个第一虚拟沟道柱31和第二虚拟沟道柱32，且呈中心对称分布。

步骤一：获取测试样品的表面的电子扫描图片(如图11a所示的示意图)。

示例性地，电子扫描图片在20kV电压及0.2nA电流的电子束扫描下通过拍照系统获取。

步骤二：自动量测系统基于步骤一中获取的电子扫描图片，获取第一虚拟沟道柱31、第二虚拟沟道柱32及接触插塞30的轮廓和中心。

参照图11b所示(图11b为截取图11a中区域R的部分)，接触插塞30的中心为o，第一虚拟沟道柱31、第二虚拟沟道柱32的中心分别为为o₁、o₂。

步骤三：以接触插塞30的中心o为原点，在电子扫描图片所在平面内建立如图11b所示的xoy坐标系。确定接触插塞30的中心o到第一虚拟沟道柱31的中心o₁的连线构成的向量oo₁在x轴上的分向量ox₁，以及接触插塞30的中心o到第二虚拟沟道柱32的中心o₂的连线构成的向量oo₂在y轴上的分向量oy₁。

步骤四：参照图11c所示，图11c为接触插塞30的理论设计位置，同样以接触插塞30的理论设计位置中心为原点o'，建立x'o'y'坐标系。确定接触插塞30理论设计中心o'到第一虚拟沟道柱31中心o₁的连线构成的向量o'o₁在x'轴上的分向量o'x₀，以及接触插塞30理论设计中心o'到第二虚拟沟道柱32中心o₂的连线构成的向量o'o₂在y'轴上的分向量o'y₀。

步骤五：将分向量ox₁与分向量o'x₀比较，得出接触插塞30的实际位置中心o相对于第一虚拟沟道柱31的中心o₁在x方向的偏差量；将分向量oy₁与分向量o'y₀比较，得出接触插塞30的实际位置中心o相对于第二虚拟沟道柱32的中心o₂在y方向的偏差量。

示例性地，可根据接触插塞30的实际位置中心相对于第一虚拟沟道柱31及第二虚拟沟道柱32的中心的偏差，校正形成接触插塞30的掩膜位置，从而调整接触插塞30的形成位置。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。