具体实施方式

如图3展示了一种双端口NVMe控制器。例如，两个主机与存储设备连接，两个主机均向存储设备发送NVMe命令或者两个主机中的一个主机向存储设备发送NVMe命令的场景时，可应用图3所示的NVMe控制器执行对主机发送的NVMe命令进行处理。

如图3所示，NVMe控制器包括第一主机接口、第二主机接口、第一主机命令处理支路、第二主机命令处理支路和共享存储器。除此之外，NVMe控制器还包含有存储命令处理单元和介质接口控制器。其中，第一主机接口连接第一主机，用于接收第一主机发送的第一NVMe命令，第二主机接口连接第二主机，用于接收第二主机发送的第二NVMe命令。第一主机命令处理支路用于处理从第一主机接口接收的第一NVMe命令；第二主机命令处理支路用于处理从第二主机接口接收的第二NVMe命令；共享存储器用于存储第一NVMe命令和第二NVMe命令。为了清楚的目的，将第一主机命令处理支路和第二主机命令处理支路合称为主机命令处理单元。

在一个实施例中，第一主机接口、第一主机命令处理支路为专用于第一主机的硬件；第二主机接口、第二主机命令处理支路为专用于第二主机的硬件。共享存储器是用于存储NVMe命令或者与NVMe命令相关的信息或命令的器件。作为举例，为了节约硬件资源，在存储设备中可以设置一个共享存储器，第一主机命令处理支路和第二主机命令处理支路可共用该存储器件。

在另一个实施例中，为了避免第一主机命令处理支路和第二主机命令处理支路抢占共享存储器资源，在本申请所提供的NVMe控制器中可以采用两个共享存储器，例如为第一主机接口、第一主机命令处理支路分配第一共享存储器，为第二主机接口、第二主机命令处理支路分配第二共享存储器；使得第一共享存储器专用于存储第一主机发送的第一NVMe命令相关信息，第二共享存储器专用于存储第二主机发送的第二NVMe命令相关信息。

在通常的应用场景中，双端口NVMe控制器服务于两个主机，即如图3所示的第一主机和第二主机。在另一些应用场景中，双端口NVMe控制器也可能服务于单个主机，例如，两个主机中一个主机与存储设备断开连接，或者不向存储设备发送NVMe命令，即主机与存储设备之间没有信息交互。例如图3所示的双端口NVMe控制器仅服务于第一主机，此时双端口NVMe控制器会产生第二主机关闭的通知。

作为举例，可以通过检测第二主机对应的PCIe接口信号以识别出第二主机与存储设备之间没有信息交互，进而产生第二主机关闭的通知。双端口NVMe控制器内部的关闭控制单元(图中未示出，关闭控制单元可以由CPU或者是独立于CPU的硬件实现)响应于上述第二主机关闭的通知，关闭第二主机的专用硬件，第二主机的专用硬件包括第二主机接口、第二主机命令处理支路；或者包括第二主机接口、第二主机命令处理支路和第二共享存储器。在一个实施例中，关闭控制单元还可以响应于第一主机接口关闭的通知，将第一共享存储器中存储的第一NVMe命令相关信息所占用的存储空间释放，或者响应于第二主机接口关闭的通知将第二共享存储器中第二NVMe命令相关信息所占用的存储空间释放。

在又一个实施例中，关闭控制单元还可以响应于第一主机接口关闭的通知将共享存储器中第一NVMe命令所占用的存储空间释放，或者响应于第二主机接口关闭的通知将共享存储器中第二NVMe命令所占用的存储空间释放。

主机向存储设备发送IO命令时，可以基于NVMe协议发送，而基于NVMe协议所发送IO命令通常也可称为NVMe命令，例如，NVMe命令包括读命令或写命令，对于写命令，其用于指示从主机到存储设备的数据搬移，而将数据从主机搬移到存储设备又包括两个步骤：通过DMA传输电路将数据从主机内存搬移至DRAM，以及通过后端模块(图1B中所示的介质接口控制器1044)将数据从DRAM搬移至NVM。

作为举例，图4展示了一种双端口NVMe控制器处理写命令的工作示意图。

如图4所示，第一主机命令处理支路包括第一SGL/PRP单元、第一写入发起电路和第一DMA传输电路。第二主机命令处理支路包括第二SGL/PRP单元、第二写入发起电路和第二DMA传输电路。作为举例，第一主机命令处理支路的结构与第二主机命令处理支路的结构类似，以及第一主机命令处理支路处理第一NVMe处理过程与第二主机命令处理支路处理第二NVMe处理过程类似。基于此，下面主要对第一主机命令处理支路结构、其各部件的功能以及其处理第一NVMe(写命令)的过程进行说明，而对第二主机命令处理支路结构、其各部件的功能以及其处理第二NVMe(写命令)的过程则简要进行介绍。需要注意的是，下文中涉及的第一NVMe命令/第一写命令/第一读命令、第二NVMe命令/第二写命令/第二读命令是用于标识NVMe命令/写命令/读命令所对应的主机，第一、第二并不是指NVMe命令的数量。同理，第一DMA命令、第二DMA命令是用于标识DMA命令对应的主机处理支路，第一、第二并不是指DMA命令的数量。

如图4所示，第一SGL/PRP单元响应于接收的第一NVMe命令，获取与第一NVMe命令对应的SGL或PRP，根据所述SGL或PRP来生成一个或多个第一DMA命令，将一个或多个第一DMA命令存储在共享存储器中。

作为举例，第一SGL/PRP单元可以利用CPU实现，也可以利用独立于CPU之外的硬件电路实现。关于如何根据NVMe命令提取SGL和PRP，以及根据SGL和PRP生成DMA命令，可以采用现有技术中的已有技术手段，故而在此仅简要进行说明。

NVMe命令中包含有PRP域或SGL域，其可以是SGL或PRP本身，指向要访问的主机内存地址空间，也可以是指针，指向SGL或PRP链表。基于此，在一个实施例中，NVMe命令携带了SGL或PRP，第一SGL和/或PRP单元响应于接收到该NVMe命令，可以直接获取SGL或PRP。在另一个实施例中，NVMe命令携带了SGL或PRP指针，第一SGL和/或PRP单元响应于接收到该NVMe命令，存储设备根据上述SGL或PRP指针，访问主机，从主机获取SGL或PRP。

在一个应用场景中，第一SGL/PRP单元可以包括SGL单元和PRP单元，通过SGL单元处理SGL相关的NVMe命令，通过PRP单元处理PRP相关的NVMe命令，即第一SGL/PRP单元既可以处理SGL相关的NVMe命令，也可以处理PRP相关的NVMe命令。在另一个应用场景中，第一SGL/PRP单元可以包括SGL单元或PRP单元，即第一SGL/PRP单元可以处理SGL相关的NVMe命令，或者处理PRP相关的NVMe命令。本申请对第一SGL/PRP单元的结构不做限制。

如图4所示，第一主机通过第一主机接口向存储设备传输第一写命令，第一主机接口将第一写命令传输到共享存储器进行存储，该过程表示为过程(1)。CPU或者独立于CPU的硬件电路从共享存储器中获取提取第一写命令中的PRP/SGL字段，将第一写命令提供给第一SGL/PRP单元，该过程表示为过程(2)。若第一写命令携带了SGL，则第一SGL/PRP单元将SGL缓存在第一SGL/PRP缓存单元，若第一写命令携带了SGL指针，则通过第一主机接口从第一主机中获取SGL并且缓存到第一SGL/PRP缓存单元中，该过程表示为过程(3)；接着，第一SGL/PRP单元根据SGL生成一个或多个第一DMA命令，将一个或多个第一DMA命令存储在共享存储器中，该过程表示为过程(4)。

DMA命令生成完成后，第一SGL/PRP单元通知第一写入发起电路，该过程表示为过程(5)，将用于指示DMA命令在共享存储器中位置的第一DMA命令索引，例如DMA命令指针，传递给第一写入发起电路。第一DMA传输电路接收上述第一DMA命令索引，并且根据上述第一DMA命令索引，从共享存储器中取出一个或多个第一DMA命令，该过程表示为过程(7-1)，第一DMA传输电路执行数据搬移操作，从第一主机向存储设备内存传输数据，该过程表示为过程(7-2)。

当一个第一DMA命令所指示的数据搬移结束时，生成数据搬移结束的通知，该过程表示为过程(8)。在过程(5)中，第一写入发起电路除了获得了第一DMA命令索引，还获得了第一写命令ID。因此，在某个第一DMA命令被处理完成后，向第一写入发起电路反馈相应的信息(例如，还包含了某个第一DMA命令所属的第一写命令ID)，第一写入发起电路由此便可以识别出是哪个第一写命令对应的第一DMA命令。例如，若某个第一写命令包含3个第一DMA命令，记为1#，2#和3#。当1#，2#和3#全部被处理完成时，第一写入发起电路均会得到相应的通知。第一写入控制电路根据该第一写命令ID即可判断该第一写命令对应的3个第一DMA命令全部被处理完成，生成该第一写命令执行完成的通知，该过程表示为过程(9)。根据NVMe协议，该通知可以通过操作CQ队列实现。在通知第一主机的同时，共享存储器可以释放第一写命令以及该第一写命令对应的第一DMA命令(如1#，2#和3#)在共享存储器中的空间。

图4所示的实施例中，在某个第一DMA命令存储完成后，第一写入发起电路能够获知该第一DMA命令存储完成，此时由第一SGL/PRP单元通知第一写入发起电路有新的第一DMA命令写入了共享存储器中。在其他实施例中，也可以通过检测共享存储器是否存在待处理的第一DMA命令，由其他电路通知第一写入发起电路。另外，第一SGL/PRP缓存单元用于缓存SGL或PRP，在一些实施例中，根据SGL/PRP单元的处理速度，第一SGL/PRP缓存单元也可以考虑省略。另外，第一SGL/PRP单元、第一写入发起电路、第一DMA传输电路均由独立于CPU的硬件电路实现，可以降低CPU的开销。

关于第二主机、第二主机接口对应的第二主机命令处理支路，包含的第二SGL/PRP单元、第二写入发起电路和第二DMA传输电路，其结构和处理过程与上述第一主机命令处理支路类似，故而不再重复叙述。需要注意的是，第二主机命令处理支路是与第一主机命令处理支路相互独立的，也就是说，第一主机命令处理支路专用于处理来自于第一主机的第一写命令，第二主机命令处理支路专用于处理第二主机发送的第二写命令，第一主机命令处理支路不会处理第二写命令，第二主机命令处理支路不会处理第一写命令。

另外，第一主机命令处理支路和第二主机命令处理支路共用了一个CPU和后端模块，该CPU连接第一DMA传输电路和第二DMA传输电路，用于当第一DMA传输电路将第一写命令对应的第一DMA命令所指示的数据搬移至DRAM后，控制后端模块将数据写入NVM；或者，当第二DMA传输电路将第二写命令对应的第二DMA命令所指示的数据搬移至DRAM后，控制后端模块将数据写入NVM。上述共用CPU和后端模块的设计能够节省硬件资源。而且，对于第一写命令和第二写命令，由于CPU在调度和处理对应的存储命令时可以按照固定的数据粒度(例如4KB)来进行，因此CPU并不需要关心所处理的数据属于哪个主机的写命令，例如即使某个来自于第一主机的第一写命令很大，由于CPU并不会处理完第一写命令所对应的第一DMA命令之后，再来处理第二写命令对应的第二DMA命令，而是，例如随机地按照固定的数据粒度从共享存储器中获取DMA命令来处理，因此，来自于第二主机的第二写命令不会被长时间阻塞，从而降低了处理NVMe命令的延迟。

再者，第一DMA传输电路、第二DMA传输电路通过总线(例如图1D所示的总线)与DRAM耦合。当第一主机接口关闭时，上文提到的关闭控制单元还用于判断第一DMA传输电路是否在进行数据传输，若有数据传输，则控制总线进行重启或放弃当前数据传输。同理，当第二主机接口关闭时，上述关闭控制单元还用于判断第二DMA传输电路是否在进行数据传输，若有数据传输，控制总线进行重启或放弃当前数据传输。

以上介绍了双端口NVMe控制器处理写命令的电路和原理，下面将介绍双端口NVMe控制器处理读命令的电路和原理。其中，读命令用于指示从存储设备到主机的数据搬移，从存储设备到主机的数据搬移也包括两个步骤：通过后端模块将数据从NVM读出到DRAM，通过DMA传输电路将数据从存储设备内存搬移至主机内存。

图5展示了一种双端口NVMe控制器处理读命令的工作示意图，图5中的第一主机命令处理支路包括第一主机接口、第一SGL/PRP单元和第一DMA传输电路，第二主机命令处理支路包括第二主机接口、第二SGL/PRP单元和第二DMA传输电路。上述电路的结构与图4所展示的类似，故而不再详细介绍。作为举例，基于读命令的特点，第一主机命令处理支路和第二主机命令处理支路可共用了一个读取控制电路。下面以第一主机命令处理支路处理第一主机发送的读命令的过程进行说明。

如图5所示，第一主机通过第一主机接口向存储设备传输第一读命令，主机接口将第一读命令传输到共享存储器进行存储，该过程表示为过程(1)。提取读命令中的PRP/SGL字段，将读命令提供给第一SGL/PRP单元，该过程表示为过程(2)。若第一读命令携带了SGL，则将SGL缓存在第一SGL/PRP缓存单元，若第一读命令携带了SGL指针，则通过主机接口从第一主机中获取SGL并且缓存到第一SGL/PRP缓存单元中，该过程表示为过程(3)；接着，根据SGL生成一个或多个第一DMA命令，将第一DMA命令存储在共享存储器中，该过程表示为过程(4)。第一DMA命令生成完成后，第一SGL/PRP单元通知读取发起电路，该过程表示为过程(5)，将用于指示第一DMA命令在共享存储器中位置的第一DMA命令索引，例如DMA命令指针，传递给读取发起电路。

读取发起电路接收上述第一DMA命令索引。同时，读取发起电路访问后端模块，请求后端模块将第一DMA命令所指示的数据从NVM读出到存储设备内存(DRAM)中，该过程表示为过程(6)。读取发起电路等待后端模块将第一DMA命令所指示的数据读出到存储设备内存(DRAM)中，当某一个或多个第一DMA命令所指示的数据读出到DRAM中时，读取发起电路能够获知该信息，例如，可以是由后端模块通知读取发起电路，也可以由读取发起电路根据存储设备内存的状态获知，该过程表示为过程(7)。读取发起电路响应于某一个或多个第一DMA命令所指示的数据读出到DRAM中，即可将上述第一DMA命令索引提供给第一DMA传输电路，该过程表示为过程(8)。第一DMA传输电路根据第一DMA命令索引，从共享存储器中取出对应的一个或多个第一DMA命令，该过程表示为过程(9)，同时第一DMA传输电路执行数据搬移操作，从DRAM向第一主机内存搬移数据，该过程表示为过程(10)。

当一个DMA命令所指示的数据搬移结束时，生成数据搬移结束的通知，该过程表示为过程(11)。在过程(5)中，读取发起电路除了获得第一DMA命令索引，还获得了第一读命令ID，用于标识读命令。在一个实施例中，在某个第一DMA命令被处理完成后，向读取发起电路反馈相应的信息(例如，还包含了某个第一DMA命令所属的读命令ID)，读取发起电路由此便可以识别出是哪个第一读命令对应的第一DMA命令。当判断某个第一读命令对应的第一DMA命令全部被处理完成时，生成该第一读命令执行完成的通知，以通知第一主机，该过程表示为过程(12)。在通知第一主机的同时，共享存储器可以释放第一读命令以及该第一读命令对应的第一DMA命令在共享存储器中的空间。

图5所示的实施例中，在DMA命令存储完成后，读取发起电路能够获知某个DMA命令存储完成，此时由第一SGL/PRP单元通知读取发起电路有新的DMA命令写入了共享存储器中。在其他实施例中，也可以通过检测共享存储器中的数据存储状态的方式，由其他电路通知读取发起电路。

同理，第二SGL/PRP单元在根据来自于第二主机接口的第二读命令生成第二DMA命令并且存储于共享存储器后，也会通知读取发起电路,将第二DMA命令索引提供给读取发起电路，该过程表示为过程(5’)。读取发起电路接收上述第二DMA命令索引。同时，读取发起电路访问后端模块，请求后端模块将第二DMA命令所指示的数据从NVM读出到存储设备内存(DRAM)中，该过程表示为过程(6’)。读取发起电路等待后端模块将第二DMA命令所指示的数据读出到存储设备内存(DRAM)中，当某一个或多个第二DMA命令所指示的数据读出到DRAM中时，读取发起电路能够获知该信息，该过程表示为过程(7’)。读取发起电路响应于某一个或多个第二DMA命令所指示的数据读出到DRAM中，将上述第二DMA命令索引提供给第二DMA传输电路，该过程表示为过程(8’)。第二DMA传输电路根据第二DMA命令索引，从共享存储器中取出对应的一个或多个第二DMA命令，该过程表示为过程(9’)，同时第二DMA传输电路执行数据搬移操作，从存储设备内存向第二主机内存搬移数据，该过程表示为过程(10’)。

当一个第二DMA命令所指示的数据搬移结束时，生成数据搬移结束的通知，该过程表示为过程(11’)。读取控制电路判断出第二读命令对应的DMA命令全部被处理完成时，生成该第二读命令执行完成的通知，以通知第二主机，该过程表示为过程(12’)。在通知第二主机的同时，共享存储器可以释放第二读命令以及第二读命令对应的第二DMA命令在共享存储器中的空间。

图5所示实施例的第一主机命令处理支路和第二主机命令处理支路共用一个读取发起电路。该读取发起电路可以由独立于CPU的硬件实现，也可以由CPU实现。优选地，采用CPU来实现该读取发起电路。

作为举例，第一主机命令处理支路和第二主机命令处理支路也可以不共用一个读取发起电路，例如，第一主机命令处理支路包含第一读取发起电路，第二主机命令处理支路包含第二读取发起电路。

图6展示了第一主机命令处理支路和第二主机命令处理支路分别使用第一读取发起电路和第二读取发起电路的电路原理图。如图6所示，第一读取发起电路能够与后端模块进行交互，包括第一读取发起电路访问后端模块，请求后端模块处理第一读命令对应的第一DMA命令所指示的数据，表示为过程(6)，以及后端模块将数据读出到DRAM后，通知第一读取发起电路，表示为过程(7)。第二读取发起电路也能够与后端模块进行交互，包括第二读取发起电路访问后端模块，请求后端模块处理第二读命令对应的第二DMA命令所指示的数据，表示为过程(6’)，以及后端模块将数据读出到DRAM后，通知第二读取发起电路(7’)。需要注意的是，第一，后端模块在对第一读取发起电路和第二读取发起电路进行通知时是具有选择性的。也就是说，当第一DMA命令所指示的数据读出后，后端模块通知第一读取发起电路，而当第二DMA命令所指示的数据读出后，后端模块通知第二读取发起电路。第二，第一主机命令处理支路和第二主机命令处理支路是相互独立的，在某个主机接口关闭时，对应主机接口的硬件关闭，释放相应的存储空间。图6所示的实施例，在第一主机、第二主机均在线的情况下，能够较好地完成数据处理任务。但是在实际应用场景中，某个主机掉线或与存储设备之间没有信息交互，即某个主机接口关闭的情形也是经常发生的，也就是说，双端口NVMe控制器也会工作在单端口模式。在单端口模式下，可以按照图6所示的方式关闭相应的硬件。

在单端口模式下，为了提高NVMe控制器的处理效率以及避免硬件资源的浪费，作为举例，在单端口模式下，可以关闭对应的主机命令处理支路的一部分硬件资源，而将另一部分硬件资源与另一主机命令处理支路进行结合来一起处理NVMe命令。例如，当第一主机掉线时，关闭第一主机所对应的第一主机命令处理支路中第一主机接口，而将第一主机命令处理支路中的第一读取发起电路和第二主机命令处理支路第二读取发起电路同时服务于第二NVMe命令所对应的DMA命令处理。

图7展示了本申请实施例提供的又一种NVMe控制器的工作示意图。如图7所示的NVMe控制器与如图6所示的NVMe控制器不同之处在于，第二主机命令处理支路中的第二读取发起电路不仅与第二主机命令处理支路耦合，还与第一主机命令处理支路中的第一SGL/PRP单元耦合(表示为(a))，以及与第一DMA传输电路耦合(表示为(b))。在第一主机、第二主机均在线的情况下，图7所示的NVMe控制器工作过程与图6相同，在此不做赘述。而在第一主机在线时，图7所示的NVMe控制器工作过程与图6工作不同，具体描述如下：

在第二主机接口关闭时，第二主机接口和第二SGL/PRP单元可以关闭，但第二读取发起电路仍然运行，由于上述耦合关系((a)、(b))的存在，此时第二读取发起电路和第一读取发起电路可以同时都服务于处理第一NVMe命令所对应的第一DMA命令，包括响应于第一SGL/PRP单元将第一DMA命令存储完成的通知，获取第一DMA命令索引，以及在后端模块将第一DMA命令指示的数据读出到DRAM后，将第一DMA命令索引发送给第一DMA传输电路，由第一DMA传输电路执行从DRAM到主机的数据搬移。。在双端口NVMe控制器处于单端口模式时，采用两个读取发起电路能够提高对第一NVMe命令的响应效率。

图8展示了本申请实施例提供的再一种NVMe控制器的工作示意图。如图8所示，第一主机命令处理支路中的第一读取发起电路不仅与第一主机命令处理支路中的第一SGL/PRP单元和第一DMA传输电路耦合，还与第二主机命令处理支路中的第二SGL/PRP单元耦合(表示为(c))，以及与第二DMA传输电路耦合(表示为(d))。作为举例，在双端口模式下，图8所示的NVMe控制器与上述图6和图7所示的NVMe控制器工作过程类似。而在第一主机掉线，第二主机在线连接的情况下，图8所示的NVMe控制器与上述图6和图7所示的NVMe控制器工作过程不同。具体的，工作过程如下所示：

将第一主机接口和第一SGL/PRP单元关闭，第二读取发起电路和第一读取发起电路可以同时都服务于处理第二NVMe命令所对应的第二DMA命令，包括响应于第二SGL/PRP单元将第二DMA命令存储完成的通知，获取第二DMA命令索引，以及在后端模块将第二DMA命令指示的数据读出到DRAM后，将第二DMA命令索引发送给第二DMA传输电路，由第二DMA传输电路执行从DRAM到主机的数据搬移。在双端口NVMe控制器处于单端口模式时，采用两个读取发起电路能够提高对第二NVMe命令的响应效率。

另外，在图7和图8的实施例的基础上，在一个实施例中，还可以使双端口NVMe控制器同时具有图7所示的耦合关系((a)、(b))和图8所示的耦合关系((c)、(d))。在该实施例中，第一主机命令处理支路的第一读取发起电路可以用于第二主机命令处理支路，第二主机命令处理支路的第二读取发起电路可以用于第一主机命令处理支路，第一主机接口和第二主机接口是等同的。

根据本申请的一个方面，本申请还提供了一种双端口NVMe控制器的控制方法。图9展示了一种控制方法流程。包括步骤S101、S102和步骤S103。需要说明的是，步骤S101、S102和步骤S103中序号的顺序并不代表步骤执行的顺序，这些步骤可以变换次序或者同时执行。

如图9所示的方法包括：步骤S101，通过第一主机接口连接第一主机，通过第二主机接口连接第二主机。步骤S102，通过第一主机命令处理支路处理第一NVMe命令，通过第二主机命令处理支路处理第二NVMe命令。步骤S103，通过至少一个共享存储器存储第一NVMe命令和第二NVMe命令。

根据本申请实施例的方法，可以通过两个独立的主机命令处理支路分别处理来自于第一主机和第二主机的NVMe命令，因此可以降低对资源的抢占。进一步地，还可以通过在某个主机接口关闭时，关闭该主机接口对应的硬件的方式来减少能源损耗。

如图10、图11和图12展示了步骤S102的几种不同的实施方式。

如图10的方法包括：执行步骤S201，响应于接收的第一NVMe命令，获取与第一NVMe命令对应的SGL和/或PRP，根据SGL和/或PRP来生成一个或多个第一DMA命令，将一个或多个第一DMA命令存储在共享存储器中。响应于接收的第二NVMe命令，获取与第二NVMe命令对应的SGL和/或PRP，根据SGL和/或PRP来生成一个或多个第二DMA命令，将一个或多个第二DMA命令存储在共享存储器中。

然后执行步骤S202，响应于一个第一NVMe命令对应的一个或多个第一DMA命令存储完成，发送第一DMA命令索引；以及响应于一个第二NVMe命令对应的一个或多个第二DMA命令存储完成，发送第二DMA命令索引。

最后，执行步骤S203，根据第一DMA命令索引从共享存储器中获取一个或多个第一DMA命令，根据获取的一个或多个第一DMA命令从第一主机搬移数据。根据第二DMA命令索引从共享存储器中获取一个或多个第二DMA命令，根据获取的一个或多个第二DMA命令从第二主机搬移数据。

如图10所示的方法适用于NVMe命令为写命令的情况，能够将第一NVMe命令所指示的数据搬移到存储设备内存(例如DRAM)。

如图11的方法包括：执行步骤S301，响应于第一NVMe命令，获取并解析第一NVMe命令以获得对应的SGL和/或PRP，根据SGL和/或PRP来生成一个或多个第一DMA命令，将一个或多个第一DMA命令存储在共享存储器中；响应于第二NVMe命令，获取并解析第二NVMe命令以获得对应的SGL和/或PRP，根据SGL和/或PRP来生成一个或多个第二DMA命令，将一个或多个第二DMA命令存储在共享存储器中。

然后执行步骤S302，读取发起电路请求后端模块将第一NVMe命令所对应的一个或多个第一DMA命令指示的数据从NVM搬移到存储设备内存(DRAM)中。读取发起电路请求后端模块将第二NVMe命令所对应的一个或多个第二DMA命令指示的数据从NVM搬移到存储设备内存(DRAM)中。

最后执行步骤S303，响应于至少一个第一DMA命令的数据被搬移到存储设备内存中，发送第一DMA命令索引，第一DMA传输电路根据第一DMA命令索引获取并处理第一DMA命令。响应于至少一个第二DMA命令的数据被搬移到存储设备内存中，发送第二DMA命令索引，第二DMA传输电路根据第二DMA命令索引获取并处理第二DMA命令。

如图12的方法，包括步骤S401、S402和S403，与图11所示方法的区别在于步骤S402中，分别采用相互独立的读取发起电路请求后端模块，以及在步骤S403中，相互独立的读取发起电路分别响应于第一DMA命令所指示数据搬移至DRAM，指示第一DMA传输电路处理第一DMA命令；以及响应于第二DMA命令所指示数据搬移至DRAM，指示第二DMA传输电路处理第二DMA命令。

总结来说，图11和图12的方法适用于NVMe命令为读命令的情况，并且图11的方法中，可以采用一个读取发起电路与后端模块、第一DMA传输电路、第二DMA传输电路交互，而图12中，例如，可以采用第一读取发起电路与后端模块、第一DMA传输电路交互，采用第二读取发起电路与后端模块、第二DMA传输电路交互。可以参看图5、图6、图7、图8来理解本实施例的相关方法。

根据本申请的一个方面，本申请实施例还提供一种存储设备，是指如图1A、图1B所示的存储设备102，存储设备102包括接口103、控制部件104、一个或多个NVM芯片105以及DRAM 110。控制部件104包括上述实施例所描述的NVMe控制器，由于上文已经详细介绍了NVMe控制器，因此在此不再详细叙述。

根据本申请的一个方面，本申请实施例还提供一种电子设备，该电子设备包括处理器和存储设备，存储设备为以上实施例所提及的存储设备。由于上文中已经进行了详细地介绍，故而不再详细叙述。

需要说明的是，为了简明的目的，本申请将一些方法及其实施例表述为一系列的动作及其组合，但是本领域技术人员可以理解本申请的方案并不受所描述的动作的顺序限制。因此，依据本申请的公开或教导，本领域技术人员可以理解其中的某些步骤可以采用其他顺序来执行或者同时执行。进一步，本领域技术人员可以理解本申请所描述的实施例可以视为可选实施例，即其中所涉及的动作或模块对于本申请某个或某些方案的实现并不一定是必需的。另外，根据方案的不同，本申请对一些实施例的描述也各有侧重。鉴于此，本领域技术人员可以理解本申请某个实施例中没有详述的部分，也可以参见其他实施例的相关描述。

在具体实现方面，基于本申请的公开和教导，本领域技术人员可以理解本申请所公开的若干实施例也可以通过本文未公开的其他方式来实现。例如，就前文所述的电子设备或装置实施例中的各个单元来说，本文在考虑了逻辑功能的基础上对其进行拆分，而实际实现时也可以有另外的拆分方式。又例如，可以将多个单元或组件结合或者集成到另一个系统，或者对单元或组件中的一些特征或功能进行选择性地禁用。就不同单元或组件之间的连接关系而言，前文结合附图所讨论的连接可以是单元或组件之间的直接或间接耦合。在一些场景中，前述的直接或间接耦合涉及利用接口的通信连接，其中通信接口可以支持电性、光学、声学、磁性或其它形式的信号传输。

尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。