具体实施方式

本申请公开了一种STBUS级联通信方法及通信系统，能够实现多个机箱间的STBUS级联通信的数据传输交互能力与实时性。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

另外，本发明各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

请参考图1，本发明实施例提供一种STBUS级联通信方法，包括：

101、当目标3U机箱的目标功能板卡通过STBUS总线检测到时钟同步信息时，获取目标功能板卡的板卡标示；

本实施例中，STBUS级联通信系统包括至少两个3U机箱，3U机箱之间通过STBUS级联，每个3U机箱包括至少一个功能板卡，而各功能板卡是连接在FPGA(Field ProgrammableGate Array)板上的，FPGA是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。以13个功能板卡槽位为例，FPGA的各接口及其功能如下表1所示。通常，STBUS总线速率8.192Mbps，帧速率为8K，每帧128个时隙，每个时隙传输8bit数据。

表1 FPGA的接口及其功能

当目标3U机箱的目标功能板卡通过STBUS总线检测到时钟同步信息时，FPGA板能够通过各st_in接口获取目标功能板卡的板卡标示ID，板卡标示是唯一指示一个功能板卡的。

102、根据板卡标示判断目标3U机箱是否存在端机，若存在，执行步骤103；若不存在，执行步骤104；

本实施例中，根据板卡标示判断目标3U机箱是否存在端机，一般检测时间为FPGA板开始工作后30s内，若存在端机，执行步骤103；若不存在端机，执行步骤104。其中，与端机对应的是电台，一般端机占用最多的时隙对多个电台进行数据发送，每个电台占用特定的一段时隙对端机进行数据发送，从而形成端机与各电台之间的通信。

103、根据目标3U机箱生成的时钟同步信息发送数据；

本实施例中，如果目标3U机箱存在端机，那么将目标3U机箱生成的时钟同步信息作为STBUS总线的时钟和同步信息，利用时钟和同步信息发送数据。

104、根据目标3U机箱接收到的STBUS级联机箱的时钟同步信息发送数据，STBUS级联机箱为存在端机的3U机箱。

本实施例中，如果目标3U机箱不存在端机，将目标3U机箱接收到的STBUS级联机箱的时钟同步信息，作为STBUS总线的时钟和同步信息发送数据，STBUS级联机箱为存在端机的3U机箱。

本发明实施例中，当目标3U机箱的目标功能板卡通过STBUS总线检测到时钟同步信息时，获取目标功能板卡的板卡标示，根据板卡标示判断目标3U机箱是否存在端机，若目标3U机箱存在端机，则根据目标3U机箱生成的时钟同步信息发送数据；若目标3U机箱不存在端机，则根据目标3U机箱接收到的STBUS级联机箱的时钟同步信息发送数据，STBUS级联机箱为存在端机的3U机箱。与现有技术相比，能够实现多个机箱间的STBUS级联通信的数据传输交互能力与实时性。

可选的，结合图1所示的实施例，本发明的一些实施例中，还包括：

获取外部输入的输入时钟；

根据预置协议及输入时钟生成STBUS时钟及同步信号；

根据STBUS时钟及同步信号，生成时钟同步信息，将时钟同步信息发送至STBUS总线。

本发明实施例中，结合FPGA板的表1所示的接口及其功能表，获取外部输入的输入时钟49.152MHz，根据预置协议及输入时钟生成STBUS时钟8.192MHz及同步信号，根据STBUS时钟及同步信号，生成时钟同步信息，将时钟同步信息发送至STBUS总线。

可选的，结合图1所示的实施例，本发明的一些实施例中，获取目标功能板卡的板卡标示，包括：

将目标3U机箱内能够通过STBUS总线检测到时钟同步信息的功能板卡，作为目标功能板卡，使得目标功能板卡将数据及板卡标示发送至对应的STBUS数据线；

通过STBUS数据线获取目标功能板卡的板卡标示。

本发明实施例中，将目标3U机箱内能够通过STBUS总线检测到时钟同步信息的功能板卡，作为目标功能板卡，即目标功能板卡可以是端机，也可以是电台，目标功能板卡检测到STBUS总线的时钟同步信息时，将需要发送的数据及自身的板卡标示发送至对应的STBUS数据线，FPGA板通过STBUS数据线获取目标功能板卡的板卡标示。

可选的，结合图1所示的实施例，本发明的一些实施例中，根据目标3U机箱生成的时钟同步信息发送数据，包括：

根据目标3U机箱生成的时钟同步信息得到STBUS时钟；

根据STBUS时钟对STBUS数据线上的数据进行采样，得到采样数据；

根据预置时隙分配协议，将采样数据重新发送至STBUS数据线。

本发明实施例中，时钟同步信息包括了STBUS时钟和同步信号，STBUS时钟是用于分配数据传输时隙的，同步信号是用于数据传输同步的，因此，在目标3U机箱存在端机时，根据目标3U机箱生成的时钟同步信息得到STBUS时钟，根据STBUS时钟对STBUS数据线上的数据进行采样，得到采样数据；根据预置时隙分配协议，将采样数据重新发送至STBUS数据线。

可选的，结合图1所示的实施例，本发明的一些实施例中，根据目标3U机箱接收到的STBUS级联机箱的时钟同步信息发送数据，包括：

通过目标3U机箱接收到STBUS级联机箱的时钟同步信息，STBUS级联机箱为存在端机的3U机箱；

根据STBUS级联机箱的时钟同步信息得到STBUS时钟；

根据STBUS时钟对STBUS数据线上的数据进行采样，得到采样数据；

根据预置时隙分配协议，将采样数据重新发送至STBUS数据线。

本发明实施例中，时钟同步信息包括了STBUS时钟和同步信号，STBUS时钟是用于分配数据传输时隙的，同步信号是用于数据传输同步的，因此，在目标3U机箱不存在端机时，通过目标3U机箱接收到STBUS级联机箱的时钟同步信息，STBUS级联机箱为存在端机的3U机箱，根据STBUS级联机箱的时钟同步信息得到STBUS时钟，根据STBUS时钟对STBUS数据线上的数据进行采样，得到采样数据，根据预置时隙分配协议，将采样数据重新发送至STBUS数据线。

可选的，结合以上实施例，本发明的一些实施例中，每个3U机箱内包括至少两套STBUS总线，

方法还包括：

目标3U机箱中的功能板卡检测第一套STBUS总线的数据线上是否存在预设连续数量的时隙具有检测信号；

若存在预设连续数量的时隙具有检测信号，则确定第一套STBUS总线正常；

若不存在预设连续数量的时隙具有检测信号，则确定第一套STBUS总线异常，将第一套STBUS总线切换为任意一套STBUS总线；

当第一套STBUS总线恢复正常时，将任意一套STBUS总线切换回第一套STBUS总线。

本发明实施例中，3U机箱内STBUS总线具有冗余功能，包括至少两套STBUS总线，各功能板卡检测第一套STBUS总线数据线上的第126时隙，连续3次在该时隙上检测到0xAA则总线正常，若未能连续3次检测到0xAA，则总线异常，从而使用第二套STBUS，并同时检测第一套总线，若连续3次在该时隙上检测到0xAA，则切回第一套STBUS进行使用。

请参考图2，本发明实施例提供一种STBUS级联通信系统，包括：

至少两个3U机箱201，3U机箱201之间通过STBUS级联，每个3U机箱201包括至少一个功能板卡202及FPGA板203；

FPGA板203，用于当目标3U机箱201的目标功能板卡202通过STBUS总线检测到时钟同步信息时，获取目标功能板卡202的板卡标示；

FPGA板203，还用于根据板卡标示判断目标3U机箱201是否存在端机；

FPGA板203，还用于若目标3U机箱201存在端机，则根据目标3U机箱201生成的时钟同步信息发送数据；

FPGA板203，还用于若目标3U机箱201不存在端机，则根据目标3U机箱201接收到的STBUS级联机箱的时钟同步信息发送数据，STBUS级联机箱为存在端机的3U机箱201。

本发明实施例中，当目标3U机箱的目标功能板卡通过STBUS总线检测到时钟同步信息时，FPGA板203获取目标功能板卡的板卡标示，根据板卡标示判断目标3U机箱是否存在端机，若目标3U机箱存在端机，则根据目标3U机箱生成的时钟同步信息发送数据；若目标3U机箱不存在端机，则根据目标3U机箱接收到的STBUS级联机箱的时钟同步信息发送数据，STBUS级联机箱为存在端机的3U机箱。与现有技术相比，能够实现多个机箱间的STBUS级联通信的数据传输交互能力与实时性。

需要说明的是，在图2中只展现了2个3U机箱，在实际应用中，以4个3U机箱的级联为例，每个3U机箱中有级联输入和级联输出，比如1号3U机箱的级联输出接到2号3U机箱的级联输入，2号3U机箱的级联输出接到3号3U机箱的级联输入，3号3U机箱的级联输出接到4号3U机箱的级联输入，4号3U机箱的级联输出接到1号3U机箱的级联输入，形成了一个级联闭环。

可选的，结合图2所示的实施例，本发明的一些实施例中，

FPGA板203，还用于获取外部输入的输入时钟；

FPGA板203，还用于根据预置协议及输入时钟生成STBUS时钟及同步信号；

FPGA板203，还用于根据STBUS时钟及同步信号，生成时钟同步信息，将时钟同步信息发送至STBUS总线。

本发明实施例中，结合FPGA板的表1所示的接口及其功能表，获取外部输入的输入时钟49.152MHz，根据预置协议及输入时钟生成STBUS时钟8.192MHz及同步信号，根据STBUS时钟及同步信号，生成时钟同步信息，将时钟同步信息发送至STBUS总线。

可选的，结合图2所示的实施例，本发明的一些实施例中，

FPGA板203，还用于将目标3U机箱内能够通过STBUS总线检测到时钟同步信息的功能板卡，作为目标功能板卡，使得目标功能板卡将数据及板卡标示发送至对应的STBUS数据线；

FPGA板203，还用于通过STBUS数据线获取目标功能板卡的板卡标示。

本发明实施例中，将目标3U机箱内能够通过STBUS总线检测到时钟同步信息的功能板卡，作为目标功能板卡，即目标功能板卡可以是端机，也可以是电台，目标功能板卡检测到STBUS总线的时钟同步信息时，将需要发送的数据及自身的板卡标示发送至对应的STBUS数据线，FPGA板通过STBUS数据线获取目标功能板卡的板卡标示。

可选的，结合图2所示的实施例，本发明的一些实施例中，

FPGA板203，还用于根据目标3U机箱生成的时钟同步信息得到STBUS时钟，根据STBUS时钟对STBUS数据线上的数据进行采样，得到采样数据，根据预置时隙分配协议，将采样数据重新发送至STBUS数据线；

或，

FPGA板203，还用于通过目标3U机箱接收到STBUS级联机箱的时钟同步信息，STBUS级联机箱为存在端机的3U机箱，根据STBUS级联机箱的时钟同步信息得到STBUS时钟，根据STBUS时钟对STBUS数据线上的数据进行采样，得到采样数据，根据预置时隙分配协议，将采样数据重新发送至STBUS数据线。

本发明实施例中，时钟同步信息包括了STBUS时钟和同步信号，STBUS时钟是用于分配数据传输时隙的，同步信号是用于数据传输同步的，因此，在目标3U机箱存在端机时，根据目标3U机箱生成的时钟同步信息得到STBUS时钟，根据STBUS时钟对STBUS数据线上的数据进行采样，得到采样数据；根据预置时隙分配协议，将采样数据重新发送至STBUS数据线；或者，时钟同步信息包括了STBUS时钟和同步信号，STBUS时钟是用于分配数据传输时隙的，同步信号是用于数据传输同步的，因此，在目标3U机箱不存在端机时，通过目标3U机箱接收到STBUS级联机箱的时钟同步信息，STBUS级联机箱为存在端机的3U机箱，根据STBUS级联机箱的时钟同步信息得到STBUS时钟，根据STBUS时钟对STBUS数据线上的数据进行采样，得到采样数据，根据预置时隙分配协议，将采样数据重新发送至STBUS数据线。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。