具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

第一方面，本发明实施例提供一种流量上报设备。

参照图2，图2为本发明实施例方案中涉及的流量上报设备的硬件结构示意图。本发明实施例中，流量上报设备可以包括处理器1001(例如中央处理器Central ProcessingUnit，CPU)，通信总线1002，用户接口1003，网络接口1004，存储器1005。其中，通信总线1002用于实现这些组件之间的连接通信；用户接口1003可以包括显示屏(Display)、输入单元比如键盘(Keyboard)；网络接口1004可选的可以包括标准的有线接口、无线接口(如无线保真WIreless-FIdelity，WI-FI接口)；存储器1005可以是高速随机存取存储器(random accessmemory，RAM)，也可以是稳定的存储器(non-volatile memory)，例如磁盘存储器，存储器1005可选的还可以是独立于前述处理器1001的存储装置。本领域技术人员可以理解，图2中示出的硬件结构并不构成对本发明的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。

继续参照图2，图2中作为一种计算机存储介质的存储器1005中可以包括操作系统、网络通信模块、用户接口模块以及流量上报程序。其中，处理器1001可以调用存储器1005中存储的流量上报程序，并执行本发明实施例提供的流量上报方法。

第二方面，本发明实施例提供了一种流量上报方法。

参照图3，图3为本发明流量上报方法一实施例的流程示意图。如图3所示，流量上报方法包括：

步骤S10，获取物理端口的寄存器信息，所述寄存器信息包括寄存器地址；

本实施例中，流量上报方法的执行主体为FPGA器件或包含FPGA器件的终端设备。下面以FPGA器件为执行主体进行说明。

FPGA器件从上报模块处获取物理端口的寄存器信息，寄存器信息包括寄存器地址。其中，寄存器地址对应的存储位置中存储有该物理端口的流量统计信息。上报模块通过与转发面芯片进行交互，得到物理端口的寄存器信息，并下发给FPGA器件。上报模块与转发面芯片之间的交互通过现有技术实现，在此不做赘述。容易理解的是，上报模块可以预先通过与转发面芯片进行交互，得到物理端口的寄存器信息并保存该信息，在需要对该物理端口的流量进行监控时，将物理端口的寄存器信息下发至FPGA器件。

步骤S20，构建包含所述寄存器地址的第一信息，并通过DMA通道，将所述第一信息发送至转发面芯片；

本实施例中，FPGA器件按照预定的数据格式，构建包含寄存器地址的第一信息，并通过DMA通道，将第一信息发送至转发面芯片。DMA(Direct Memory Access)，即直接存储器存取，是一种快速传送数据的机制，DMA通道是用于传送数据的通道。

步骤S30，接收所述转发面芯片基于所述DMA通道返回的第二信息，所述第二信息包括所述寄存器地址对应的物理端口流量统计信息；

本实施例中，转发面芯片收到第一信息后，读取第一信息中的寄存器地址对应的物理端口流量统计信息，并同样基于DMA通道返回包括寄存器地址对应的物理端口流量统计信息的第二信息。其中，第二信息也按照预先定义的数据格式进行构建。对FPGA器件而言，即可收到转发面芯片基于DMA通道返回的第二信息。

步骤S40，构建第三信息，将所述第三信息传输给上报模块，所述第三信息包括基于所述物理端口流量统计信息计算得到的流量信息。

本实施例中，FPGA器件收到第二信息，首先根据第二信息包括的寄存器地址对应的物理端口流量统计信息计算得到流量信息。其中，寄存器地址对应的物理端口流量统计信息包括物理端口对应的包统计个数和字节统计个数。容易理解的是，在构建得到第一信息后，每隔预设时长T，便发送一次第一信息，同理便可收到每个第一信息对应的第二信息，则可根据当前收到的第二信息与上一次收到的第二信息之间的时间差以及包统计个数和字节统计个数的差值，得到物理端口对应的单位时间内的包个数以及字节个数，即得到流量信息。之后，便将流量信息传输给上报模块，以供上报模块进一步将流量信息上报给网络管理系统，至此，即可完成一次流量上报流程。其中，FPGA器件需要以预定的数据格式将流量信息给到上报模块，即构建第三信息，并将第三信息传输给上报模块。其中，FPGA器件与上报模块基于DMA通道进行数据传输，或基于其他快速传送数据的机制进行数据传输。

容易理解的是，将第三信息传输给上报模块的具体方式可以是FPGA器件主动将第三信息发送给上报模块，也可以是上报模块主动从FPGA器件处获取第三信息。

基于DMA通道可以使上报时间理论可以达到2us一次上报刷新，实际实现时间为0.25ms，因此，上述预设时长T可以设置的足够小，从而满足高实时性的流量性能上报需求。

参照图4，图4为本发明一实施例中上报流量的场景示意图。如图4所示，FPGA与转发面芯片之间建立有DMA通道，基于该通道，FPGA获取寄存器地址对应的物理端口流量统计信息，然后基于流量上报通道，传输流量信息至上报模块，以供上报模块进一步将流量信息上报至网络管理系统，完成流量上报。

本实施例中，获取物理端口的寄存器信息，所述寄存器信息包括寄存器地址；构建包含所述寄存器地址的第一信息，并通过DMA通道，将所述第一信息发送至转发面芯片；接收所述转发面芯片基于所述DMA通道返回的第二信息，所述第二信息包括所述寄存器地址对应的物理端口流量统计信息；构建第三信息，将所述第三信息传输给上报模块，所述第三信息包括基于所述物理端口流量统计信息计算得到的流量信息。通过本实施例，解决了现有流量性能上报耗时过长、实时监测延迟过大的问题，满足了5G低时延、高实时性的流量性能上报需求，同时解决了现有方案的单纯提升流量上报间隔T导致本地CPU占用率升高的问题，做到了优化的同时不牺牲现有系统性能。

进一步地，一实施例中，所述寄存器信息还包括寄存器占据的比特位大小，所述第一信息还包括：

第一通信格式的标识信息、数据下发标识信息、读取寄存器操作标识信息以及寄存器占据的比特位大小。

本实施例中，参照图5，图5为本发明一实施例中第一信息的数据格式示意图。如图5所示，DMAC以及SMAC中可填入固定字段(例如00)以组成第一通信格式的标识信息，以与FPGA的其他数据通信格式作区分；包识别信息包括数据下发标识信息signal、读取寄存器操作标识信息opcode以及寄存器占据的比特位大小Datalen。其中，signal用于标识第一信息为下发数据包，opcode用于标识为读取寄存器操作，寄存器地址信息用于填充步骤S10中获取的寄存器地址。

进一步地，一实施例中，所述第二信息还包括：

第一通信格式的标识信息、物理端口的身份标识信息、物理端口的流量方向信息、数据返回标识信息、读取寄存器操作返回值标识信息以及寄存器占据的比特位大小。

本实施例中，参照图6，图6为本发明一实施例中第二信息的数据格式示意图。如图6所示，DMAC可填入固定字段(例如00)以组成第一通信格式的标识信息，SMAC中可填入物理端口的身份标识信息port、物理端口的流量方向信息idtf，包识别信息中填入数据返回标识信息(用于标识第二信息为返回数据包)、读取寄存器操作返回值标识信息(用于标识第二信息为基于读取寄存器操作返回相关值的数据包)以及寄存器占据的比特位大小，寄存器内容信息则包括寄存器地址对应的物理端口的流量统计信息，流量统计信息包括包个数统计pkt和字节个数统计byt。

进一步地，一实施例中，所述第三信息还包括：

上报标识信息、物理端口的身份标识信息以及物理端口的流量方向信息。

本实施例中，参照图7，图7为本发明一实施例中第三信息的数据格式示意图。如图7所示，IDENFITYTYPE为上报标识信息，用来供上报模块识别第三信息为物理端口流量信息上报信息；PORT为物理端口的身份标识信息，例如端口号；TYPE为物理端口的流量方向信息，用于标识端口流量收/发方向；bps为计算出的每秒字节数、pps为计算出的每秒包个数，即流量信息。

进一步地，一实施例中，所述将所述第三信息传输给上报模块的步骤包括：

将所述第三信息存入DMA高速缓存区，以供上报模块从所述DMA高速缓存区获取所述第三信息。

本实施例中，为减缓FPGA的数据传输处理压力，FPGA不承担数据发送工作，而是将第三信息存入DMA高速缓存区，以供上报模块主动从DMA高速缓存区获取第三信息，并完成后续的流程上报流程。

第三方面，本发明实施例还提供一种流量上报装置。

参照图8，图8为本发明流量上报装置一实施例的功能模块示意图。如图8所示，流量上报装置包括：

获取模块10，用于获取物理端口的寄存器信息，所述寄存器信息包括寄存器地址；

下发模块20，用于构建包含所述寄存器地址的第一信息，并通过DMA通道，将所述第一信息发送至转发面芯片；

接收模块30，用于接收所述转发面芯片基于所述DMA通道返回的第二信息，所述第二信息包括所述寄存器地址对应的物理端口流量统计信息；

传输模块40，用于构建第三信息，将所述第三信息传输给上报模块，所述第三信息包括基于所述物理端口流量统计信息计算得到的流量信息。

进一步地，一实施例中，所述寄存器信息还包括寄存器占据的比特位大小，所述第一信息还包括：

第一通信格式的标识信息、数据下发标识信息、读取寄存器操作标识信息以及寄存器占据的比特位大小。

进一步地，一实施例中，所述第二信息还包括：

第一通信格式的标识信息、物理端口的身份标识信息、物理端口的流量方向信息、数据返回标识信息、读取寄存器操作返回值标识信息以及寄存器占据的比特位大小。

进一步地，一实施例中，所述第三信息还包括：

上报标识信息、物理端口的身份标识信息以及物理端口的流量方向信息。

进一步地，一实施例中，传输模块40，具体用于：

将所述第三信息存入DMA高速缓存区，以供上报模块从所述DMA高速缓存区获取所述第三信息。

其中，上述流量上报装置中各个模块的功能实现与上述流量上报方法实施例中各步骤相对应，其功能和实现过程在此处不再一一赘述。

第四方面，本发明实施例还提供一种可读存储介质。

本发明可读存储介质上存储有流量上报程序，其中所述流量上报程序被处理器执行时，实现如上述的流量上报方法的步骤。

其中，流量上报程序被执行时所实现的方法可参照本发明流量上报方法的各个实施例，此处不再赘述。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备执行本发明各个实施例所述的方法。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。