一种具有增强可靠性的碳化硅功率mosfet器件

文档序号:859303 发布日期:2021-04-02 浏览:27次 >En<

阅读说明:本技术 一种具有增强可靠性的碳化硅功率mosfet器件 (Silicon carbide power MOSFET device with enhanced reliability ) 是由 任娜 盛况 朱郑允 于 2020-12-18 设计创作,主要内容包括:本发明提出一种具有增强可靠性的碳化硅功率MOSFET器件,包含多个传统碳化硅MOSFET元胞,以及多个增强可靠性元胞,其结构包含衬底、源极和漏极,还包括第一N型碳化硅区域,位于衬底上方;第一源极区域,包含第一P型体区,第二P型体区和第二N型碳化硅区域,位于所述第一N型碳化硅区域上方;第一隔离栅极区域,位于第一源极区域上方。元胞在第一表面为多边形或圆形布局设计,且增强可靠性元胞内的第一P型体区连为一体。这种结构减小了JFET区域的面积,提高了器件栅氧的可靠性;增加了第一P型体区面积,提高了器件的雪崩耐量;通过连为一体的第一P型体区设计,使得各个元胞第一P型体区的电位相等,有效提升了器件的短路能力。(The invention provides a silicon carbide power MOSFET device with enhanced reliability, which comprises a plurality of traditional silicon carbide MOSFET cells and a plurality of enhanced reliability cells, wherein the structure of the silicon carbide power MOSFET device comprises a substrate, a source electrode and a drain electrode, and further comprises a first N-type silicon carbide region positioned above the substrate; a first source region including a first P-type body region, a second P-type body region and a second N-type silicon carbide region, located above the first N-type silicon carbide region; a first isolated gate region over the first source region. The first surface of the unit cell is designed to be polygonal or circular, and the first P-type body regions in the unit cell with enhanced reliability are connected into a whole. The structure reduces the area of a JFET region and improves the reliability of the gate oxide of the device; the area of the first P type body region is increased, and the avalanche tolerance of the device is improved; through the design of the first P type body regions which are connected into a whole, the potentials of the first P type body regions of all the unit cells are equal, and the short-circuit capacity of the device is effectively improved.)

一种具有增强可靠性的碳化硅功率MOSFET器件

技术领域

本发明涉及一种半导体器件,尤其涉及一种具有增强可靠性的碳化硅功率MOSFET器件。

背景技术

传统硅基半导体器件的性能已经逐渐接近材料的物理极限,而采用以碳化硅为代表的第三代半导体材料所制作的器件具有高频、高压、耐高温、抗辐射等优异的工作能力,能够实现更高的功率密度和更高的效率。

碳化硅功率MOSFET作为SiC开关器件的代表,具有开关损耗低、工作频率高、易驱动、适合并联使用等优点,现已逐渐在电动汽车、充电桩、新能源发电、工业控制、柔性直流输电等应用场景中得到推广和使用。图1-1为传统碳化硅功率MOSFET元胞的截面图000。所述传统碳化硅功率MOSFET元胞包括漏极1、源极11、第一隔离栅极区域13、衬底2、第一N型碳化硅区域3、第一源极区域12、JFET区域7。所述第一N型碳化硅区域3具有第一N型掺杂浓度,位于衬底2上方,具有第一表面14;所述衬底2具有第二表面15。所述JFET区域7与所述第一N型碳化硅区域3相邻或者位于所述第一N型碳化硅区域3内;所述第一源极区域12,位于所述第一N型碳化硅区域3上方、JFET区域7两侧,所述第一源极区域12包括第二N型碳化硅区域5、第一P型体区4、第二P型体区6,所述第二N型碳化硅区域5具有第二N型掺杂浓度,第二N型掺杂浓度可以大于第一N型掺杂浓度,所述第一P型体区4具有第一P型掺杂浓度,所述第二P型体区6具有第二P型掺杂浓度,第二P型掺杂浓度可以大于第一P型掺杂浓度;所述第一隔离栅极区域13位于JFET区域7和第一源极区域12上方,所述第一隔离栅极区域13包括栅氧层8、栅电极层9、钝化层10;所述源极11包括第一金属化层,所述第一金属层在第一表面14上方延伸并且与第一源极区域12直接接触在交界位置001处形成欧姆接触。所述漏极1包括第二金属化层,所述第二金属化层在第二表面15下方延伸并且与衬底2在交界位置002处形成欧姆接触。

图1-2为采用条状排列方式的碳化硅功率MOSFET器件000-1在第一表面14的俯视图。包含多个传统碳化硅功率MOSFET元胞000,在第一方向α和第四方向δ上为周期排列,呈现条状排列形式。

图1-3为采用六边形排列方式的碳化硅功率MOSFET器件000-2在第一表面14的俯视图。包含多个传统碳化硅功率MOSFET元胞000,在第一方向α、第二方向β、第三方向γ上均为周期排列,呈现六边形排列形式。与图1-2的条状设计相比,图1-3的六边形元胞设计能够获得更高的器件集成度,但是这种设计下器件的JFET区域面积占比更高,可靠性相应下降。

传统Si IGBT模块相比,SiC MOSFET因其具有更低的导通损耗和更快的开关频率,可以提高系统效率。然而,在电力电子装备技术的发展过程中,追求工作效率和功率密度的同时,系统的稳定性和可靠性是另一个重要的考量指标。碳化硅功率MOSFET器件的可靠性是影响其在电力电子系统中实际应用的关键因素。在碳化硅功率MOSFET器件的设计中提升器件的短路能力、浪涌能力和雪崩耐量,与追求更为优化的器件性能一样,已经成为碳化硅功率MOSFET器件设计的关键问题。

发明内容

为了解决上述现有技术的一个或多个技术问题,本发明提出一种增强可靠性的碳化硅功率MOSFET器件。

根据本发明一实施例提出了一种增强可靠性的碳化硅功率MOSFET器件,包括衬底、位于衬底上方的碳化硅区域和位于碳化硅区域内的源极区域、位于源极区域内的体区,所述碳化硅功率MOSFET器件包括:多个增强可靠性元胞和多个传统碳化硅MOSFET元胞,所述多个增强可靠性元胞和多个传统碳化硅MOSFET元胞呈多边形或圆形排布于所述碳化硅功率MOSFET器件内,其中所述传统碳化硅MOSFET元胞的相邻体区之间包括独立的JFET区域,传统碳化硅MOSFET元胞的所述源极区域位于所述JFET区域两侧,而所述每个增强可靠性元胞内的体区连为一体。

根据本发明又一实施例提出了一种增强可靠性的碳化硅功率MOSFET器件,包括衬底、位于衬底上方的碳化硅区域、位于碳化硅区域内的源极区域和位于源极区域内的体区,所述碳化硅功率MOSFET器件包括:多个增强可靠性元胞和多个传统碳化硅MOSFET元胞,所述多个增强可靠性元胞和多个传统碳化硅MOSFET元胞在所述碳化硅区域的表面处呈八边形或四边形排布于所述碳化硅功率MOSFET器件内,其中所述传统碳化硅MOSFET元胞的相邻体区之间包括独立的JFET区域,传统碳化硅MOSFET元胞的所述源极区域位于所述JFET区域两侧,而所述每个增强可靠性元胞内的体区连为一体。

所述增强可靠性的碳化硅功率MOSFET器件及其制造方法能显著减小JFET区域的面积,降低栅氧层的电场强度,提高器件栅氧的可靠性。同时,通过增加第一P型体区面积,能够显著提高器件的雪崩耐量。此外,通过互连使得各个元胞第一P型体区的电位相等,能够有效提升器件的短路能力。所述增强可靠性的碳化硅功率MOSFET器件及其制造方法能够提升器件的可靠性,在实验室和工业生产的条件下可行性较高,应用前景较好。

附图说明

图1-1为传统碳化硅功率MOSFET元胞000截面图;

图1-2为传统碳化硅功率MOSFET器件000-1俯视图,所述MOSFET器件000-1包括多个如图1-1所示的传统碳化硅功率MOSFET元胞000,所述传统碳化硅功率MOSFET元胞呈现条状排列形式,在多个方向上周期性排布于所述碳化硅功率MOSFET器件000-1内;

图1-3为传统碳化硅功率MOSFET器件000-2俯视图,所述MOSFET器件000-2包括多个如图1-1所示的传统碳化硅功率MOSFET元胞000,所述传统碳化硅功率MOSFET元胞呈现六边形排列形式,在多个方向上周期性排布于所述碳化硅功率MOSFET器件000-2内;

图2为根据本发明一实施例的增强可靠性元胞100截面图;

图3-1为根据本发明一实施例的碳化硅功率MOSFET器件200俯视图,所述MOSFET器件200包括多个如图1-1所示的传统碳化硅功率MOSFET元胞000,以及多个如图2所示的增强可靠性元胞100,所述传统碳化硅功率MOSFET元胞和增强可靠性元胞呈现六边形排列形式,在多个方向上周期性排布于所述碳化硅功率MOSFET器件200内;

图3-2为根据本发明一实施例的碳化硅功率MOSFET器件200-1俯视图,所述MOSFET器件200-1包括多个如图1-1所示的传统碳化硅功率MOSFET元胞000,以及多个如图2所示的增强可靠性元胞100,所述传统碳化硅功率MOSFET元胞和增强可靠性元胞呈现六边形排列形式,在多个方向上周期性排布于所述碳化硅功率MOSFET器件200-1内;

图4为根据本发明一实施例的碳化硅功率MOSFET器件300俯视图,所述MOSFET器件300包括多个如图1-1所示的传统碳化硅功率MOSFET元胞000,以及多个如图2所示的增强可靠性元胞100,所述传统碳化硅功率MOSFET元胞和增强可靠性元胞呈现四边形排列形式,在多个方向上周期性排布于所述碳化硅功率MOSFET器件300内;

图5为根据本发明一实施例的碳化硅功率MOSFET器件400俯视图,所述MOSFET器件400包括多个如图1-1所示的传统碳化硅功率MOSFET元胞000,以及多个如图2所示的增强可靠性元胞100,所述传统碳化硅功率MOSFET元胞和增强可靠性元胞呈现圆形排列形式,在多个方向上周期性排布于所述碳化硅功率MOSFET器件400内;

图6为根据本发明一实施例的碳化硅功率MOSFET器件500俯视图,所述MOSFET器件500包括多个如图1-1所示的传统碳化硅功率MOSFET元胞000,以及多个如图2所示的增强可靠性元胞100,所述传统碳化硅功率MOSFET元胞和增强可靠性元胞呈现八边形排列形式,在多个方向上周期性排布于所述碳化硅功率MOSFET器件500内;

图7为根据本发明实施例的制作的增强可靠性的碳化硅功率MOSFET器件的流程图600。

具体实施方式

下面将结合附图详细描述本发明的具体实施例,应当注意,这里描述的实施例只用于举例说明,并不用于限制本发明。在以下描述中,为了便于对本发明的透彻理解,阐述了大量特定细节。然而,本领域普通技术人员可以理解,这些特定细节并非为实施本发明所必需。此外,在一些实施例中,为了避免混淆本发明,未对公知的电路、材料或方法做具体描述。

在整个说明书中,对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着:结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此,在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外,可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外,本领域普通技术人员应当理解,在此提供的附图均是为了说明的目的,其中相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。

本发明所述的功率MOSFET器件包括但不限于平面型MOSFET、沟槽型MOSFET、分裂栅MOSFET,材料包括但不限于碳化硅、氮化镓、硅。

图2为增强可靠性元胞的截面图100。所述增强可靠性元胞包括漏极16、源极25、第一隔离栅极区域27、衬底17、第一N型碳化硅区域18、第一源极区域26。所述衬底17具有第二表面29。所述第一N型碳化硅区域18,位于衬底17上方,具有第一表面28,具有第一N型掺杂浓度;所述第一源极区域26,位于所述第一N型碳化硅区域18上方,所述第一源极区域26包括第二N型碳化硅区域20、第一P型体区19、第二P型体区21,所述第二N型碳化硅区域20具有第二N型掺杂浓度,所述第一P型体区19具有第一P型掺杂浓度,所述第二P型体区21具有第二P型掺杂浓度;所述第一隔离栅极区域27位于第一源极区域26上方,所述第一隔离栅极区域27包括栅氧层22、栅电极层23、钝化层24;所述源极25包括第一金属化层,所述第一金属层在第一表面28上方延伸并且与第一源极区域26直接接触在交界位置003处形成欧姆接触。所述漏极16包括第二金属化层,所述第二金属化层在第二表面29下方延伸并且与衬底17在交界位置004处形成欧姆接触。

在一个实施例中,图2所述增强可靠性元胞100与图1所述传统碳化硅功率MOSFET元胞000的区别在于,图2所述增强可靠性元胞100的第一源极区域26中相邻的第一P型体区19连为一体,即相邻的第一P型体区19可以直接接触形成同一个封闭连续的区域,相邻的第一P型体区19之间可以没有如图1所示的JFET区域。

图3-1为根据本发明一实施例的碳化硅功率MOSFET器件200俯视图,所述MOSFET器件200包括多个如图1-1所示的传统碳化硅功率MOSFET元胞000,以及多个如图2所示的增强可靠性元胞100,所述多个传统碳化硅功率MOSFET元胞000和多个增强可靠性元胞100呈现六边形排列形式,在第一方向α、第二方向β和第三方向γ上周期性排布于所述碳化硅功率MOSFET器件200内。

图3-1所示的具有增强可靠性的碳化硅功率MOSFET器件200与图1-3所示的传统碳化硅功率MOSFET器件000-2的区别在于,通过引入增强可靠性元胞100,可以将每个增强可靠性元胞100中的相邻第一P型体区19连为一体,减小了器件中JFET区域7的总面积,这样的结构使得JFET区域的面积显著减小,降低了栅氧层的电场强度,提高了器件栅氧的可靠性。同时,通过增加第一P型体区面积,能够显著提高器件的雪崩耐量。此外,通过连为一体的第一P型体区设计使得各个元胞第一P型体区的电位相等,能够有效提升器件的短路能力。这一点适用于所有引入增强可靠性元胞100的多边形结构设计。

如图3-1所示的一个实施例中,每个增强型元胞的第一P型体区19连接位置可以位于六边形的顶角(例如顶角θ),JFET区域7的位置可以位于相邻六边形元胞的距离最近的两条边之间(例如边μ和边φ之间)。

图3-1为根据本发明一实施例的碳化硅功率MOSFET器件200-1俯视图,所述MOSFET器件200-1包括多个如图1-1所示的传统碳化硅功率MOSFET元胞000,以及多个如图2所示的增强可靠性元胞100,所述多个传统碳化硅功率MOSFET元胞000和多个增强可靠性元胞100呈现六边形排列形式,在第一方向α、第二方向β和第三方向γ上周期性排布于所述碳化硅功率MOSFET器件200-1内。

图3-2所示的具有增强可靠性的碳化硅功率MOSFET器件200-1与图3-1所示的具有增强可靠性的碳化硅功率MOSFET器件200的区别在于,不是所有的六边形顶角位置的元胞都是增强可靠性元胞100。即本发明的一个实施例中,所述增强可靠性元胞的体区连接位置可以位于多边形的每个顶角或者位于多边形的某个顶角。

在图3-2所示的一个实施例中,部分六边形顶角位置的元胞是增强可靠性元胞100,其余六边形顶角位置的元胞是传统碳化硅功率MOSFET元胞000。

在图3-2所示的一个实施例中,六边形顶角位置的增强可靠性元胞100和传统碳化硅功率MOSFET元胞000数量比为1:1。在一个实施例中,六边形顶角位置的两种元胞数量比也可以为任意值。图4为根据本发明一实施例的碳化硅功率MOSFET器件300俯视图,所述MOSFET器件300包括多个如图1-1所示的传统碳化硅功率MOSFET元胞000,以及多个如图2所示的增强可靠性元胞100,所述传统碳化硅功率MOSFET元胞000和增强可靠性元胞100呈现四边形排列形式,在第一方向α和第四方向δ上周期性排布于所述碳化硅功率MOSFET器件300内;采用四边形的结构设计可以获得与六边形结构设计相等的器件集成度(高于条状设计),同时通过引入增强可靠性元胞100,增加了器件的可靠性。

如图4所示的一个实施例中,每个增强型元胞的第一P型体区19连接位置可以位于四边形的顶角(例如顶角θ),JFET区域7的位置可以位于相邻四边形元胞的距离最近的两条边之间(例如边μ和边φ之间)。

图5为根据本发明一实施例的碳化硅功率MOSFET器件400俯视图,所述MOSFET器件400包括多个如图1-1所示的传统碳化硅功率MOSFET元胞000以及多个如图2所示的增强可靠性元胞100,所述传统碳化硅功率MOSFET元胞000和增强可靠性元胞100呈现圆形排列形式,在第一方向α、第二方向β、第三方向γ上周期性排布于所述碳化硅功率MOSFET器件400内;采用圆形结构可以减弱器件阻断高电压时的电场集中现象,可以使器件承受更高的耐压,同时通过引入增强可靠性元胞100,增加了器件的可靠性。

如图5所示的一个实施例中,JFET区域7的位置可以位于相邻圆形元胞的距离最近的两条圆弧之间(例如圆弧ε和圆弧η之间)。

图6为根据本发明一实施例的碳化硅功率MOSFET器件500俯视图,所述MOSFET器件500包括多个如图1-1所示的传统碳化硅功率MOSFET元胞000,以及多个如图2所示的增强可靠性元胞100,所述传统碳化硅功率MOSFET元胞和增强可靠性元胞呈现八边形或四边形排列形式,在第一方向α和第四方向δ上周期性排布于所述碳化硅功率MOSFET器件500内;在一个实施例中,部分八边形密集排布间隙中可以不填入四边形第一源极区域26(包括第一P型体区19、第二P型体区21和第二N型碳化硅区域20)。与传统条状元胞设计相比,采用八边形的结构设计可以增加器件集成度,此外,由于八边形结构阻断高电压时的电场集中现象优于六边形和方形结构,可以使器件承受更高的耐压。

如图6所示的一个实施例中,每个增强型元胞的第一P型体区19连接位置可以位于八边形和四边形的顶角(例如顶角θ1和顶角θ2),JFET区域7的位置可以位于相邻八边形元胞的距离最近的两条边之间(例如边μ1和边φ1之间),或相邻八边形元胞的与四边形元胞距离最近的两条边之间(例如边μ2和边φ2之间)。

如图3至图6所示的实施例中,除第一P型体区19和第一P型体区4以外,传统碳化硅功率MOSFET元胞000与增强可靠性元胞100中相同名称不同标号的区域可以在同一工艺步骤中实现,可以被认为是相同的区域。在图3至图6所示的实施例中,传统碳化硅功率MOSFET元胞000的个数以及增强可靠性元胞100的个数及两者在一个器件中的占比可以根据实际需求确定。多个增强可靠性元胞和传统碳化硅MOSFET元胞在多个方向上周期性排布,其中所述多个增强可靠性元胞和传统碳化硅MOSFET元胞可以呈同一形状排布,也可以呈不同形状排布。

图7为根据本发明实施例的制作增强体二极管的碳化硅功率MOSFET的流程图600。制作方法包括步骤S1-S5。

步骤S1,在衬底上生长第一N型碳化硅区域,所述第一N型碳化硅区域具有第一N型掺杂浓度;

步骤S2,在第一N型碳化硅区域上多次注入生成第一源极区域,所述第一源极区域包括第二N型碳化硅区域、第一P型体区、第二P型体区,所述第二N型碳化硅区域具有第二N型掺杂浓度,所述第一P型体区具有第一P型掺杂浓度,所述第二P型体区具有第二P型掺杂浓度。在传统功率MOSFET元胞内,所述第一源极区域之间为JFET区域,在一个实施例中,所述JFET区域利用一掩膜在第一N型碳化硅区域上离子注入形成,具有第三N型掺杂浓度;

步骤S3,在第一N型碳化硅区域上制备隔离栅极区域,氧化层由热氧生长,在一个实施例中,所述制作方法还包括在由化学气相淀积形成热氧;

步骤S4,在第一N型碳化硅区域上和第一隔离栅极区域上生长第一金属化层;在一个实施例中,生长第一金属化层采用Cu金属材料替代传统的Al金属,以提高电极材料的熔化温度,从而提高器件的抗浪涌电流能力;

步骤S5,在衬底下方生长第二金属化层。

本文为了清晰地阐述各实施例,采用P型体区、P型碳化硅区域和N型碳化硅区域等来说明,但要说明的是,在其它实施例中,各区域并不限于实施例中阐述的掺杂类型,P型体区也可以为N型体区,P型碳化硅区域也可以为N型碳化硅区域。

本文为了清晰地阐述各实施例,采用P型体区、P型碳化硅区域和N型碳化硅区域等来说明,但要说明的是,在其它实施例中,并不限于实施例中阐述的掺杂类型,P型体区也可以为N型体区,P型碳化硅区域也可以为N型碳化硅区域。

虽然已参照几个典型实施例描述了本发明,但应当理解,所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质,所以应当理解,上述实施例不限于任何前述的细节,而应在随附权利要求所限定的精神和范围内广泛地解释,因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

16页详细技术资料下载
上一篇:一种医用注射器针头装配设备
下一篇:半导体结构

网友询问留言

已有0条留言

还没有人留言评论。精彩留言会获得点赞!

精彩留言,会给你点赞!

技术分类