具体实施方式

以下揭露内容提供许多不同实施例或实例，用于实施提供的标的的不同特征。以下描述组件及布置的具体实例以简化本揭露内容。当然，此等仅为实例，且并不意欲为限制性。举例而言，在接下来的描述中，第一特征在第二特征上方或上的形成可包括第一与第二特征直接接触地形成的实施例，且亦可包括额外特征可形成于第一与第二特征之间使得第一与第二特征可不直接接触的实施例。此外，在各种实例中，本揭露内容可重复参考数字及/或字母。此重复是为了简单且清晰的目的，且自身并不规定论述的各种实施例及/或组态之间的关系。

另外，为了易于描述，诸如“在……之下(beneath)”、“在……下方(below)”、“下部(lower)”、“在……上方(above)”及“上部(upper)”及类似者的空间相对术语可在本文中用以描述如在图中图示的一个元件或特征与另一元件或特征的关系。除了图中描绘的定向之外，该等空间相对术语意欲亦涵盖在使用或操作中的装置的不同定向。可将设备以其他方式定向(旋转90度或以其他定向)，且同样地可将本文中使用的空间相对描述词相应地作出解释。

在一些实施例中，提供一种包括像素阵列的半导体元件。在一些实施例中，半导体元件包括形成于像素阵列上的一栅格阵列。在一些实施例中，栅格阵列包括形成于像素阵列的像素上及像素之间的栅格结构。栅格结构还包括金属结构，其用以反射辐射以创造用于将辐射导引至像素的光学路径。在一些实施例中，第一阻障层形成于邻近每一金属结构的一或多个侧壁。在一些实施例中，第一阻障层进一步设置于金属结构中的每一者上。在一些实施例中，半导体元件包刮在金属结构中的每一者下的第二阻障层。在一些实施例中，半导体元件包括邻近第一阻障层的侧壁的钝化层，使得第一阻障层在钝化层与金属结构之间。在一些实施例中，半导体元件包含互补式金属氧化物半导体影像感测器，诸如，背侧照射互补式金属氧化物半导体影像感测器。

在一些实施例中，第一阻障层减少金属结构内的金属至栅格结构之间的光学路径内的扩散。在一些实施例中，第一阻障层提供金属结构与周围非金属材料(诸如，钝化层)之间的提升的粘着力。

图1A至图1J为根据一些实施例的形成有第二阻障层118的半导体元件100的横截面图。在一些实施例中，半导体元件100包含互补式金属氧化物半导体(complementarymetal-oxide-semiconductor；CMOS)影像感测器，诸如，背侧照射互补式金属氧化物半导体影像感测器。

参看图1A，根据一些实施例，提供包括像素阵列105的基板101。基板101具有前侧109及背侧102。在一些实施例中，基板101为单晶硅基板、包括单晶硅的掺杂基板(具有<100>结晶方向)或其他合适材料。像素阵列105包括形成于基板101内或基板的前侧109上的多个像素107，诸如，光电二极管、光晶体管等。在一些实施例中，像素107用以感测自背侧102朝向基板101投射的辐射，诸如，入射光。经由背侧102进入基板101的辐射由像素107中的一或多个侦测。在一些实施例中，像素107包括钉扎层光电二极管(pinned layerphotodiodes)、光栅(photogates)、重设晶体管(reset transistors)、源极随耦器晶体管(source follower transistors)、转移晶体管(transfer transistors)等。像素107可相互间有变化以具有不同接合面深度、厚度、宽度等等。即使描绘2个像素，但任何数目个像素可形成于基板101内。在一些实施例中，诸如背侧隔离区域的隔离区域103安置于像素107之间，使得隔离区域103在垂直于辐射行进的方向114的一方向上与像素107偏移，辐射行进以进入基板101且由像素107侦测。在一些实施例中，隔离区域103为浅槽隔离(shallowtrench isolation；STI)结构。

根据一些实施例，互连结构113形成于基板101的前侧109上。在一些实施例中，互连结构113包括多个经图案化介电层及传导层，其提供半导体元件100的各种掺杂的特征、电路系统及输入端/输出端之间的互连，诸如，布线。在一些实施例中，互连结构113包括层间介电质及多层互连结构，诸如，接点、导通体、金属线等。为了图示的目的，互连结构113包括图1A中图示的传导线115及导通体/接点116，其仅为例示性的，且实际定位及组态可取决于设计需求而变化。

在一些实施例中，额外层形成于互连结构113与基板101的前侧109之间。举例而言，层间介电质、热介电质、金属区块、再分布层等可存在于互连结构113与基板101的前侧109之间。在一些实施例中，额外层形成于互连结构113的背对基板101的一表面上，诸如，层间介电质、热介电质、再分布层、特殊应用集成电路等。在一些实施例中，载体基板经由互连结构113及基板101的前侧109上存在的任何额外层与基板101结合，使得可如下所述执行基板101的后侧102的处理。

在一些实施例中，半导体元件100可包括在图1A中或在前述图中未展示的其他区域。举例而言，在半导体元件100为背侧照射互补式金属氧化物半导体(CMOS)影像感测器的情况下，背侧照射互补式金属氧化物半导体(CMOS)影像感测器可包括一像素区域(展示其至少一部分)、一周边区域(未展示)、一接触垫区域(未展示)、一黑阶校准区域(未展示)、一背侧刻划线区域(未展示)等。

图1B至图1J为一栅格阵列形成于基板101上的横截面图。参看图1B，根据一些实施例，第一介电层104形成于基板101上。在一些实施例中，第一介电层104包括实质上对意欲由像素107接收的辐射的波长光学透明的材料。在一些实施例中，第一介电层104包括SiO₂或低k材料。低k介电材料具有低于约3.9的k值(介电常数)。一些低k介电材料具有低于约3.5的k值，且可具有低于约2.5的k值。

参看图1C，根据一些实施例，第一阻障层106形成于第一介电层104上。在一些实施例中，第一阻障层106包括金属材料。金属材料的实例包括但不限于钨(W)、铜(Cu)、铝(Al)、钴(Co)、镍(Ni)、钛(Ti)、钽(Ta)、其合金，或其他合适金属材料。在一些实施例中，第一阻障层106包括介电材料。介电材料的实例包括但不限于氧化硅(SiO_x)、氮化硅(SiN_x)、碳化硅(SiC_x)、氮化钛(TiN_x)、氮化钽(TaN_x)、氧化铪(HfO_x)、氧化钽(TaO_x)、氧化铝(AlO_x)或其他合适介电材料，其中x为大于或等于1的值。在一些实施例中，第一阻障层106包括单一材料层。在一些实施例中，第一阻障层106包括多个材料层。举例而言，第一阻障层106可包含一氮化硅(SiN_x)层、氧化硅(SiO_x)层及另一氮化硅(SiN_x)层。

参看图1D，根据一些实施例，一金属层108形成于第一阻障层106上。在一些实施例中，金属层108包含钨或其他合适金属材料。参看图1E，根据一些实施例，一第二介电层110形成于金属层108上，且一第三介电层111形成于第二介电层110上。在一些实施例中，第二介电层110的材料组成与第三介电层111的材料组成不同。在一些实施例中，第二介电层110包含SiO₂或低k材料。在一些实施例中，第二介电层110具有与第一介电层104相同的材料组成。在一些实施例中，第三介电层111包含高k介电材料。如本文中使用，术语“高k介电”指具有大于或等于约3.9(其为SiO₂的k值)的介电常数k的材料。高k介电层的材料可为任何合适材料。高k介电层的材料的实例包括但不限于Al₂O₃、HfO₂、ZrO₂、La₂O₃、TiO₂、SrTiO₃、LaAlO₃、Y₂O₃、Al₂O_xN_y、HfO_xN_y、ZrO_xN_y、La₂O_xN_y、TiO_xN_y、SrTiO_xN_y、LaAlO_xN_y、Y₂O_xN_y、SiON、SiN_x其硅酸盐及其合金。每一x值独立地自0.5至3，且每一y值独立地自0至2。

虽然实例实施例将两个介电层110、111图示为形成于金属层108上，但任何数目个介电层可形成于金属层108上。举例而言，在一些实施例中，第二介电层110而非第三介电层111形成于金属层108上。此外，在一些实施例中，第二介电层110及第三介电层111皆不形成于金属层108上，且因此跳过关于图1E描述的制程。

参看图1F，根据一些实施例，第一介电层104、第一阻障层106、金属层108、第二介电层110及第三介电层111经移除以界定栅格结构112。在一些实施例中，栅格结构112中的每一者包含自第一介电层104界定的一第一介电结构104'、自第一阻障层106界定的一第一阻障结构106'、自金属层108界定的一金属结构108'、自第二介电层110界定的一第二介电结构110'及自第三介电层111界定的一第三介电结构111'中的至少一者。在一些实施例中，每一栅格结构112安置于两个邻近像素之间，使得一第一栅格结构112的第一介电结构104'、第一阻障结构106'、金属结构108'、第二介电结构110'及第三介电结构111'上覆基板101的在第一像素107与第二像素107之间的一部分119。在一些实施例中，在每一栅格结构112与每一像素107上之间是光学路径117，经由该光学路径117，辐射由邻近栅格结构112导引至在邻近栅格结构112之间的一像素107。

在一些实施例中，通过一蚀刻制程移除第一介电层104、第一阻障层106、金属层108、第二介电层110及第三介电层111的部分。在一些实施例中，该蚀刻制程包含在该第三介电层111上形成一光阻层及图案化该光阻层使得下伏第三介电层111的一些部分由光阻层覆盖，而第三介电层111的其他部分未被覆盖或经暴露。

在一些实施例中，在光阻层的图案化后，第三介电层111的未由该光阻层覆盖的部分曝露于一蚀刻剂，该蚀刻剂移除或蚀刻掉第三介电层111的部分，以及第二介电层110、金属层108、第一阻障层106及第一介电层104的在第三介电层111的未覆盖部分下的部分。在一些实施例中，取决于层104、106、108、110及111的材料组成及层104、106、108、110及111的蚀刻选择率，可使用不同蚀刻化学性或不同蚀刻方法在多个阶段中执行蚀刻制程以移除第一介电层104、第一阻障层106、金属层108、第二介电层110及第三介电层111的部分。

在一些实施例中，栅格结构112的侧壁是垂直的或处于垂直于基板101的顶表面的一平面中。在一些实施例中，栅格结构112的侧壁逐渐变小(诸如，在图6中所图示)。在一些实施例中，栅格结构112的不同层具有不同侧壁角度，诸如，其中第三介电结构111'具有与第二介电结构110'、金属结构108'、第一阻障结构106'或第一介电结构104'中的至少一者不同的侧壁角度。在一些实施例中，至少一个层收缩(诸如，在图7中所绘示)，使得该至少一个层的中间部分的宽度小于该至少一个层的在该中间部分上方的一上部部分的宽度，且小于该至少一个层的在该中间部分下方的一下部部分的宽度。在一些实施例中，其中各种层的侧壁是垂直的，相互共平面，均匀地逐渐变小，收缩，或具有各种锥形角度(导致结构104'、106'、108'、110'、111'中的一或多者具有不同侧壁角度)，随执行该或该等蚀刻制程的方式而变。

在一些实施例中，在该或该等蚀刻制程后，基板101的上覆像素107的部分保持由第一介电层104的至少一部分覆盖或隐藏。因此，在形成了栅格结构112后，像素107继续处于第一介电层104之下。在一些实施例中，基板101的上覆像素107的部分归因于该或该等蚀刻制程而经暴露。

参看图1G，根据一些实施例，一第二阻障层118形成于栅格结构112上。在一些实施例中，第二阻障层118进一步形成于第一介电层104上。在一些实施例中，第二阻障层118保形地形成于栅格结构112及第一介电层104上。在一些实施例中，第二阻障层118可按非保形方式形成。在一些实施例中，第二阻障层118接触第三介电结构111'、第二介电结构110'、金属结构108'、第一阻障结构106'或第一介电结构104'中的至少一者的侧壁。在一些实施例中，第二阻障层208接触第一介电层104的侧壁(诸如，第一介电结构104'的侧壁)及第一介电层104的顶表面。在一些实施例中，第二阻障层208的厚度是不均匀的。举例而言，如由图5图示，最接近栅格结构112的中间侧壁部分的第二阻障层118的宽度502小于最接近栅格结构112的下部侧壁部分的第二阻障层118的宽度504。在一些实施例中，第二阻障层118包含SiOx、SiN_x、SiC_x、TiN_x、TaN_x、HfO_x、TaO_x、AlO_x或其他合适材料。在一些实施例中，第二阻障层118具有与第一阻障层106相同的材料组成。

在一些实施例中，第二阻障层118包含多个层，诸如，提供用于金属结构108'的隔离的第一TiN层，及接着提供与一后续形成的钝化层122的改良粘着力的第二Ti层。在一些实施例中，第一TiN层具有约35埃的厚度。在一些实施例中，第二Ti层具有约100埃的厚度。在一些实施例中，第二阻障层118具有约10埃与2,000埃之间的厚度。

在于该或该等蚀刻制程后基板101的上覆像素107的部分保持由第一介电层104隐藏的一些实施例中，第一介电层104将第二阻障层118与基板101的上覆像素107的部分分开，且由此与像素107分开。在于该或该等蚀刻制程后基板101的上覆像素107的部分经暴露的一些实施例中，第二阻障层118可接触基板101的上覆像素107的部分。

参看图1H，根据一些实施例，移除第二阻障层118的一部分。在一些实施例中，第二阻障层118的上覆第一介电层104且在栅格结构112之间的一部分通过一蚀刻制程移除。在基板101的上覆像素107的部分由第一介电层104覆盖的一些实施例中，第二阻障层118的部分的移除暴露第一介电层104。在基板101的上覆像素107的部分未由第一介电层104覆盖的一些实施例中，第二阻障层118的部分的移除暴露基板101的上覆像素107的部分。在一些实施例中，第二阻障层118的上覆第三介电层111的一部分亦通过该蚀刻制程移除。在一些实施例中，第二蚀刻制程为不利用光阻遮罩的一毯覆式蚀刻制程。

参看图1I，根据一些实施例，钝化层122形成于栅格结构112上。在基板101的上覆像素107的部分由第一介电层104覆盖的一些实施例中，钝化层122形成于第一介电层104上。在基板101的上覆像素107的部分由第一介电层104覆盖的一些实施例中，钝化层122接触第一介电层104的顶表面。在基板101的上覆像素107的部分未由第一介电层104覆盖的一些实施例中，钝化层122接触基板101的上覆像素107的部分的背侧。在一些实施例中，钝化层122接触第二阻障层118的侧壁。

在一些实施例中，使用保形沉积制程形成钝化层122，以沉积具有与第二阻障层118的材料组成不同的材料组成的材料。在一些实施例中，钝化层122具有约10埃与约2,000埃之间的厚度。在一些实施例中，钝化层122包含实质上对意欲由像素107接收的辐射的波长光学透明的材料。

参看图1J，根据一些实施例，滤光片材料130、132形成于栅格结构112之间的光学路径117内。在一些实施例中，第一滤光片材料130沉积于第一对邻近栅格结构112之间且上覆第一像素107以便滤波经由第一滤光片材料130以通道输送至第一像素107的某些波长(色彩)的辐射。在一些实施例中，第二滤光片材料132沉积于第二对邻近栅格结构112之间且上覆第二像素107以便滤波经由第二滤光片材料132以通道输送至第二像素107的某些波长(色彩)的辐射。在一些实施例中，第一滤光片材料130与第二滤光片材料132具有不同材料组成以使不同波长能够被滤波。在一些实施例中，钝化层122安置于滤光片材料130、132与第一介电层104之间，或滤光片材料130、132与基板101的上覆像素107的部分之间。

在一些实施例中，第二阻障层118提供金属结构108'与钝化层122之间的隔离。在一些实施例中，相对于未提供第二阻障层118的一结构，第二阻障层118提供至钝化层122的改良粘着力。在一些实施例中，通过提供隔离及粘着力，减轻金属结构108'经由钝化层122的扩散，由此减轻金属结构108'造成对光学路径117的干扰的可能性。

图2A至图2I为根据一些实施例的形成有一第二阻障层208的一半导体元件200的横截面图。在一些实施例中，该半导体元件200包含一CMOS影像感测器，诸如，一背侧照射CMOS影像感测器。

参看图2A，根据一些实施例，提供包含一像素阵列105的一基板101。基板101具有一前侧109及一背侧102。像素阵列105包含形成于基板101内的多个像素107，诸如，光电二极管、光晶体管等。在一些实施例中，像素107用以感测自背侧102朝向基板101投射的辐射，诸如，入射光。经由背侧102进入基板101的辐射由像素107中的一或多个侦测。在一些实施例中，像素107包含钉扎层光电二极管、光栅、重设晶体管、源极随耦器晶体管、转移晶体管等。像素107可相互间有变化以具有不同接合面深度、厚度、宽度等等。即使描绘2个像素，但任何数目个像素可形成于基板101内。在一些实施例中，诸如背侧隔离区域的隔离区域103安置于像素107之间，使得隔离区域103在垂直于辐射行进的方向114的一方向上与像素107偏移，辐射行进以进入基板101且由像素107侦测。在一些实施例中，隔离区域103为浅槽隔离(shallow trench isolation；STI)结构。

根据一些实施例，一互连结构113形成于基板101的前侧109上。在一些实施例中，互连结构113包含多个经图案化介电层及传导层，其提供半导体元件100的各种掺杂的特征、电路系统及输入端/输出端之间的互连，诸如，布线。在一些实施例中，互连结构113包含一层间介电质及多层互连结构，诸如，接点、导通体、金属线等。为了图示的目的，互连结构113包含图2A中图示的传导线115及导通体/接点116，其仅为例示性的，且实际定位及组态可取决于设计需求而变化。

图2B至图2I为一栅格阵列形成于基板101上的横截面图。参看图2B，根据一些实施例，一第一介电层104形成于基板101上。在一些实施例中，第一介电层104包含实质上对意欲由像素107接收的辐射的波长光学透明的材料。在一些实施例中，第一介电层104包含SiO₂或低k材料。

参看图2C，根据一些实施例，一第一阻障层106形成于第一介电层104上。在一些实施例中，第一阻障层106包含金属材料。金属材料的实例包括但不限于W、Cu、Al、Co、Ni、Ti、Ta、其合金，或其他合适金属材料。在一些实施例中，第一阻障层106包含介电材料。介电材料的实例包括但不限于SiO_x、SiN_x、SiC_x、TiN_x、TaN_x、HfO_x、TaO_x、AlO_x或其他合适介电材料，其中x为大于或等于1的一值。在一些实施例中，第一阻障层106包含单一材料层。在一些实施例中，第一阻障层106包含多个材料层。举例而言，第一阻障层106可包含一SiN_x层、一SiO_x层及另一SiN_x层。

参看图2D，根据一些实施例，一金属层108形成于第一阻障层106上。在一些实施例中，金属层108包含钨或其他合适金属材料。参看图2E，根据一些实施例，第一介电层104、第一阻障层106及金属层108经移除以界定栅格结构202。在一些实施例中，栅格结构202中的每一者包含自第一介电层104界定的一第一介电结构104'、自第一阻障层106界定的一第一阻障结构106'及自金属层108界定的一金属结构108'中的至少一者。在一些实施例中，每一栅格结构202安置于两个邻近像素之间，使得一第一栅格结构112的第一介电结构104'、第一阻障结构106'及金属结构108'上覆基板101的在第一像素107与第二像素107之间的一部分119。在一些实施例中，在每一栅格结构202与每一像素107上之间是光学路径117，经由该光学路径117，辐射由邻近栅格结构202导引至在邻近栅格结构202之间的一像素107。在一些实施例中，蚀刻制程包含一光微影且蚀刻制程以界定栅格结构202。

在一些实施例中，第一介电层104、第一阻障层106及金属层108的部分通过一蚀刻制程移除。在一些实施例中，该蚀刻制程包含在该金属层108上形成一光阻层及图案化该光阻层使得下伏金属层108的一些部分由光阻层覆盖，而金属层108的其他部分未被覆盖或经暴露。

在一些实施例中，在光阻层的图案化后，金属层108的未由该光阻层覆盖的部分曝露于一蚀刻剂，该蚀刻剂移除或蚀刻掉金属层108的部分，以及第一阻障层106及第一介电层104的在金属层108的未覆盖部分下的部分。在一些实施例中，取决于层104、106及108的材料组成及层104、106及108的蚀刻选择率，可使用不同蚀刻化学性或不同蚀刻方法在多个阶段中执行蚀刻制程以移除第一介电层104、第一阻障层106及金属层108的部分。

在一些实施例中，栅格结构202的侧壁是垂直的或处于垂直于基板101的顶表面的一平面中。在一些实施例中，栅格结构202的侧壁逐渐变小(诸如，在图6中所图示)。在一些实施例中，栅格结构202的不同层具有不同侧壁角度，诸如，其中金属结构108'具有与第一阻障结构106'或第一介电结构104'中的至少一者不同的侧壁角度。在一些实施例中，至少一个层收缩(诸如，在图7中所绘示)，使得该至少一个层的中间部分的宽度小于该至少一个层的在该中间部分上方的一上部部分的宽度，且小于该至少一个层的在该中间部分下方的一下部部分的宽度。在一些实施例中，其中各种层的侧壁是垂直的，相互共平面，均匀地逐渐变小，收缩，或具有各种锥形角度(导致结构104'、106'、108'中的一或多者具有不同侧壁角度)，随执行该或该等蚀刻制程的方式而变。

在一些实施例中，在该或该等蚀刻制程后，基板101的上覆像素107的部分保持由第一介电层104的至少一部分覆盖或隐藏。因此，在形成了栅格结构202后，像素107继续处于第一介电层104之下。在一些实施例中，基板101的上覆像素107的部分归因于该或该等蚀刻制程而经暴露。

参看图2F，根据一些实施例，一第二阻障层208形成于栅格结构202上。在一些实施例中，第二阻障层208进一步形成于第一介电层104上。在一些实施例中，第二阻障层208保形地形成于栅格结构202及第一介电层104上。在一些实施例中，第二阻障层208可按非保形方式形成。在一些实施例中，第二阻障层208接触金属结构108'的侧壁。在一些实施例中，第二阻障层208接触第一介电层104的侧壁(诸如，第一介电结构104'的侧壁)及第一介电层104的顶表面。在一些实施例中，第二阻障层208包含SiOx、SiN_x、SiC_x、TiN_x、TaN_x、HfO_x、TaO_x、AlO_x或其他合适材料。在一些实施例中，第二阻障层208具有与第一阻障层106相同的材料组成。

在一些实施例中，第二阻障层208包含多个层，诸如，提供用于金属结构108'的隔离的第一TiN层，及接着提供与一后续形成的钝化层216的改良粘着力的第二Ti层。在一些实施例中，第一TiN层具有约35埃的厚度。在一些实施例中，第二Ti层具有约100埃的厚度。在一些实施例中，第二阻障层208具有约10埃与2,000埃之间的厚度。

在于该或该等蚀刻制程后基板101的上覆像素107的部分保持由第一介电层104隐藏的一些实施例中，第一介电层104将第二阻障层208与基板101的上覆像素107的部分分开。在于该或该等蚀刻制程后基板101的上覆像素107的部分经暴露的一些实施例中，第二阻障层208可接触基板101的上覆像素107的部分。

参看图2G，根据一些实施例，移除第二阻障层208的一部分。在一些实施例中，第二阻障层208的上覆第一介电层104且在栅格结构202之间的一部分通过一蚀刻制程移除。在基板101的上覆像素107的部分由第一介电层104覆盖的一些实施例中，第二阻障层208的部分的移除暴露第一介电层104。在基板101的上覆像素107的部分未由第一介电层104覆盖的一些实施例中，第二阻障层208的部分的移除暴露基板101的上覆像素107的部分。在一些实施例中，该蚀刻制程利用一光阻遮罩保护第二阻障层208的上覆金属结构108'的一部分不被蚀刻制程蚀刻。在一些实施例中，归因于将光阻遮罩用于蚀刻制程，第二阻障层208的部分208'上覆像素107。

参看图2H，根据一些实施例，钝化层216形成于栅格结构202上。在基板101的上覆像素107的部分由第一介电层104覆盖的一些实施例中，钝化层216形成于第一介电层104上。在基板101的上覆像素107的部分由第一介电层104覆盖的一些实施例中，钝化层216接触第一介电层104的顶表面。在基板101的上覆像素107的部分未由第一介电层104覆盖的一些实施例中，钝化层216接触基板101的上覆像素107的部分的背侧。在一些实施例中，钝化层216接触第二阻障层208的侧壁及顶表面。

在一些实施例中，使用保形沉积制程形成钝化层216，以沉积具有与第二阻障层208的材料组成不同的材料组成的材料。在一些实施例中，钝化层216具有约10埃与约2,000埃之间的厚度。在一些实施例中，钝化层216包含实质上对意欲由像素107接收的辐射的波长光学透明的材料。

参看图2I，根据一些实施例，滤光片材料130、132形成于栅格结构202之间的光学路径117内。在一些实施例中，第一滤光片材料230沉积于第一对邻近栅格结构202之间且上覆第一像素107以便滤波经由第一滤光片材料230以通道输送至第一像素107的某些波长(色彩)的辐射。在一些实施例中，第二滤光片材料232沉积于第二对邻近栅格结构202之间且上覆第二像素107以便滤波经由第二滤光片材料232以通道输送至第二像素107的某些波长(色彩)的辐射。在一些实施例中，第一滤光片材料230与第二滤光片材料232具有不同材料组成以使不同波长能够被滤波。在一些实施例中，钝化层122安置于滤光片材料130、132与第一介电层104之间，或滤光片材料130、132与基板101的上覆像素107的部分之间。

在一些实施例中，第二阻障层208提供金属结构108'与钝化层216之间的隔离。在一些实施例中，相对于未提供第二阻障层208的一结构，第二阻障层208提供至钝化层216的改良粘着力。在一些实施例中，通过提供隔离及粘着力，减轻金属结构108'经由钝化层216的扩散，由此减轻金属结构108'造成对光学路径117的干扰的可能性。

图3为根据一些实施例的形成有一第二阻障层118的一半导体元件300的横截面图。半导体元件300与图1J中图示的半导体元件100的不同之处在于，第二阻障层118是根据关于图2G描述的制程蚀刻，使得第二阻障层118安置于第三介电结构111'的顶表面与钝化层122的底表面之间。此外，在一些实施例中，归因于将光阻遮罩用于蚀刻制程，第二阻障层118的部分302上覆像素107。

图4为根据一些实施例的形成有一第二阻障层208的一半导体元件400的横截面图。半导体元件400与图2I中图示的半导体元件200的不同之处在于，第二阻障层208是根据关于图1H描述的制程蚀刻，使得第二阻障层208经自金属结构108'的顶表面及第一介电层104的顶表面移除。

图5为根据一些实施例的形成有一第二阻障层118的一半导体元件500的横截面图。半导体元件500与图1J中图示的半导体元件100的不同之处在于，第二阻障层118非保形地形成于栅格结构112上，使得第二阻障层118的第一部分的宽度502与第二阻障层118的第二部分的宽度504不同。在一些实施例中，在第二阻障层118的底部或顶部附近的宽度504大于第二阻障层118的在第二阻障层118的中间部分附近的宽度502。应了解，虽然实例实施例将第二阻障层118图示为在类似于半导体元件100的半导体元件500的彼形成期间非保形地形成，但第二阻障层118亦可在半导体元件200、300、400中的任一者的形成期间非保形地形成。

图6为形成有金属结构108'的一半导体元件600的横截面图，归因于移除金属层108的一部分以形成金属结构108'的蚀刻制程，该金属结构108'具有一收缩的构型。举例而言，在一些实施例中，在金属结构108'的中间部分中的宽度602小于在金属结构108'的在中间部分下方的下部部分中的宽度604，且小于在金属结构108'的在中间部分上方的上部部分中的宽度606。在金属结构108'具有一收缩的构型的一些实施例中，第二阻障层118可以非保形方式形成，使得邻近金属结构108'的中间部分的第二阻障层118的宽度大于邻近第一阻障结构106'、第二介电结构110'、第三介电结构111'等的第二阻障层118的宽度。在金属结构108'具有一收缩的构型的一些实施例中，第二阻障层118可以保形方式形成，且邻近金属结构108'的中间部分的钝化层122的宽度或滤光片130、132的宽度大于邻近第一阻障结构106'、第二介电结构110'、第三介电结构111'等的钝化层122的宽度或滤光片130、132的宽度。

图7为形成有栅格结构112的一半导体元件700的横截面图，归因于该或该等蚀刻制程，该栅格结构112具有一逐渐变小构型。在一些实施例中，第一介电结构104'的平均宽度701大于第一阻障结构106'的平均宽度702。在一些实施例中，第一阻障结构106'的平均宽度702大于金属结构108'的平均宽度703。在一些实施例中，金属结构108'的平均宽度703大于第二介电结构110'的平均宽度704。在一些实施例中，第二介电结构110'的平均宽度704大于第三介电结构111'的平均宽度705。

在一些实施例中，提供一种半导体元件，其包括像素阵列、金属结构、第一阻障层以及钝化层。像素阵列包括第一像素及第二像素。金属结构上覆基板的在第一像素与第二像素之间的一部分。第一阻障层邻近金属结构的侧壁。钝化层邻近第一阻障层的侧壁，其中第一阻障层在钝化层与金属结构之间。

在一些实施例中，半导体元件还包括第二阻障层，第二阻障层位于金属结构之下。

在一些实施例中，第二阻障层与第一阻障层包括相同材料成分。

在一些实施例中，第一阻障层覆盖金属结构。

在一些实施例中，钝化层上覆第一阻障层。

在一些实施例中，第一阻障层与金属结构的侧壁接触，且钝化层与第一阻障层的侧壁接触。

在一些实施例中，第一阻障层与金属结构的侧壁接触，且钝化层与金属结构的顶表面接触。

在一些实施例中，半导体元件还包括介电层，介电层上覆第一像素且位于金属结构之下，钝化层与介电层接触。

在一些实施例中，第一阻障层与介电层的侧壁接触。

在一些实施例中，半导体元件还包括介电层，介电层位于金属结构上方，第一阻障层邻近介电层的侧壁。

在一些实施例中，半导体元件还包括滤光片材料，滤光片材料上覆第一像素且邻近钝化层的侧壁。

在一些实施例中，提供一种半导体元件，其包括像素阵列、第一阻障层、金属结构以及第二阻障层。像素阵列包括第一像素及第二像素。第一阻障层上覆基板的在第一像素与第二像素之间的一部分。金属结构上覆第一阻障层且上覆基板的在第一像素与第二像素之间的一部分。第二阻障层邻近金属结构的侧壁且与第一阻障层的侧壁接触。

在一些实施例中，第一阻障层与第二阻障层包含相同材料成分。

在一些实施例中，半导体元件还包括钝化层，第二阻障层在金属结构与钝化层之间。

在一些实施例中，半导体元件还包括第一介电层，第一介电层位于第一阻障层之下。

在一些实施例中，半导体元件还包括钝化层，钝化层及第二阻障层接触第一介电层。

在一些实施例中，第一阻障层接触第一介电层。

在一些实施例中，提供一种用于形成一半导体元件的方法。此方法包括形成金属结构在第一介电层上及上覆基板的在第一像素与第二像素之间的一部分。此方法还包括在金属结构及第一介电层上形成第一阻障层。此方法进一步包括移除第一阻障层的在第一介电层上的一部分以暴露第一介电层的顶表面。此方法亦包括在移除第一阻障层的部分后在第一介电层的顶表面上形成滤光片。

在一些实施例中，方法还包括在移除第一阻障层的部分后且在形成滤光片前在第一介电层的顶表面上形成钝化层。

在一些实施例中，方法还包括移除第一阻障层的在金属结构上的一部分，以及在移除第一阻障层的在金属结构上的部分后在金属结构上形成钝化层。

前文概括了若干实施例的特征，使得熟悉此项技术者可更好地理解本揭露内容的态样。熟悉此项技术者应了解，其可易于将本揭露内容用作用于设计或修改其他处理程序及结构以用于实行相同目的及/或达成本文中介绍的实施例的相同优势的基础。熟悉此项技术者亦应认识到，此等等效构造不脱离本揭露内容的精神及范畴，且在不脱离本揭露内容的精神及范畴的情况下，其可进行各种改变、取代及更改。

本文中提供了实施例的各种操作。描述该等操作中的一些或所有的次序不应被解释为暗示此等操作有必要与次序相关。应了解到具有本描述的准备的替代排序。另外，应理解，并非所有操作皆有必要存在于本文中提供的每一实施例中。又，应理解，并非所有操作皆是必要的。

应了解，本文中描绘的层、特征、元件等是通过相对于彼此的特定尺寸(诸如，结构尺寸或定向)图示，例如，为了简化和易于理解的目的，且在一或多个实施例中，其实际尺寸实质上与本文中图示的尺寸不同。另外，存在用于形成本文中提到的层、特征、元件等的多种技术，诸如，蚀刻技术、植入技术、掺杂技术、旋涂技术、溅镀技术(诸如，磁控管或离子束溅镀)、生长技术(诸如，热生长)或沉积技术(诸如，CVD、PVD、PECVD或ALD)。

此外，“例示性”在本文中用来意谓充当一实例、个例、例子等，且未必为有利的。如在本申请中使用，“或”意欲意谓一包括性“或”，而非一排他性“或”。此外，如在本申请中使用的“一(a及an)”及所附权利要求书大体被解释为意谓“一或多个”，除非另有指定或自上下文显见是针对一单数形式。又，A及B中的至少一者及/或类似者大体意谓A或B或A及B两者。此外，就使用“包括”、“具有(having、has)”、“伴有(with)”或其变型而言，此等术语意欲以类似于术语“包含”的方式而为包括性的。又，除非另有指定，否则“第一”、“第二”或类似者并不意欲暗示时间态样、空间态样、排序等。相反地，此等术语仅用作用于特征、元件、项目等的识别词、名称等。举例而言，第一元件及第二元件大体对应于元件A及元件B，或两个不同或两个相同元件或同一元件。

又，虽然本揭露内容已关于一或多个实施来展示及描述，但等效替代及修改将由其他熟悉此项技术者基于本说明书及附图的阅读及理解而想到。本揭露内容包含所有此等修改及更改，且不仅受到权利要求书的范畴限制。详言之，关于由以上描述的组件(例如，元件、资源等)执行的各种功能，除非另有指示，否则用以描述此等组件的术语意欲对应于执行描述的组件的指定功能的任一组件(例如，功能上等效的组件)，即使在结构上不等效于揭露的结构。此外，虽然本揭露内容的一特定特征可已关于若干个实施中的仅一者揭露，但此特征可与如对于任一给定或特定应用可为需要且有利的其他实施的一或多个其他特征组合。