阅读说明：本技术 一种多轴绝对编码器解算电路系统 (Multi-axis absolute encoder resolving circuit system ) 是由 徐立 王金 徐勇 喻凯 于 2019-09-20 设计创作，主要内容包括：本发明公开了一种五轴绝对式编码器解算解算电路系统,包括：FPGA模块,时钟信号转换电路,数据信号转换电路,同步信号输出,ISA位置信号输出及绝对式编码器接口。其特征在于：FPGA模块发送统一的10K时钟信号,其中五路信号经过收发器送入到五个角度编码器,第六路经过收发器后,通过IO口,输出同步信号给用户使用；FPGA模块发送位置信息采集指令到五个角度编码器,五个编码器的位置信息经过5路收发器,五路控制信号分别控制信号转换电路,依次通过一路接收端传送到FPGA模块进行五个编码器的位置解算,并通过位置输出接口传送到工控机。总体设计实现了五个绝对式角度编码器的位置信息解算及提供高精度的时钟同步信号,克服了现有技术的不足。(The invention discloses a five-axis absolute encoder resolving circuit system, which comprises: the system comprises an FPGA module, a clock signal conversion circuit, a data signal conversion circuit, a synchronous signal output, an ISA position signal output and an absolute encoder interface. The method is characterized in that: the FPGA module sends a uniform 10K clock signal, wherein five paths of signals are sent to five angle encoders through a transceiver, and a sixth path of signals are sent to the transceivers and then output synchronous signals to users through an IO port; the FPGA module sends a position information acquisition instruction to five angle encoders, position information of the five encoders passes through the 5-path transceiver, five control signals respectively control the signal conversion circuit, the position information is transmitted to the FPGA module through one receiving end to be resolved by the five encoders, and the position information is transmitted to the industrial personal computer through the position output interface. The overall design realizes the position information resolving of five absolute type angle encoders and provides a high-precision clock synchronization signal, and overcomes the defects of the prior art.)

一种多轴绝对编码器解算电路系统

技术领域

本发明涉及绝对式编码器绝对角位置解算的解算电路系统，尤其涉及五个轴的角位置解算。

背景技术

目前，角度编码器已经广泛的应用于工业控制领域中。市面上销售的解算电路只能提供单轴到三轴的绝对角位置解算功能，同时，无法满足高精度同步信号的功能。对于同时需要解算五个轴的角位置的解算电路，并进行高精度同步信号输出功能的，市面上销售的解算电路无法满足用户的实用要求。一种多轴绝对式编码器绝对角位置解算的解算电路系统可以同时解算五个轴的角位置，并能够提供用户高精度的同步信号来满足用户的使用。一种多轴绝对式编码器解算电路系统的设计及实现已经应用于工业控制领域，并取得良好的效果。

发明内容

本发明的目的在于提供一种五轴绝对式编码器解算电路系统，能够完成绝对编码器的位置信息解算功能、高精度同步信号输出功能。

本发明解决以上技术问题采用的技术方案是：首先，FPGA模块一方面发送统一的时钟信号，通过时钟信号转换电路，送入五个角度编码器，第六个通过时钟信号转换电路的时钟信号，通过IO端口，作为用户的时钟同步信号，另一方面发送控制信号到数据信号转换电路，控制指令的输出和数据的输入。接着，五个角度编码器将位置信息在信号转换电路输出有效的情况下，通过一个接收端口送入FPGA进行位置解算。最后，FPGA将各个轴的位置信息通过ISA接口，以1ms的周期传送到工控机。

本发明的有点是：第一，可以解算多达5个编码器的位置信息；第二，可以提供高精度的同步信号提供给用户。

附图说明

图1是多轴绝对式解算电路系统的整体结构示意图。

图2是多轴绝对式解算电路系统的时钟信号转换电路分解结构框图。

图3是多轴绝对式解算电路系统的数据信号转换电路分解结构框图。

图4是多轴绝对式解算电路系统时钟同步信号框图。

具体实施方式

实施例：

如图1：多轴绝对式解算电路系统包括：FPGA模块2，时钟信号转换电路5，数据信号转换电路6，同步信号输出3，ISA位置信号输出1，下载接口和存储7、高精度晶振8及绝对式编码器接口4。

如图2：通过外部的高精度晶振4提供FPGA模块2时钟信号，FPGA模块2将时钟信号一方面进行分频得到10K的发送周期信号，另一方面将时钟信号处理成500K的采样周期信号，时间周期长为100us；以载波的形式，将500K的采集信号通过10K的发送周期，发送到五路收发器，经过转换后，通过绝对式编码器接口8，传送到五个角度编码器。

如图3：FPGA模块2发送位置信息采集指令和控制信号，控制信号控制五路收发器为输出状态，将位置信息采集指令通过绝对式编码器接口4发送到各个编码器；各个编码器收到时钟信号后和位置信息采集指令后，通过绝对式编码器接口4发送位置信息到五路收发器电路上。FPGA模块2以5K的周期，发送控制信号到五路收发器上：在第一个周期，第一路收发器输入有效，其余四路输入无效，第二个周期，第二路收发器输入有效，其余四路输入无效，第三个周期，第三路收发器输入有效，其余四路输入无效，第四个周期，第四路收发器输入有效，其余四路输入无效，第五个周期，第五路收发器输入有效，其余四路输入无效。位置信息采用分时复用原理，通过1路接收信号RX，传送到FPGA模块2，进行位置信息解算。

如图4：通过外部的高精度晶振4提供FPGA模块2时钟信号，FPGA模块2将时钟信进行分频得到10K的时钟周期信号，发送到第六路收发器，经过转换后，通过IO端口3输出，提供给用户使用。