阅读说明：本技术 灵敏放大器、存储器和灵敏放大器的控制方法 (Sense amplifier, memory and control method of sense amplifier ) 是由 卢文娟 葛骏林 何军 应战 李新 曹堪宇 彭春雨 蔺智挺 吴秀龙 陈军宁 于 2020-08-13 设计创作，主要内容包括：本公开提供了一种灵敏放大器、存储器和灵敏放大器的控制方法,涉及半导体存储器技术领域。灵敏放大器包括：放大模块；控制模块,与放大模块电连接；其中,在读取第一位线上存储单元中数据的情况下,在灵敏放大器的失调补偿阶段,控制模块用于将放大模块配置为包括第一二极管结构、第一电流镜结构和输入输出相连的第一反相器；在读取第二位线上存储单元中数据的情况下,在灵敏放大器的失调补偿阶段,控制模块用于将放大模块配置为包括第二二极管结构、第二电流镜结构和输入输出相连的第二反相器。本公开可以实现灵敏放大器的失调补偿,进而提高半导体存储器的性能。(The disclosure provides a sense amplifier, a memory and a control method of the sense amplifier, and relates to the technical field of semiconductor memories. The sense amplifier includes: an amplifying module; the control module is electrically connected with the amplifying module; under the condition of reading data in the storage unit on the first bit line, in the offset compensation stage of the sensitive amplifier, the control module is used for configuring the amplifying module to comprise a first diode structure, a first current mirror structure and a first phase inverter connected with input and output; in the case of reading data in the memory cells on the second bit line, the control module is configured to configure the amplifying module to include a second diode structure, a second current mirror structure, and a second inverter connected to the input and the output during an offset compensation phase of the sense amplifier. The offset compensation of the sensitive amplifier can be realized, and the performance of the semiconductor memory is improved.)

灵敏放大器、存储器和灵敏放大器的控制方法

技术领域

本公开涉及半导体存储器技术领域，具体而言，涉及一种灵敏放大器、存储器和灵敏放大器的控制方法。

背景技术

随着手机、平板、个人计算机等电子设备的普及，半导体存储器技术也得到了快速的发展。例如DRAM(Dynamic Random Access Memory，动态随机存取存储器)，由于高密度、低功耗、低价格等优点，已广泛应用于各种电子设备中。

在DRAM中，灵敏放大器用于读取存储单元中的数据，具有一个位线BL(读取位线)输入端和一个位线BLB(参考位线)输入端。在读取操作(或刷新操作)中，灵敏放大器的作用就是读取位线BL和参考位线BLB之间的电压差，并放大两个位线间的电压差。

灵敏放大器中包括金属-氧化物半导体场效应晶体管(MOSFET)，然而，在半导体技术中，由于工艺和温度的变化，理论上相同的两个MOSFET可能失配，即具有不同的特性，使灵敏放大器产生失调噪声，而失调噪声会严重影响半导体存储器的性能。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种灵敏放大器、存储器和灵敏放大器的控制方法，进而至少在一定程度上克服由于灵敏放大器中晶体管的失配而影响半导体存储器性能的问题。

根据本公开的第一方面，提供一种灵敏放大器，包括：放大模块，放大模块用于读取第一位线或第二位线上存储单元的数据；控制模块，与放大模块电连接；其中，在读取第一位线上存储单元中数据的情况下，在灵敏放大器的失调补偿阶段，控制模块用于将放大模块配置为包括第一二极管结构、第一电流镜结构和输入输出相连的第一反相器；在读取第二位线上存储单元中数据的情况下，在灵敏放大器的失调补偿阶段，控制模块用于将放大模块配置为包括第二二极管结构、第二电流镜结构和输入输出相连的第二反相器。

可选地，放大模块包括：第一PMOS管；第二PMOS管；第一NMOS管，第一NMOS管的栅极与第一位线连接，第一NMOS管的漏极通过第一节点与第一PMOS管的漏极连接；第二NMOS管，第二NMOS管的栅极与第二位线连接，第二NMOS管的漏极通过第二节点与第二PMOS管的漏极连接；其中，在读取第一位线上存储单元中数据的情况下，在灵敏放大器的失调补偿阶段，第二NMOS管被配置为第一二极管结构，第一PMOS管和第二PMOS管被配置为第一电流镜结构，第一PMOS管和第一NMOS管被配置为输入输出相连的第一反相器；在读取第二位线上存储单元中数据的情况下，在灵敏放大器的失调补偿阶段，第一NMOS管被配置为第二二极管结构，第一PMOS管和第二PMOS管被配置为第二电流镜结构，第二PMOS管和第二NMOS管被配置为输入输出相连的第二反相器。

可选地，控制模块还包括：第一开关，第一开关的第一端与第一PMOS管的栅极连接，第一开关的第二端与第二PMOS管的栅极连接；第二开关，第二开关的第一端与第二PMOS管的栅极连接，第二开关的第二端与第一节点连接；第三开关，第三开关的第一端与第二节点连接，第三开关的第二端与第一PMOS管的栅极连接；第四开关，第四开关的第一端与第一节点连接，第四开关的第二端与第一位线连接；第五开关，第五开关的第一端与第二位线连接，第五开关的第二端与第二节点连接；其中，在读取第一位线上存储单元中数据的情况下，在灵敏放大器的失调补偿阶段，第一开关、第二开关、第四开关和第五开关闭合，第三开关断开；在读取第二位线上存储单元中数据的情况下，在灵敏放大器的失调补偿阶段，第一开关、第三开关、第四开关和第五开关闭合，第二开关断开。

可选地，在灵敏放大器的失调补偿阶段，第一PMOS管和第二PMOS管的源极接收第一电压，第一NMOS管和第二NMOS管的源极接地。

可选地，在读取第一位线上存储单元中数据的情况下，在灵敏放大器的第一放大阶段，控制模块用于将放大模块配置为第三反相器。

可选地，在读取第一位线上存储单元中数据的情况下，在灵敏放大器的第一放大阶段，第二PMOS管和第二NMOS管被控制为处于截止区，第一PMOS管和第一NMOS管被配置为第三反相器。

可选地，在读取第二位线上存储单元中数据的情况下，在灵敏放大器的第一放大阶段，控制模块用于将放大模块配置为第四反相器。

可选地，在读取第二位线上存储单元中数据的情况下，在灵敏放大器的第一放大阶段，第一PMOS管和第一NMOS管被控制为处于截止区，第二PMOS管和第二NMOS管被配置为第四反相器。

可选地，控制模块还包括：第六开关，第六开关的第一端与第二节点连接，第六开关的第二端与第一位线连接；第七开关，第七开关的第一端与第二位线连接，第七开关的第二端与第一节点连接；其中，在灵敏放大器的失调补偿阶段，第六开关和第七开关断开；在灵敏放大器的第一放大阶段，第一开关、第四开关和第五开关断开，第二开关、第三开关、第六开关和第七开关闭合。

可选地，在读取第一位线上存储单元中数据的情况下，在灵敏放大器的第一放大阶段，第一PMOS管的源极接收第一电压，第一NMOS管的源极接地，第二PMOS管的源极和第二NMOS管的源极接收第二电压；其中，第二电压小于第一电压。

可选地，在读取第二位线上存储单元中数据的情况下，在灵敏放大器的第一放大阶段，第二PMOS管的源极接收第一电压，第二NMOS管的源极接地，第一PMOS管的源极和第一NMOS管的源极接收第二电压；其中，第二电压小于第一电压。

可选地，在灵敏放大器的第一放大阶段之后的第二放大阶段，控制模块用于将放大模块配置为交叉耦合放大结构。

可选地，在灵敏放大器的第二放大阶段，第一开关、第四开关、第五开关断开，第二开关、第三开关、第六开关和第七开关闭合。

可选地，在灵敏放大器的第二放大阶段，第一PMOS管和第二PMOS管的源极接收第一电压，第一NMOS管和第二NMOS管的源极接地。

可选地，在灵敏放大器还包括：预充模块，用于在灵敏放大器的失调补偿阶段之前的预充阶段，对第一位线和第二位线进行预充电。

可选地，在灵敏放大器的预充阶段，第一开关、第二开关、第三开关、第六开关和第七开关断开，第四开关和第五开关闭合。

可选地，在灵敏放大器的预充阶段，第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管的源极均接收第二电压。

根据本公开的第二方面，提供一种存储器，包括如上述任意一项的灵敏放大器。

根据本公开的第三方面，提供一种灵敏放大器的控制方法，灵敏放大器包括放大模块和控制模块，灵敏放大器的控制方法包括：在读取第一位线上存储单元中数据的情况下，在灵敏放大器的失调补偿阶段，利用控制模块将放大模块配置为包括第一二极管结构、第一电流镜结构和输入输出相连的第一反相器；在读取第二位线上存储单元中数据的情况下，在灵敏放大器的失调补偿阶段，利用控制模块将放大模块配置为包括第二二极管结构、第二电流镜结构和输入输出相连的第二反相器。

可选地，在读取第一位线上存储单元中数据的情况下，在灵敏放大器的第一放大阶段，利用控制模块将放大模块配置为第三反相器；在读取第二位线上存储单元中数据的情况下，在灵敏放大器的第一放大阶段，利用控制模块将放大模块配置为第四反相器。

可选地，在灵敏放大器的第一放大阶段之后的第二放大阶段，利用控制模块将放大模块配置为交叉耦合放大结构。

在本公开的一些实施例所提供的技术方案中，通过控制模块的控制，在灵敏放大器的失调补偿阶段，将放大模块配置为包括二极管结构、电流镜结构和输入输出相连的反相器，并且在读取不同位线时，配置不同的电路结构。基于本公开的电路配置，可以调节灵敏放大器两边位线的电压，从而补偿由于失调噪声给灵敏放大器两边位线电压带来的影响，进而提高半导体存储器的性能。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1示意性示出了根据本公开的示例性实施方式的灵敏放大器的框图；

图2示意性示出了根据本公开的示例性实施方式的灵敏放大器的电路图；

图3示意性示出了根据本公开一实施例的灵敏放大器的具体配置方式的电路图；

图4示意性示出了根据本公开实施例的读取第一位线上存储单元中数据时灵敏放大器中所涉各控制信号的时序图；

图5示意性示出了根据本公开实施例的读取第一位线上存储单元中数据时在预充阶段灵敏放大器的电路图；

图6示意性示出了根据本公开实施例的读取第一位线上存储单元中数据时在失调补偿阶段灵敏放大器的电路图；

图7示意性示出了根据本公开实施例的读取第一位线上存储单元中数据时在第一放大阶段灵敏放大器的电路图；

图8示意性示出了根据本公开实施例的读取第一位线上存储单元中数据时在第二放大阶段灵敏放大器的电路图；

图9示意性示出了根据本公开实施例的读取第二位线上存储单元中数据时灵敏放大器中所涉各控制信号的时序图；

图10示意性示出了根据本公开实施例的读取第二位线上存储单元中数据时在预充阶段灵敏放大器的电路图；

图11示意性示出了根据本公开实施例的读取第二位线上存储单元中数据时在失调补偿阶段灵敏放大器的电路图；

图12示意性示出了根据本公开实施例的读取第二位线上存储单元中数据时在第一放大阶段灵敏放大器的电路图；

图13示意性示出了根据本公开实施例的读取第二位线上存储单元中数据时在第二放大阶段灵敏放大器的电路图；

图14示意性示出了根据本公开的示例性实施方式的灵敏放大器的控制方法的流程图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。

此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。“第一”、“第二”、“第三”、“第四”、“第五”、“第六”、“第七”、“第八”、“第九”的描述仅是为了区分，不应作为本公开的限制。

需要说明的是，本公开所说的术语“连接”，可以包括直接连接和间接连接。在直接连接中，端与端之间没有元器件，例如，开关A的第一端与开关B的第一端连接，可以是在开关A的第一端与开关B的第一端的连接线路上，只有连接线(如，金属线)，而不存在其他元器件。在间接连接中，端与端之间可以存在其他元器件，例如，开关C的第一端与开关D的第一端连接，可以是在开关C的第一端与开关D的第一端的连接线路上，除连接线外，连接线上还存在至少一个其他元器件(如，开关E等)。

在灵敏放大器中，由于制程上的差异以及工作环境的影响，可能导致晶体管的尺寸、迁移率、阈值电压等存在差别，各晶体管的性能通常不可能完全相同，这就会造成灵敏放大器失调，相当于出现了失调噪声，严重影响存储器读取数据的正确性。

例如，灵敏放大器包括两个对称配置的NMOS管，理想状态下，希望这两个NMOS管的性能完全相同。然而，在实际中，这两个NMOS管的阈值电压可能不同，这就会出现电路失调的情况。此时若不采取任何措施，在从存储单元读取数据时，就有可能将原本存储的“1”读成“0”错误输出，或者将原本存储的“0”读成“1”错误输出。

鉴于此，本公开提供了一种新的灵敏放大器。

图1示意性示出了根据本公开的示例性实施方式的灵敏放大器的框图。如图1所示，灵敏放大器1可以包括放大模块11和控制模块12。

放大模块11可以用于读取第一位线或第二位线上存储单元的数据；

控制模块12与放大模块11电连接。

在读取第一位线上存储单元中数据的情况下，在灵敏放大器的失调补偿阶段，控制模块12用于将放大模块11配置为包括第一二极管结构、第一电流镜结构和输入输出相连的第一反相器。

在读取第二位线上存储单元中数据的情况下，在灵敏放大器的失调补偿阶段，控制模块12用于将放大模块11配置为包括第二二极管结构、第二电流镜结构和输入输出相连的第二反相器。

在本公开的示例性实施方式中，第一二极管结构与第二二极管结构至少在电路配置上存在差异；第一电流镜结构与第二电流镜结构至少在电路配置上存在差异；第一反相器与第二反相器至少在电路配置上存在差异。

基于本公开的电路配置，可以调节灵敏放大器两边位线(第一位线和/或第二位线)的电压，从而补偿由于失调噪声给灵敏放大器两边位线电压带来的影响，进而提高半导体存储器的性能。

应当理解的是，本公开所述的失调噪声指的是放大模块11中至少两个晶体管(或元器件)之间的不一致而产生的电压差。在综合所有晶体管(或元器件)之间的电压差的情况下，失调噪声指代整个放大模块11的失调噪声。

放大模块11可以包括第一PMOS管(下面简称晶体管P1)、第二PMOS管(下面简称晶体管P2)、第一NMOS管(下面简称晶体管N1)、第二NMOS管(下面简称晶体管N2)。

在这种情况下，失调噪声可以是晶体管P1与晶体管P2的失调电压，也可以是晶体管N1与晶体管N2的失调电压，还可以是这二者综合后的失调电压，本公开对此不做限制。

图2示意性示出了根据本公开的示例性实施方式的灵敏放大器的电路图。

参考图2，晶体管P1的漏极与晶体管N1的漏极连接，晶体管P2的漏极与晶体管N2的漏极连接。另外，晶体管N1的栅极与第一位线BL连接，晶体管N2的栅极与第二位线BLB连接。

为了随后描述方便，可以在灵敏放大器中定义第一节点nL和第二节点nR。晶体管P1的漏极与晶体管N1的漏极连接于第一节点nL，晶体管P2的漏极与晶体管N2的漏极连接于第二节点nR。

本公开示例性实施方式的灵敏放大器的工作阶段可以被划分为：预充阶段、失调补偿阶段、第一放大阶段和第二放大阶段。

在读取第一位线BL上存储单元中数据的情况下，在灵敏放大器的失调补偿阶段，晶体管N2被配置为第一二极管结构，晶体管P1和晶体管P2被配置为第一电流镜结构，晶体管P1和晶体管N1被配置为输入输出相连的第一反相器。

在读取第二位线BLB上存储单元中数据的情况下，在灵敏放大器的失调补偿阶段，晶体管N1被配置为第二二极管结构，晶体管P1和晶体管P2被配置为第二电流镜结构，晶体管P2和晶体管N2被配置为输入输出相连的第二反相器。

本公开示例性实施方式通过控制模块来实现上述配置。参考图2，控制模块可以包括第一开关(下面简称开关K1)、第二开关(下面简称开关K2)、第三开关(下面简称开关K3)、第四开关(下面简称开关K4)和第五开关(下面简称开关K5)。

开关K1的第一端与晶体管P1的栅极连接，开关K1的第二端与晶体管P2的栅极连接；开关K2的第一端与晶体管P2的栅极连接，开关K2的第二端与第一节点nL连接；开关K3的第一端与第二节点nR连接，开关K3的第二端与晶体管P1的栅极连接；开关K4的第一端与第一节点nL连接，开关K4的第二端与第一位线BL连接；开关K5的第一端与第二位线BLB连接，开关K5的第二端与第二节点nR连接。

在读取第一位线BL上存储单元中数据的情况下，在灵敏放大器的失调补偿阶段，开关K1、开关K2、开关K4和开关K5闭合，开关K3断开。

在读取第二位线BLB上存储单元中数据的情况下，在灵敏放大器的失调补偿阶段，开关K1、开关K3、开关K4和开关K5闭合，开关K2断开。

其中，本公开对开关K1、开关K2、开关K3、开关K4和开关K5的类型不做限制。例如，开关K1可以是PMOS管、NMOS管或CMOS传输门；开关K2可以是PMOS管、NMOS管或CMOS传输门；开关K3可以是PMOS管、NMOS管或CMOS传输门；开关K4可以是PMOS管、NMOS管或CMOS传输门；开关K5可以是PMOS管、NMOS管或CMOS传输门。

在本公开的一些实施例中，开关K1可以包括控制端，用于响应第一控制信号(记为控制信号Current)控制开关K1的开关状态；开关K2也可以包括控制端，用于响应第二控制信号(记为控制信号CR)控制开关K2的开关状态；开关K3也可以包括控制端，用于响应第三控制信号(记为控制信号CL)控制开关K3的开关状态。

开关K4可以包括控制端，用于响应第四控制信号(记为控制信号Tran)控制开关K4的开关状态；开关K5也可以包括控制端，用于响应第四控制信号控制开关K5的开关状态。也就是说，开关K4与开关K5的控制端均可以接收第四控制信号。

此外，晶体管P1的源极可以接收第五控制信号(记为控制信号ACT1)，晶体管P2的源极可以接收第六控制信号(记为控制信号ACT2)，晶体管N1的源极可以接收第七控制信号(记为控制信号NLAT1)，晶体管N2的源极可以接收第八控制信号(记为控制信号NLAT2)。

在灵敏放大器的失调补偿阶段，晶体管P1和晶体管P2的源极均接收第一电压，其中，第一电压可以是电源电压VCC。也就是说，在此阶段，控制信号ACT1和控制信号ACT2均被配置为第一电压。

在此阶段，晶体管N1与晶体管N2的源极接地，也就是说，控制信号NLAT1和控制信号NLAT2接收的电压是0。

此外，在读取第一位线BL上存储单元中数据的情况下，在灵敏放大器的第一放大阶段，控制模块用于将放大模块配置为第三反相器。具体的，晶体管P2和晶体管N2被控制为处于截止区，晶体管P1和晶体管N1被配置为第三反相器。

在读取第二位线BLB上存储单元中数据的情况下，在灵敏放大器的第一放大阶段，控制模块用于将放大模块配置为第四反相器。具体的，晶体管P1和晶体管N1被控制为处于截止区，晶体管P2和晶体管N2被配置为第四反相器。

在这种情况下，参考图2，本公开的灵敏放大器还可以包括第六开关(下面简称开关K6)和第七开关(下面简称开关K7)。

开关K6的第一端与第二节点nR连接，开关K6的第二端与第一位线BL连接；开关K7的第一端与第二位线BLB连接，开关K7的第二端与第一节点nL连接。

类似地，本公开对开关K6和开关K7的类型不做限制。例如，开关K6可以是PMOS管、NMOS管或CMOS传输门；开关K7可以是PMOS管、NMOS管或CMOS传输门。

在本公开的一些实施例中，开关K6可以包括控制端，用于响应第九控制信号(记为控制信号ISO)控制开关K6的开关状态；开关K7也可以包括控制端，用于响应第九控制信号控制开关K7的开关状态。也就是说，开关K6与开关K7的控制端均可以接收第九控制信号。

在灵敏放大器的失调补偿阶段，开关K6和开关K7断开。在灵敏放大器的第一放大阶段，开关K1、开关K4和开关K5断开，开关K2、开关K3、开关K6和开关K7闭合。

另外，在读取第一位线BL上存储单元中数据的情况下，在灵敏放大器的第一放大阶段，晶体管P1的源极接收第一电压，即控制信号ACT1为VCC；晶体管N1的源极接地；晶体管P2和晶体管N2的源极接收第二电压，该第二电压使得晶体管P2和晶体管N2处于截止区，其中，第二电压小于第一电压。在一个实施例中，第二电压可以是VCC/2。

在读取第二位线BLB上存储单元中数据的情况下，在灵敏放大器的第一放大阶段，晶体管P2的源极接收第一电压，即控制信号ACT2为VCC；晶体管N2的源极接地；晶体管P1和晶体管N1的源极接收第二电压，该第二电压使得晶体管P1和晶体管N1处于截止区。

在灵敏放大器的第一放大阶段之后的第二放大阶段，控制模块还用于将放大模块配置为交叉耦合放大结构。

具体的，在第二放大阶段，开关K1、开关K4和开关K5断开，开关K2、开关K3、开关K6和开关K7闭合。并且，晶体管P1和晶体管P2的源极接收第一电压，即控制信号ACT1和控制信号ACT2为VCC。晶体管N1和晶体管N2的源极接地，即控制信号NLAT1和控制信号NLAT2为0。

此外，灵敏放大器还包括预充模块，用于在灵敏放大器的失调补偿阶段之前的预充阶段，对第一位线和第二位线进行预充电。

在预充阶段，开关K1、开关K2、开关K3、开关K6和开关K7断开，开关K4和开关K5闭合。另外，晶体管P1、晶体管P2、晶体管N1和晶体管N2的源极均接收第二电压。

应当理解的是，在预充阶段，还可以将开关K4和开关5断开，在这种情况下，控制开关K6和开关K7闭合，也可以实现预充电。

图3示意性示出了根据本公开一实施例的灵敏放大器的电路图。

在图3所示的实施例中，开关K1被配置为晶体管N3，响应控制信号Current来控制开关状态；开关K2被配置为晶体管N4，响应控制信号CR来控制开关状态；开关K3被配置为晶体管N5，响应控制信号CL来控制开关状态；开关K4被配置为晶体管N6，响应控制信号Tran来控制开关状态；开关K5被配置为晶体管N7，响应控制信号Tran来控制开关状态；开关K6被配置为晶体管N8，响应控制信号ISO来控制开关状态；开关K7被配置为晶体管N9，响应控制信号ISO来控制开关状态。

预充单元可以包括晶体管N10、晶体管N11和晶体管N12。

晶体管N10、晶体管N11和晶体管N12的栅极均可以接收预充控制信号PCE。晶体管N10的源极与第二位线BLB连接，晶体管N10的漏极与第一位线BL连接；晶体管N11的源极与第一位线BL连接，晶体管N11的漏极与晶体管N12的源极连接，且连接于预充电压Veq，其中，预充电压Veq可以被配置为VCC/2；晶体管N12的漏极与第二位线BLB连接。

与第一位线BL对应的存储单元被配置为包括晶体管N13和电容C1，晶体管N13响应字线控制信号WL控制开关状态；与第二位线BLB对应的存储单元被配置为包括晶体管N14和电容C2，晶体管N14响应字线控制信号WLB控制开关状态。

下面将分别对读取第一位线BL上数据的过程和读取第二位线BLB上数据的过程进行说明。

图4示意性示出了根据本公开实施例的读取第一位线BL上存储单元中数据时灵敏放大器中所涉各控制信号的时序图。需要注意的是，图4仅为示意图，图中显示的横坐标时间值并不作为本公开实施例的限定。

下面将结合图4的时序图，对本公开实施例的读取第一位线BL上存储单元中数据时灵敏放大器的工作阶段进行说明。

图5针对读取第一位线BL上存储单元中数据时灵敏放大器的预充阶段，控制信号PCE、控制信号Tran、控制信号ACT1、控制信号ACT2、控制信号NLAT1、控制信号NLAT2的电压可以分别为1.5倍VCC、1.5倍VCC、VCC/2、VCC/2、VCC/2、VCC/2，其余控制信号的电压为0。

对应的，晶体管10、晶体管11、晶体管12、晶体管N6和晶体管N7导通(对应开关的闭合状态)。晶体管N3、晶体管N4、晶体管N5、晶体管N8和晶体管N9关断(对应开关的断开状态)。

在这种情况下，第一位线BL和第二位线BLB分别通过晶体管N11和晶体管N12连接至预充电压Veq，并通过晶体管N10彼此相连，从而第一位线BL和第二位线BLB被预充至Veq。另外，由于晶体管N6和晶体管N7导通，因此，第一节点nL和第二节点nR也被预充至Veq。

需要注意的是，在预充阶段，晶体管N3、晶体管N4、晶体管N5、晶体管N8和晶体管N9也可处于闭合状态，可根据需要自行设置。

图6针对读取第一位线BL上存储单元中数据时灵敏放大器的失调补偿阶段，控制信号ACT1、控制信号NLAT1、控制信号ACT2、控制信号NLAT2、控制信号Tran、控制信号CR、控制信号Current的电压分别为VCC、0、VCC、0、1.5倍VCC、VCC、VCC。

在这种情况下，晶体管N4、晶体管N6和晶体管N7导通，由此，晶体管P1与晶体管N1形成了一个输入输出相连的反相器。而因为晶体管N4导通，因此，晶体管P1和晶体管P2构成了一个电流镜结构。

在预充阶段后，如果电路中存在失配的问题，即存在晶体管P1与晶体管P2的不一致而导致的失配或者晶体管N1与晶体管N2的不一致而导致的失配，则会导致流经晶体管P1和晶体管N1的电流，与流经晶体管P2和晶体管N2的电流不相等，即两个反相器的驱动能力不相同，造成数据读错的概率增加。

通过图6所示的失调补偿阶段，基于输入输出相连的反相器，可以将第一位线BL补偿到该反相器的翻转点，翻转电压可以基于失调的程度而变化。另外，晶体管P1与晶体管N1组成的反相器的翻转电压为晶体管P2的栅极电压，由于此时晶体管P1和晶体管P2构成电流镜结构，从而使得晶体管P1和晶体管N1的支路上的电流，与晶体管P2和晶体管N2的支路上的电流近似相等。针对晶体管N2，其栅极与漏极相连，形成二极管结构，并与第二位线BLB连接，从而补偿第二位线BLB的电压。在这种情况下，第二位线BLB上的电压会变化，使晶体管N2的过驱动电压变化，以满足电流镜的要求。

图7针对读取第一位线BL上存储单元中数据时灵敏放大器的第一放大阶段，控制信号ACT1、控制信号NLAT1、控制信号ACT2、控制信号NLAT2、控制信号CL、控制信号CR和控制信号ISO的电压分别为VCC、0、VCC/2、VCC/2、VCC、VCC、1.5倍VCC。

对应的，晶体管N4、晶体管N5、晶体管N8和晶体管N9导通，又由于控制信号ACT1、控制信号NLAT1的电压分别为VCC、0，因此，晶体管P1与晶体管N1构成一个反相器，该反相器的输入端为第一位线BL，输出端为第二位线BLB。另外，鉴于控制信号ACT2、控制信号NLAT2的电压均为Veq(VCC/2)，由此，晶体管P2和晶体管N2处于截止区，也就是说，晶体管P2和晶体管N2不工作。

在灵敏放大器针对第一位线BL的存储单元读0时，字线控制信号WL为高电平后，第一位线BL的电压降低，即，由晶体管P1和晶体管N1组成的反相器的输入为相对低电平，由于反相器的作用，使得反相器输出端的电压在第一放大阶段不断升高，即第二位线BLB的电压不断升高。

在灵敏放大器针对第一位线BL的存储单元读1时，字线控制信号WL为高电平后，第一位线BL的电压升高，即，由晶体管P1和晶体管N1组成的反相器的输入为相对高电平，由于反相器的作用，使得反相器输出端的电压在第一放大阶段不断降低，即第二位线BLB的电压不断降低。

因此，在本公开灵敏放大器的第一放大阶段，第一位线BL与第二位线BLB之间的电压差会大幅度增大，有助于对二者电压差进行进一步放大，从而提高数据读取的速度，且有利于避免数据被错误放大。

图8针对读取第一位线BL上存储单元中数据时灵敏放大器的第二放大阶段，控制信号ACT1、控制信号NLAT1、控制信号ACT2、控制信号NLAT2、控制信号CL、控制信号CR和控制信号ISO的电压分别为VCC、0、VCC、0、VCC、VCC、1.5倍VCC。相比于图7所示的电路配置方式，控制信号ACT2、控制信号NLAT2的电压分别切换为VCC、0。由此，晶体管P1、晶体管P2、晶体管N1和晶体管N2构成交叉耦合放大结构。

在灵敏放大器针对第一位线BL的存储单元读0时，第一位线BL上的电压低于第二位线BLB上的电压，此时，晶体管N2和晶体管N8导通，可以将第一位线BL上的电压通过晶体管N2放电至地。另外，晶体管P1导通，将第二位线BLB上的电压升高至VCC。

在灵敏放大器针对第一位线BL的存储单元读1时，第一位线BL上的电压高于第二位线BLB上的电压，此时，晶体管N1和晶体管N9导通，将第二位线BLB上的电压通过晶体管N1放电至地。另外，晶体管P2导通，将第一位线BL上的电压升高至VCC。

由此，通过这种交叉耦合放大结构，可以实现位线从存储单元中读取出来的小电压差放大至全摆幅(0或1)的目的。

需要注意的是，在失调补偿阶段和第一放大阶段之间还可以包括过渡阶段，在过渡阶段，字线处于打开状态，第九控制信号ISO处于低状态，晶体管N8和晶体管N9处于断开状态，有利于字线打开后，存储单元中的电荷充分分享至第一位线或第二位线。但也不限定于此，可根据需要自行设置。

图9示意性示出了根据本公开实施例的读取第二位线BLB上存储单元中数据时灵敏放大器中所涉各控制信号的时序图。需要注意的是，图9仅为示意图，图中显示的横坐标时间值并不作为本公开实施例的限定。

下面将结合图9的时序图，对本公开实施例的读取第二位线BLB上存储单元中数据时灵敏放大器的工作阶段进行说明。

图10针对读取第二位线BLB上存储单元中数据时灵敏放大器的预充阶段。预充过程与上面描述图5的过程相同，在此不再赘述。

图11针对读取第二位线BLB上存储单元中数据时灵敏放大器的失调补偿阶段，控制信号ACT1、控制信号NLAT1、控制信号ACT2、控制信号NLAT2、控制信号Tran、控制信号CL、控制信号Current的电压分别为VCC、0、VCC、0、1.5倍VCC、VCC、VCC。

在这种情况下，晶体管N5、晶体管N6和晶体管N7导通，由此，晶体管P2与晶体管N2形成了一个输入输出相连的反相器。而因为晶体管N5导通，因此，晶体管P1和晶体管P2构成了一个电流镜结构。

在预充阶段后，如果电路中存在失配的问题，即存在晶体管P1与晶体管P2的不一致而导致的失配或者晶体管N1与晶体管N2的不一致而导致的失配，则会导致流经晶体管P1和晶体管N1的电流，与流经晶体管P2和晶体管N2的电流不相等，即两个反相器的驱动能力不相同，造成数据读错的概率增加。

通过图11所示的失调补偿阶段，基于输入输出相连的反相器，可以将读取第二位线BLB补偿到该反相器的翻转点，翻转电压可以基于失调的程度而变化。另外，晶体管P2与晶体管N2组成的反相器的翻转电压为晶体管P1的栅极电压，由于此时晶体管P1和晶体管P2构成电流镜结构，从而使得晶体管P1和晶体管N1的支路上的电流，与晶体管P2和晶体管N2的支路上的电流近似相等。针对晶体管N1，其栅极与漏极相连，形成二极管结构，并与第一位线BL连接，从而补偿第一位线BL的电压。在这种情况下，第一位线BL上的电压会变化，使晶体管N1的过驱动电压变化，以满足电流镜的要求。

图12针对读取第二位线BLB上存储单元中数据时灵敏放大器的第一放大阶段，控制信号ACT1、控制信号NLAT1、控制信号ACT2、控制信号NLAT2、控制信号CL、控制信号CR和控制信号ISO的电压分别为VCC/2、VCC/2、VCC、0、VCC、VCC、1.5倍VCC。

对应的，晶体管N4、晶体管N5、晶体管N8和晶体管N9导通，又由于控制信号ACT2、控制信号NLAT2的电压分别为VCC、0，因此，晶体管P2与晶体管N2构成一个反相器，该反相器的输入端为第二位线BLB，输出端为第一位线BL。另外，鉴于控制信号ACT1、控制信号NLAT1的电压均为Veq(VCC/2)，由此，晶体管P1和晶体管N1处于截止区，也就是说，晶体管P1和晶体管N1不工作。

在灵敏放大器针对第二位线BLB的存储单元读0时，字线控制信号WLB为高电平后，第二位线BLB的电压降低，即，由晶体管P2和晶体管N2组成的反相器的输入为相对低电平，由于反相器的作用，使得反相器输出端的电压在第一放大阶段不断升高，即第一位线BL的电压不断升高。

在灵敏放大器针对第二位线BLB的存储单元读1时，字线控制信号WLB为高电平后，第二位线BLB的电压升高，即，由晶体管P2和晶体管N2组成的反相器的输入为相对高电平，由于反相器的作用，使得反相器输出端的电压在第一放大阶段不断降低，即第一位线BL的电压不断降低。

因此，在本公开灵敏放大器的第一放大阶段，第一位线BL与第二位线BLB之间的电压差会大幅度增大，有助于对二者电压差进行进一步放大，从而提高数据读取的速度，且有利于避免数据被错误放大。

图13针对读取第二位线BLB上存储单元中数据时灵敏放大器的第二放大阶段。图13的第二放大阶段与上面描述图8的过程相同，在此不再赘述。

需要注意的是，在失调补偿阶段和第一放大阶段之间还可以包括过渡阶段，在过渡阶段，字线处于打开状态，第九控制信号ISO处于低状态，晶体管N8和晶体管N9处于断开状态，有利于字线打开后，存储单元中的电荷充分分享至第一位线或第二位线。但也不限定于此，可根据需要自行设置。

进一步的，本公开还提供了一种灵敏放大器的控制方法。

图14示意性示出了根据本公开的示例性实施方式的灵敏放大器的控制方法的流程图。如上所述，灵敏放大器可以包括放大模块和控制模块。

参考图14，灵敏放大器的控制方法可以包括以下步骤：

S142.在读取第一位线上存储单元中数据的情况下，在灵敏放大器的失调补偿阶段，利用控制模块将放大模块配置为包括第一二极管结构、第一电流镜结构和输入输出相连的第一反相器；

S144.在读取第二位线上存储单元中数据的情况下，在灵敏放大器的失调补偿阶段，利用控制模块将放大模块配置为包括第二二极管结构、第二电流镜结构和输入输出相连的第二反相器。

根据本公开的示例性实施例，在读取第一位线上存储单元中数据的情况下，在灵敏放大器的第一放大阶段，利用控制模块将放大模块配置为第三反相器；在读取第二位线上存储单元中数据的情况下，在灵敏放大器的第一放大阶段，利用控制模块将放大模块配置为第四反相器。

根据本公开的示例性实施例，在灵敏放大器的第一放大阶段之后的第二放大阶段，利用控制模块将放大模块配置为交叉耦合放大结构。

如上所述，灵敏放大器还可以包括预充阶段，这些阶段的细节在上面描述灵敏放大器的配置的过程中均已说明，在此不再赘述。

通过本公开示例性实施方式的灵敏放大器的控制方法，可以根据读取第一位线上数据与第二位线上数据的不同，来分别调节灵敏放大器两边位线的电压，从而补偿由于失调噪声给灵敏放大器两边位线电压带来的影响，进而提高半导体存储器的性能。

进一步的，本公开还提供了一种存储器，该存储器包括上述灵敏放大器。

本公开示例性实施方式的存储器由于较好地实现了失调补偿，读取错误率低，因此，存储器性能得到了较大幅度的提升。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。