阅读说明：本技术 一种芯片和终端 (Chip and terminal ) 是由 刘君 于 2020-06-30 设计创作，主要内容包括：本申请实施例提供了一种芯片和终端,涉及芯片技术领域。所述芯片包括：第一接口控制模块、第二接口控制模块、多路复用模块和共用物理层接口；第一接口控制模块和第二接口控制模块分别与多路复用模块耦合,第一接口控制模块和第二接口控制模块分别对应不同类型的物理层接口；多路复用模块与共用物理层接口通信耦合；其中,共用物理层接口用于接收来自外部芯片的第一数据,和/或用于向外部芯片发送第二数据。本申请实施例只需要设置一个物理层接口,即可实现第一接口控制模块对应的物理层接口和第二接口控制模块对应的物理层接口的功能,在保证了兼容性的情况下,降低了芯片的占用面积。(The embodiment of the application provides a chip and a terminal, and relates to the technical field of chips. The chip includes: the system comprises a first interface control module, a second interface control module, a multiplexing module and a shared physical layer interface; the first interface control module and the second interface control module are respectively coupled with the multiplexing module, and the first interface control module and the second interface control module respectively correspond to different types of physical layer interfaces; the multiplexing module is communicatively coupled with the shared physical layer interface; the shared physical layer interface is used for receiving first data from the external chip and/or sending second data to the external chip. According to the embodiment of the application, only one physical layer interface needs to be arranged, functions of the physical layer interface corresponding to the first interface control module and the physical layer interface corresponding to the second interface control module can be achieved, and the occupied area of a chip is reduced under the condition that compatibility is guaranteed.)

一种芯片和终端

技术领域

本申请实施例涉及芯片技术领域，特别涉及一种芯片和终端。

背景技术

协处理芯片是指用于辅助主芯片完成一些特定功能的芯片。

在相关技术中，主芯片和协处理芯片之间的数据交互需要特定的高速接口来实现，例如，USB(Universal Serial Bus，通用串行总线)3.0接口和PCIe(PeripheralComponent Interconnect Express，总线和接口标准)接口。考虑到兼容性，协处理芯片需要同时具备USB3.0接口和PCIe接口。

然而，上述相关技术中的协处理芯片占用面积较大。

发明内容

本申请实施例提供一种芯片和终端。所述技术方案如下：

一方面，本申请实施例提供一种芯片，所述芯片包括：第一接口控制模块、第二接口控制模块、多路复用模块和共用物理层接口；

所述第一接口控制模块和所述第二接口控制模块分别与所述多路复用模块耦合，所述第一接口控制模块和所述第二接口控制模块分别对应不同类型的物理层接口；

所述多路复用模块与所述共用物理层接口通信耦合；

其中，所述共用物理层接口用于接收来自外部芯片的第一数据，和/或用于向所述外部芯片发送第二数据。

另一方面，本申请实施例提供一种终端，所述终端包括第一芯片；

所述第一芯片包括：第一接口控制模块、第二接口控制模块、多路复用模块和共用物理层接口；

所述第一接口控制模块和所述第二接口控制模块分别与所述多路复用模块耦合，所述第一接口控制模块和所述第二接口控制模块分别对应不同类型的物理层接口；

所述多路复用模块与所述共用物理层接口通信耦合；

其中，所述共用物理层接口用于接收来自外部芯片的第一数据，和/或用于向所述外部芯片发送第二数据。

本申请实施例提供的技术方案可以带来如下有益效果：

通过在芯片中设置多路复用模块和共用物理层接口，多路复用模块可以将第一接口控制模块的数据或第二接口控制模块的数据转发给共用物理层接口，或者将共用物理层接口的数据转发给第一接口控制模块或第二接口控制模块，本申请实施例只需要设置一个物理层接口，即可实现第一接口控制模块对应的物理层接口和第二接口控制模块对应的物理层接口的功能，在保证了兼容性的情况下，降低了芯片的占用面积。

附图说明

图1是本申请一个实施例提供的芯片的示意图；

图2是本申请另一个实施例提供的芯片的示意图；

图3是本申请一个实施例提供的终端的示意图；

图4是本申请另一个实施例提供的终端的示意图；

图5至图8示出了本申请实施例提供的第一芯片的示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

请参考图1，其示出了本申请一个实施例提供的芯片的示意图。该芯片100包括：第一接口控制模块110、第二接口控制模块120、多路复用模块130和共用物理层接口140。

第一接口控制模块110和第二接口控制模块120分别与多路复用模块130耦合。

多路复用模块130与共用物理层接口140通信耦合。

在本申请实施例中，共用物理层接口用于接收来自外部芯片的第一数据，和/或用于向该外部芯片发送第二数据。

第一接口控制模块110主要实现其对应类型的物理层接口的协议和控制，第二接口控制模块120主要实现其对应类型的物理层接口的协议和控制。在本申请实施例中，第一接口控制模块110和第二接口控制模块120分别对应不同类型的物理层接口。

多路复用模块(Multiplexer)130也可以称为数据选择模块。多路复用模块130可使多路数据信息共享一路信道，当复用线路上的数据流连续时，这种共享方式可取得良好效果。

在可能的实现方式中，多路复用模块130的作用是将接收的数据，按照信道对上述数据进行分离，并将它们送到对应的输出线上。在本申请实施例中，多路复用模块130从共用物理层接口140中接收数据，并将该数据转发给第一接口控制模块110，或者将该数据转发给第二接口控制模块120。

在可能的实现方式中，多路复用模块130能从多个模拟或数字输入信号中选择某个信号并将其转发，将不同的被选信号输出到同一个输出线路中。在本申请实施例中，多路复用模块130可以将第一接口控制模块110和第二接口控制模块120发送的数据输出到同一个输出线路中，通过该输出线路向共用物理层接口140发送第一接口控制模块110发送的数据，或者，通过该输出线路向共用物理层接口140发送第二接口控制模块120发送的数据。

在本申请实施例中，共用物理层接口140可实现上述不同类型的物理层接口的功能。例如，第一接口控制模块110对应第一类型的物理层接口，第二接口控制模块120对应第二类型的物理层接口，则共用物理层接口140可实现第一类型的物理层接口和第二类型的物理层接口的功能。

在可能的实现方式中，本申请实施例中的多路复用模块130是多路复用器，该多路复用器是一个二选一的器件。此时，多路复用器包括3个线路：线路1、线路2和线路3，多路复用器与第一接口控制器110通过线路1进行数据传输，多路复用器与第二接口控制器120通过线路2进行数据传输，多路复用器与共用物理层接口140通过线路3进行数据传输。多路复用器将第一接口控制器110通过线路1传输的数据或者将第二接口控制器120通过线路2传输的数据，通过线路3传输给共用物理层接口140；另外，共用物理层接口140通过线路3将数据传输给多路复用器，多路复用器将该数据根据工作模式通过线路1转发给第一接口控制器110，或者通过线路2转发给第二接口控制器120。

在可能的实现方式中，响应于芯片100处于第一接口控制模块110的工作模式下，共用物理层接口140用于将第一数据发送给多路复用模块130，多路复用模块130用于将第一数据发送给第一接口控制模块110。

在可能的实现方式中，响应于芯片100处于第一接口控制模块110的工作模式下，第一接口控制模块110用于将第二数据发送给多路复用模块130，多路复用模块130将第二数据发送给共用物理层接口140，共用物理层接口140用于将第二数据发送给外部芯片。

在可能的实现方式中，响应于芯片100处于第二接口控制模块120的工作模式下，共用物理层接口140用于将第一数据发送给多路复用模块130，多路复用模块130用于将第一数据发送给第二接口控制模块120。

在可能的实现方式中，响应于芯片100处于第二接口控制模块120的工作模式下，第二接口控制模块120用于将第二数据发送给多路复用模块130，多路复用模块130用于将第二数据发送给共用物理层接口140，共用物理层接口140用于将第二数据发送给外部芯片。

在可能的实现方式中，上述不同类型的物理层接口遵循同一传输协议进行工作。例如，第一接口控制模块110是第一类型的物理层接口对应的控制模块，第二接口控制模块120是第二类型的物理层接口对应的控制模块，上述第一类型的物理层接口和第二类型的物理层接口都遵循同一传输协议。当上述不同类型的物理层接口遵循同一传输协议进行工作时，可以降低芯片的复杂度，以及减少芯片的占用面积。

在可能的实现方式中，第一接口控制模块包括USB控制模块，第二接口控制模块包括PCIe控制模块，上述不同类型的物理层接口包括USB物理层接口和PCIe物理层接口。USB控制模块主要实现USB物理层接口的协议和控制，PCIe控制模块主要实现PCIe物理层接口的协议和控制。USB是一个外部总线标准，也是一种输入输出接口的技术规范。PCIe是一种高速串行计算机扩展总线标准，其原名为“3GIO(第三代I/O(Input/Output，输入/输出)总线标准)”，属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理、错误报告、端对端的可靠性传输、热插拔以及QOS(Quality of Service，服务质量)等功能。它的主要优势是数据传输速率高。

在可能的实现方式中，USB控制模块和USB物理层接口为USB3.0控制模块和USB3.0物理层接口，USB3.0物理层接口与PCIe物理层接口具有高宽带、全双工等特点。USB3.0物理层接口和PCIe物理层接口都是遵循同一个传输协议PIPE(PHY Interface for the PCIExpress，PCI Express的PHY接口)来工作的。USB3.0物理层接口和PCIe物理层接口在一些配置和信号上有差异，可以实现成为一个共用物理层接口140，该共用物理层接口140包含USB3.0和PCIe的所有功能，可以根据配置来实现工作在不同模式。

在可能的实现方式中，芯片包括协处理芯片。协处理芯片又可以称之为协处理模块。协处理芯片是一种协助主芯片完成其无法执行或执行效率低下或效果低下的处理工作而开发和应用的芯片，可以用于减轻主芯片的特定处理任务。主芯片无法执行的工作有很多，比如设备间的信号传输、接入设备的管理等；而执行效率低下或效果低下的有图形处理、声频处理、AI(Artifical Intelligence，人工智能)处理等。协处理芯片包括数学协处理芯片、图形协处理芯片、AI协处理芯片等。数学协处理芯片可以控制数字处理。图形协处理芯片可以处理视频绘制，图形协处理芯片是专门用来加快高分辨视频图像的处理和显示速度的处理芯片。含有图形协处理芯片的图形加速板可以加快图形用户界面的显示速度，通过将图形处理任务从主芯片转移到图形协处理芯片上，图形加速板可极大的提高系统显示应用程序的能力。AI协处理芯片可以专门用于处理人工智能应用中的大量计算任务的模块。

在相关技术中，如果在芯片中设置第一接口控制模块和第二接口控制模块，则相应地需要设置第一接口控制模块对应的物理层接口和第二接口控制模块对应的物理层接口，此时芯片占用面积大，且成本高；而本申请实施例中的芯片，在保证了兼容性的情况下，减少了一个物理层接口，通过共用物理层接口实现上述第一接口控制模块对应的物理层接口和第二接口控制模块对应的物理层接口的功能，减少了芯片的占用面积，以及芯片的成本。

本申请实施例可以适用于芯片间的数据传输业务。

综上所述，本申请实施例提供的技术方案中，通过在芯片中设置多路复用模块和共用物理层接口，多路复用模块可以将第一接口控制模块的数据或第二接口控制模块的数据转发给共用物理层接口，或者将共用物理层接口的数据转发给第一接口控制模块或第二接口控制模块，本申请实施例只需要设置一个物理层接口，即可实现第一接口控制模块对应的物理层接口和第二接口控制模块对应的物理层接口的功能，在保证了兼容性的情况下，降低了芯片的占用面积。

在示意性实施例中，如图2所示，共用物理层接口140与多路复用模块130集成于一体。

在可能的实现方式中，共用物理层接口140被配置为处于第一接口控制模块110的工作模式或第二接口控制模块120的工作模式下。因为共用物理层接口140与多路复用模块130集成于一体，例如，多路复用模块130集成在共用物理层接口140内，所以对共用物理层140进行配置的时候就相当于同时对共用物理层接口140和多路复用模块130进行了配置。

在一个示例中，当共用物理层接口140被配置为处于第一接口控制模块110的工作模式下时，表明共用物理层接口140和多路复用模块140都处于第一接口控制模块110的工作模式下，共用物理层接口140可以实现第一接口控制模块110对应的物理层接口的功能。此时，芯片100可以通过上述共用物理层接口140与设置有第一接口控制模块110对应的物理层接口的外部芯片相耦合。共用物理层接口140接收上述外部芯片发送的第一数据，将该第一数据发送给多路复用模块130，多路复用模块130将该第一数据转发给第一接口控制模块110，然后该第一接口控制模块110可以对该第一数据进行处理，例如，将该第一数据存储到指定位置，或者将该第一数据发送给对应的视频播放模块，或者将该第一数据发送给对应的音频播放模块，或者对该第一数据进行图像处理，等等，本申请实施例对此不作限定。相应地，芯片100还可以将第一接口控制模块110的第二数据通过多路复用模块130转发给共用物理层接口140，然后共用物理层接口将该第二数据发送给上述外部芯片。当共用物理层接口140完成配置后，芯片100内的第一接口控制模块110、第二接口控制模块120、多路复用模块130和共用物理层接口140经过初始化后即可开始正常工作。

在另一个示例中，当共用物理层接口140被配置为处于第二接口控制模块120的工作模式下时，表明共用物理层接口140和多路复用模块130都处于第二接口控制模块120的工作模式下，共用物理层接口140可以实现第二接口控制模块120对应的物理层接口的功能。此时，芯片100可以通过上述共用物理层接口140与设置有第二接口控制模块120对应的物理层接口的外部芯片相耦合。共用物理层接口140接收上述外部芯片发送的第一数据，将该第一数据发送给多路复用模块130，多路复用模块130将该第一数据转发给第二接口控制模块120，然后该第二接口控制模块120可以对该第一数据进行处理，例如，将该第一数据存储到指定位置，或者将该第一数据发送给对应的视频播放模块，或者将该第一数据发送给对应的音频播放模块，或者对该第一数据进行图像处理，等等，本申请实施例对此不作限定。相应地，芯片100还可以将第二接口控制模块120的第二数据通过多路复用模块130转发给共用物理层接口140，然后共用物理层接口将该第二数据发送给上述外部芯片。当共用物理层接口140完成配置后，芯片100内的第一接口控制模块110、第二接口控制模块120、多路复用模块130和共用物理层接口经过初始化后即可开始正常工作。

综上所述，本申请实施例提供的技术方案中，通过将共用物理层接口和多路复用模块集成于一体，简化了芯片间的整合，且因为只需要对共用物理层接口进行配置，所以简化了模式配置。

在示意性实施例中，如图1所示，共用物理层接口140与多路复用模块130分别独立设置。

在一个示例中，共用物理层接口140被配置为处于第一接口控制模块110的工作模式下，且多路复用模块130也被配置为处于第一接口控制模块110的工作模式下。当共用物理层接口140和多路复用模块110被配置为处于第一接口控制模块110的工作模式下时，共用物理层接口140可以实现第一接口控制模块110对应的物理层接口的功能。此时，芯片100可以通过上述共用物理层接口140与设置有第一接口控制模块110对应的物理层接口的外部芯片相耦合。共用物理层接口140接收上述外部芯片发送的第一数据，将该第一数据发送给多路复用模块130，多路复用模块130将该第一数据转发给第一接口控制模块110，然后该第一接口控制模块110可以对该第一数据进行处理，例如，将该第一数据存储到指定位置，或者将该第一数据发送给对应的视频播放模块，或者将该第一数据发送给对应的音频播放模块，或者对该第一数据进行图像处理，等等，本申请实施例对此不作限定。相应地，芯片100还可以将第一接口控制模块110的第二数据通过多路复用模块130转发给共用物理层接口140，然后共用物理层接口将该第二数据发送给上述外部芯片。当共用物理层接口140和多路复用模块130完成配置后，芯片100内的第一接口控制模块110、第二接口控制模块120、多路复用模块130和共用物理层接口140经过初始化后即可开始正常工作。

在另一个示例中，共用物理层接口140被配置为处于第二接口控制模块120的工作模式下，且多路复用模块130也被配置为处于第二接口控制模块120的工作模式下。当共用物理层接口140和多路复用模块130被配置为处于第二接口控制模块120的工作模式下时，共用物理层接口140可以实现第二接口控制模块120对应的物理层接口的功能。此时，芯片100可以通过上述共用物理层接口140与设置有第二接口控制模块120对应的物理层接口的外部芯片相耦合。共用物理层接口140接收上述外部芯片发送的第一数据，将该第一数据发送给多路复用模块130，多路复用模块130将该第一数据转发给第二接口控制模块120，然后该第二接口控制模块120可以对该第一数据进行处理，例如，将该第一数据存储到指定位置，或者将该第一数据发送给对应的视频播放模块，或者将该第一数据发送给对应的音频播放模块，或者对该第一数据进行图像处理，等等，本申请实施例对此不作限定。相应地，芯片100还可以将第二接口控制模块120的第二数据通过多路复用模块130转发给共用物理层接口140，然后共用物理层接口将该第二数据发送给上述外部芯片。当共用物理层接口140完成配置后，芯片100内的第一接口控制模块110、第二接口控制模块120、多路复用模块130和共用物理层接口经过初始化后即可开始正常工作。

请参考图3，其示出了本申请一个实施例提供的终端的示意图。该终端300包括：第一芯片400。

上述第一芯片400包括：第一接口控制模块410、第二接口控制模块420、多路复用模块430和共用物理层接口440。

第一接口控制模块410和第二接口控制模块420分别与多路复用模块430耦合，第一接口控制模块410和第二接口控制模块420分别对应不同类型的物理层接口。

多路复用模块430与共用物理层接口440通信耦合。

共用物理层接口440用于接收来自外部芯片的第一数据，和/或用于向外部芯片发送第二数据。

在可能的实现方式中，共用物理层接口440与多路复用模块430集成于一体。此时，共用物理层接口440被配置为处于第一接口控制模块410的工作模式或第二接口控制模块420的工作模式下。

在可能的实现方式中，共用物理层接口440与多路复用模块430分别独立设置。在一个示例中，共用物理层接口440被配置为处于第一接口控制模块410的工作模式下，且多路复用模块430也被配置为处于第一接口控制模块410的工作模式下；在另一个示例中，共用物理层接口440被配置为处于第二接口控制模块420的工作模式下，且多路复用模块430也被配置为处于第二接口控制模块420的工作模式下。

在可能的实现方式中，上述不同类型的物理层接口遵循同一传输协议进行工作。

在可能的实现方式中，第一接口控制模块410包括USB控制模块，第二接口控制模块420包括PCIe控制模块，上述不同类型的物理层接口包括USB物理层接口和PCIe物理层接口。

在可能的实现方式中，第一芯片400包括协处理芯片。

需要说明的是，上述第一芯片400可以是图1至2任一个实施例中的芯片100，或者是相同类型的芯片，有关第一芯片400的介绍说明可参见图1至2所述实施例的描述，此处不再赘述。

本申请实施例中的终端300可以实现为带有与第一接口控制模块对应的物理层接口的终端，也可以实现为带有与第二接口控制模块对应的物理层接口的终端，本申请实施例对此不作限定。例如，本申请实施例中的终端可以是手机、路由模块、平板电脑、PC(Personal Computer，个人计算机)等电子设备。

综上所述，本申请实施例提供的技术方案中，通过在芯片中设置多路复用模块和共用物理层接口，多路复用模块可以将第一接口控制模块的数据或第二接口控制模块的数据转发给共用物理层接口，或者将共用物理层接口的数据转发给第一接口控制模块或第二接口控制模块，本申请实施例只需要设置一个物理层接口，即可实现第一接口控制模块对应的物理层接口和第二接口控制模块对应的物理层接口的功能，在保证了兼容性的情况下，降低了芯片的占用面积。

另外，通过将共用物理层接口和多路复用模块集成于一体，简化了芯片间的整合，且因为只需要对共用物理层接口进行配置，所以简化了模式配置。

在可能的实现方式中，如图4所示，上述终端300还包括第二芯片500，上述外部芯片包括该第二芯片500，第一芯片400通过共用物理层接口440与第二芯片500耦合。

在可能的实现方式中，第二芯片500上设置有第一接口控制模块410以及该第一接口控制模块410对应的物理层接口，第二芯片500通过该第一接口控制模块410对应的物理层接口与第一芯片400进行数据传输。例如，第二芯片500通过第一接口控制模块410对应的物理层接口将第一数据发送给第一芯片400的共用物理层接口440；共用物理层接口440将上述第一数据发送给多路复用模块430；多路复用模块430将上述第一数据发送给第一接口控制模块410；然后，第一接口控制模块410对上述第一数据进行处理。相应地，第一芯片400通过多路复用模块430将第一接口控制模块410的第二数据发送给共用物理层接口440；然后，共用物理层接口440将上述第二数据发送给第二芯片500的第一接口控制模块410对应的物理层接口。

在可能的实现方式中，第二芯片500上设置有第二接口控制模块420以及该第二接口控制模块420对应的物理层接口，第二芯片500通过第二接口控制模块420对应的物理层接口与第一芯片400进行数据传输。例如，第二芯片500通过第二接口控制模块420对应的物理层接口将第一数据发送给第一芯片400的共用物理层接口440；共用物理层接口440将上述第一数据发送给多路复用模块430；多路复用模块430将上述第一数据发送给第二接口控制模块420；然后，第二接口控制模块420对上述第一数据进行处理。相应地，第一芯片400通过多路复用模块430将第二接口控制模块420的第二数据发送给共用物理层接口440；然后，共用物理层接口440将上述第二数据发送给第二芯片500的第二接口控制模块420对应的物理层接口。

在可能的实现方式中，上述第一芯片400包括协处理芯片，第二芯片500包括主芯片。

在可能的实现方式中，上述第二芯片500为与第一芯片400结果相似的芯片，例如，第二芯片500中也包括第一接口控制模块410、第二接口控制模块420、多路复用模块430和共用物理层接口440。

以第一接口控制模块410为USB3.0控制模块、第二接口控制模块420为PCIe控制模块，且第二芯片500上设置有USB3.0控制模块以及USB3.0物理层接口为例进行介绍说明。第二芯片500通过USB3.0物理层接口将第一数据发送给第一芯片400的共用物理层接口440；共用物理层接口440将上述第一数据发送给多路复用模块430；多路复用模块430将上述第一数据发送给USB3.0控制模块。相应地，第一芯片400通过多路复用模块430将USB3.0控制模块的第二数据发送给共用物理层接口440；然后，共用物理层接口440将上述第二数据发送给第二芯片500的USB3.0物理层接口。此时，第一芯片400包括如图5和图6所示的两种示意图，在图5中，共用物理层接口440与多路复用模块430集成于一体；在图6中，共用物理层接口440与多路复用模块430分别独立设置。

以第一接口控制模块410为USB3.0控制模块、第二接口控制模块420为PCIe控制模块，且第二芯片500上设置有PCIe控制模块以及PCIe物理层接口为例进行介绍说明。第二芯片500通过PCIe物理层接口将第一数据发送给第一芯片400的共用物理层接口440；共用物理层接口440将上述第一数据发送给多路复用模块430；多路复用模块430将上述第一数据发送给PCIe控制模块。相应地，第一芯片400通过多路复用模块430将PCIe控制模块的第二数据发送给共用物理层接口440；然后，共用物理层接口440将上述第二数据发送给第二芯片500的PCIe物理层接口。此时，第一芯片400包括如图7和图8所示的两种示意图，在图7中，共用物理层接口440与多路复用模块430集成于一体；在图8中，共用物理层接口440与多路复用模块430分别独立设置。

应当理解的是，在本文中提及的“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。

以上所述仅为本申请的示例性实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。