阅读说明：本技术 形成具有倾斜接触件的半导体元件的元件结构 (Element structure for forming semiconductor element with inclined contact ) 是由 索尼·瓦吉斯 安东尼·雷诺 摩根·艾文斯 约翰·哈塔拉 约瑟·欧尔森 于 2018-11-27 设计创作，主要内容包括：一种存储器元件可包括至少部分地设置在第一水平中的有源元件区。存储器元件可包括至少部分地设置在高于第一水平的第二水平中的存储电容器,其中第一水平及第二水平平行于衬底平面。存储器元件还可包括接触通孔,接触通孔在存储电容器与有源元件区之间延伸,且相对于衬底平面的垂线界定非零度的倾斜角。(A memory element may include an active element region disposed at least partially in a first level. The memory element may include a storage capacitor disposed at least partially in a second level higher than the first level, wherein the first level and the second level are parallel to the substrate plane. The memory element can also include a contact via extending between the storage capacitor and the active element region and defining a non-zero degree tilt angle with respect to a perpendicular to the substrate plane.)

形成具有倾斜接触件的半导体元件的元件结构

技术领域

本发明实施例涉及半导体元件结构，尤其涉及包括动态随机存取元件的存储器元件的结构及处理。

背景技术

随着包括逻辑元件及存储器元件(例如动态随机存取存储器(dynamic random-access memory，DRAM)元件)的半导体元件被缩到更小的尺寸，元件图案化由更小尺寸所带来的改进的能力越来越被限制。举例来说，在当今动态随机存取存储器元件中，已知架构包括所谓的8F²结构及6F²结构(架构)等。尽管6F²架构提供比8F²架构更高的元件密度及更大的速度，然而至少部分地由于图案化问题(例如重叠(overlay))，使形成具有适当性质的存储器元件的能力被折衷。作为实例，由于动态随机存取存储器单元的尺寸缩小，因此6F²架构造成难以在存取晶体管与存取晶体管上方的结构(例如位线或存储节点电容器)之间形成电性接触。举例来说，存储节点电容器可形成在比包含存取晶体管的水平高得多的水平中。为了形成存储电容器与存取晶体管之间的电连接，可能需要形成例如通孔等结构，其中所述通孔穿过包括位线水平(bit line level)及位线接触件水平(bit line contactlevel)的多个水平。由于位线、字线及形成存取晶体管的有源区域之间的拥挤，接触通孔可能无法适当地接触晶体管的有源区域。举例来说，为了避免与位线交叠，接触通孔可被放置在接触通孔与存储电容器之间的重叠以及接触通孔与存取晶体管的有源区域之间的重叠的位置的情况可能比理想情况少。

有鉴于这些及其他考虑，提供了本公开。

发明内容

在一个实施例中，一种存储器元件可包括至少部分地设置在第一水平中的有源元件区。存储器元件可包括至少部分地设置在高于第一水平的第二水平中的存储电容器，其中第一水平及第二水平平行于衬底平面。存储器元件还可包括接触通孔，接触通孔在存储电容器与有源元件区之间延伸，且相对于衬底平面的垂线界定非零度的倾斜角。

在另一实施例中，一种制作半导体元件的方法可包括在半导体元件的第一水平中形成有源元件区。方法还可包括形成接触通孔。接触通孔接触有源元件区。接触通孔相对于衬底平面的垂线形成非零度的倾斜角。方法还可包括至少部分地在高于第一水平的半导体元件的第二水平中形成存储电容器，其中存储电容器接触接触通孔。

在另一实施例中，一种元件结构可包括设置在第一元件水平中的第一元件以及设置在高于第一元件水平的第二元件水平中的第二元件。元件结构还可包括接触通孔，接触通孔在第一元件与第二元件之间延伸，且相对于衬底平面的垂线界定非零度的倾斜角。

附图说明

图1A示出根据本公开实施例的元件结构的俯视透视图。

图1B示出从图1B的角度稍微旋转得到的图1B所示元件结构的俯视透视图。

图1C示出图1A所示元件结构的一部分的侧视图。

图1D示出图1A所示元件结构的一部分的俯视平面图。

图1E示出根据本公开另一些实施例的元件结构的俯视平面图。

图2A到图2D示出根据本公开一些实施例的处于各种制作阶段的元件结构。

图3A示出根据本公开实施例的设备的侧视图。

图3B示出图3A所示设备的一部分的俯视平面图。

图3C示出图3B所示掩模几何结构的细节的放大俯视平面图。

图4示出根据本公开实施例的元件结构的俯视平面图。

图5示出根据本公开另一些实施例的示例性工艺流程。

具体实施方式

现在将参照其中示出一些实施例的附图在下文中更充分地阐述本发明实施例。本公开的主题可实施为诸多不同形式而不应被视为仅限于本文所述的实施例。提供这些实施例是为了使此公开内容将透彻及完整，并将向所属领域中的技术人员充分传达所述主题的范围。在附图中，相同的编号自始至终指代相同的部件。

本发明实施例提供新颖的技术及衬底结构以形成包括形成在半导体衬底中的存储器元件的元件。这些技术可尤其适用于形成动态随机存取存储器元件，然而根据本公开的实施例也可形成其他元件。这些其他元件可包括与非(NAND)元件(包括三维与非元件(3DNAND))、或非(NOR)元件、X点存储器(X point memory)及逻辑元件以及封装结构，其中共同特征是给定元件的不同水平中的不同组件的链接是使用倾斜通孔。在不同的实施例中，倾斜通孔可被建构在介电材料、多晶硅内或硅内，例如硅通孔(through siliconvia，TSV)。所述实施例并非仅限于此上下文。各种非限制性实施例特别适用于其中元件的第一水平中的组件(例如动态随机存取存储器存储电容器)链接到所述元件的不同水平中的另一组件(例如存取晶体管)的实作方式。

根据各种实施例，一种存储器元件可包括位于有源水平(active level)中的有源元件区以及位于高于有源水平的电容器水平(capacitor level)中的存储电容器。有利地，如下所述，还设置倾斜接触通孔以形成在存储电容器与有源元件区之间延伸的倾斜接触件，其中倾斜接触通孔相对于元件平面(device plane)的垂线界定非零度的倾斜角，元件平面如由有源水平与存储电容器水平所界定。如下所述，此种元件结构及相关元件结构可通过促进处于不同水平的彼此接触的各元件之间的更好交叠来改善元件性能。

现在参考图1A及图1B，图中示出根据本公开实施例的元件结构100的两个俯视透视图。元件结构100示出存储器元件(例如动态随机存取存储器元件)的若干个组件。元件结构100包括排列在存储电容器水平(被示出为水平110)中的一组存储电容器，被示出为存储电容器102(关于元件结构100的不同水平的更多界定，参见图1B)。本文所使用的“水平”可指元件的一部分，其中在制作元件时，不同的水平是逐个构建的，例如通过对不同的水平使用不同的掩蔽操作(masking operation)。本文所使用的“衬底平面”可指所示笛卡尔坐标系统(Cartesian coordinate system)的X-Y平面。在制作元件期间，不同的水平一般沿Z轴依序构建在彼此上。因此，较低的水平可能在Z轴上一般被构建得较低，而较高的水平可能沿Z轴被构建得较高，如图1B所示。值得注意的是，从不同的掩模水平建构的不同的结构可位于沿着Z轴的同一物理水平中或在沿着Z轴的同一物理水平中交叠，如所属领域中已知。

元件结构100还包括有源元件区104，其中有源元件区104设置在被示出为水平150的有源元件水平中。有源元件区104可表示半导体结构(例如单晶硅)的上表面，以作为有源晶体管组件(例如晶体管的源极/漏极(source/drain，S/D)结构)。还示出栅极结构114，且栅极结构114可用于导通或关断晶体管。元件结构100还包括设置在被示出为水平130的数字线水平中的数字线112，其中数字线112使用设置在接触件水平140中的数字线接触件116与栅极结构114形成电连接。元件结构100还包括被示出为接触通孔106的一组通孔，其中接触通孔106在存储电容器102与有源元件区104之间的接触通孔的水平120中延伸。值得注意的是，接触通孔106可延伸穿过多个水平。在图1A及图1B所示实例中，示出两个存储电容器，其中存储电容器102连接到有源元件区104的源极区或漏极区。值得注意的是，被示出的这两个存储电容器可接触使用有源元件区104形成的两个不同的晶体管。

元件结构100还包括接触通孔106，接触通孔106在存储电容器102与有源元件区104之间延伸。接触通孔106可一般包含导电性材料以在有源元件区104与存储电容器102之间形成导电性路径。当沿数字线112发送信号时，栅极结构114可被通过数字线接触件116的信号激活，以导通由有源元件区104形成的晶体管。当晶体管导通时，电荷可经由接触通孔106流动到存储电容器102或从存储电容器102形成，如所属领域中已知。

如图1C中更详细所示，接触通孔106是倾斜的，意味着接触通孔106相对于衬底平面(在此种情况下被界定为X-Z平面)的垂线122界定非零度的倾斜角，被示出为θ。此结构与已知的动态随机存取存储器接触通孔形成对比，所述已知的动态随机存取存储器接触通孔在不同的水平之间垂直延伸，意味着相对于垂线122呈零倾斜角。

图1D示出图1A所示元件结构100的一部分的俯视平面图。如图1C及图1D所示，接触通孔106的底部部分106A与有源元件区104交叠。在一些实施例中，底部部分106A可整体地与有源元件区104交叠。还如图1C及图1D所示出，接触通孔106的顶部部分106B与存储电容器102交叠。在一些实施例中，顶部部分106B可整体地与有源元件区104交叠。

如图1D所示，接触通孔106允许存储电容器102相对于有源元件区104在X-Y平面内移位。举例来说，在如图1D所反映的一些实施例中，存储电容器102可与有源区域104没有交叠。更准确地说，尽管设置在较高的水平中，然而从平面图角度看，存储电容器102不会显现出在X-Y平面内与有源元件区104交叠。以这种方式，接触通孔106有利于在设置在不同水平中的各个结构之间形成优异的电性接触，其中就在衬底平面(例如X-Y平面)中的位置来说，所述各个结构不会在衬底平面(例如X-Y平面)中对应的位置彼此对准。这种几何结构不同于已知动态随机存取存储器元件的几何结构，在已知动态随机存取存储器元件的几何结构中，接触通孔在各个水平之间垂直对准，意味着沿着衬底平面或元件平面的垂线，从而施加其中的存储电容器与接触通孔之间的完全交叠或接触通孔与有源区域之间的完全交叠可能为不可能的约束条件。

图1E提供根据本公开一些实施例的元件结构160的实作方式的俯视平面图。元件结构160被实作成6F²动态随机存取存储器架构，其中有源区域104被排列成细长区的阵列，从而相对于数字线112及字线118界定角

在图1E所示图中，所示各个结构设置在水平110、水平130及水平150中。未明确地示出接触通孔106。另外，字线118设置在高于水平110的水平中。如图所示，存储电容器102被排列成二维阵列。值得注意的是，存储电容器102在X-Y平面中与数字线112交叠。同时，如上详细阐述，接触通孔106可与存储电容器102完全交叠(在顶部部分106B中)且与有源元件区104完全交叠。因此，接触通孔106通过相对于垂线被排列成非零度的倾斜角，相对于其他水平中的结构在X-Y平面内放置存储电容器102时提供大的自由度。换句话说，存储电容器102可直接对准在有源元件区104的水平(水平150)与存储电容器水平(水平110)中间的水平中的其他结构的顶部上，从而在X-Y平面内形成交叠。这种几何结构的实现是因为用于对存储电容器102与有源元件区104进行连接的接触通孔106可为倾斜而避免接触其他结构。

图2A到图2D示出根据本公开一些实施例的处于各种制作阶段的元件结构200。所示顺序始于图2A所示存储器元件的制作阶段，其中已制作出有源元件区及晶体管栅极。图2A到图2D所示顺序是通过形成倾斜通孔来进行，并在形成存储电容器之前结束。在图2A中，在有源元件区104及栅极结构114之上设置绝缘体202。绝缘体202提供用于形成通孔的中间物，如下所述。

参考图2B，图中示出在绝缘体202上形成掩模204后的情况。对掩模204进行图案化以产生开口(被示出为开口206)的阵列。被给定开口用于形成接触通孔，如下详细阐述。根据各种实施例，掩模204可包括至少一个层(例如已知的用于图案化的层，包括但不限于氮化物、碳、氧化物或抗蚀剂)的组合。在各种非限制性实施例中，掩模204的厚度可介于10nm到100nm范围内。掩模104可一般由与绝缘体202不同的材料制成。掩模204因此可用于将开口206的图案转移到绝缘体202中。

现在参考图2C，图中示出其中将倾斜离子208引导到掩模104的后续的情况。如下详细阐述，可在方向性反应离子束刻蚀操作中提供倾斜离子208，其被设计成对绝缘体202进行刻蚀。包括倾斜离子208的刻蚀配方可被设计成相对于掩模104选择性地对绝缘体202进行刻蚀。在一些非限制性实施例中，刻蚀选择性可在大约5/1与20/1之间变化，意味着包括倾斜离子208的刻蚀配方对绝缘体202的刻蚀比对掩模204的刻蚀快五倍到二十倍。

现在参考图2D，图中示出在图2C所示方向性反应离子束刻蚀操作完成后的情况。在此元件形成阶段，已在绝缘体202内制作了倾斜接触通孔，被示出为接触通孔210。接触通孔210相对于X-Y平面的垂线122以非零度的倾斜角延伸。接触通孔210延伸以暴露出有源元件区104。在图2D的操作之后，可在接触通孔210的顶部上形成一组存储电容器。尽管图中未示出，然而数字线可在绝缘体202内延伸以与栅极结构114形成接触，如上所述。

现在参考图3A，图中示出以示意形式示出的处理设备300。处理设备300表示对衬底的部分(例如绝缘体层)进行刻蚀的处理设备。处理设备300可为具有等离子体腔室302的基于等离子体的处理系统，等离子体腔室302用于通过所属领域中已知的任何便利的方法在其中产生等离子体304。如图所示可设置提取板306，提取板306具有可执行选择性刻蚀以相对于掩模材料对绝缘体层进行反应性刻蚀的提取孔308。在工艺腔室322中设置有衬底220，衬底220包括例如上述结构、即元件结构200。衬底220的衬底平面是由所示笛卡尔坐标系统的X-Y平面表示，而衬底220的平面的垂线沿着Z轴(Z方向)。

在倾斜的反应离子束刻蚀操作期间，如图所示经由提取孔308提取离子束310。如图3A所示，离子束310的迹线(trajectory)相对于垂线122形成非零度的入射角，被示出为θ。离子束310内的离子的各个迹线可彼此相互平行，或者可处于窄的角度范围内，例如处于彼此相差10度或小于10度以内。因此，θ的值可表示各别迹线从平均值变化几度的入射角的平均值。当使用如在已知系统中位于等离子体腔室302与衬底220之间的偏置电源320施加电压差时，可提取离子束310。偏置电源320可耦合到工艺腔室322，例如在工艺腔室322与衬底220保持在同一电势下的情况下。在各种实施例中，离子束310可如在已知系统中被提取作为连续的束或作为脉冲式离子束。举例来说，偏置电源320可被配置成供应等离子体腔室302与工艺腔室322之间的电压差，作为脉冲式直流(direct current，DC)电压，其中脉冲式电压的电压、脉冲频率及占空比(duty cycle)可彼此独立地进行调整。

在各种实施例中，举例来说，离子束310可被提供成带状离子束，所述带状离子束具有沿着图3B所示笛卡尔坐标系统的X方向延伸的长轴。还如图3C所示，在图3A的操作期间，掩模204可被取向成使得开口206被排列成行，一般与有源元件区104的行对齐，如在X-Y平面中所观察到。如图所示，开口206的行可相对于有源元件区104的行在X-Y平面内位移。离子束310的离子的迹线在X-Y平面内的投影是由箭头示出。通过相对于提取孔308且因此相对于离子束310沿扫描方向316扫描包括衬底220的衬底平台314，离子束310可对相对于垂线122被取向成非零度的倾斜角的一组倾斜通孔进行刻蚀。离子束310可由任何方便的气体混合物(包括惰性气体、反应气体)构成，且在一些实施例中可连同其他气态物质一起提供。在特定实施例中，离子束310与其他反应物质可作为刻蚀配方被提供到衬底220，以对衬底220的目标侧壁执行定向反应离子刻蚀。此种刻蚀配方可使用已知的反应离子刻蚀化学物质来刻蚀例如氧化物或其他材料等材料，如所属领域中已知的。刻蚀配方可对掩模204的材料具有选择性以移除绝缘体202，而不会刻蚀掩模204或以较小的程度刻蚀掩模204。

在图3B所示实例中，衬底220是圆形晶片(例如硅晶片)，提取孔308是具有细长形状的细长孔。离子束310被提供作为沿着X方向延伸到束宽度(beam width)的带状离子束，其中所述束宽度足以暴露出衬底101的整个宽度，甚至沿X方向的最宽部分处。示例性束宽度可介于10cm、20cm、30cm或大于30cm的范围内，而沿着Y方向的示例性束长度可介于3mm、5mm、10mm或20mm的范围内。所述实施例并非仅限于此上下文。

还如图3B所示，可在扫描方向316上扫描衬底220，其中扫描方向316位于X-Y平面中，例如沿着Y方向。值得注意的是，扫描方向316可表示为沿Y方向在两个相反的(180度)方向上对衬底220进行扫描，或者只是朝左的扫描或朝右的扫描。如图3B所示，离子束310的长轴沿着X方向垂直于扫描方向316延伸。因此，当衬底220的扫描沿着扫描方向316由衬底220的左侧到右侧的足够长度进行时，整个衬底220可被暴露于离子束310，如图3B所示。

还如图3B及图3C所示，当被设置在如衬底220上的位置P1指示的第一旋转位置处(衬底220位于提取板306上的定位L之下)的同时扫描衬底220时，衬底220可暴露于离子束。举例来说，位置P1可对应于晶片上的凹口或平坦面的位置。根据各种实施例，在衬底220位于固定的旋转位置的同时，可沿扫描方向316执行至少一次扫描以形成接触通孔106。由于离子束310相对于垂线122形成非零度的入射角，因此接触通孔106的刻蚀可以产生具有轴的通孔的方式进行，所述轴的形成被取向成一般沿着非零度的入射角的倾斜角，在示出接触通孔的图中也被示出为θ。根据各种非限制性实施例，θ的值可小于15度，且在特定实施例中可位于5度与10度之间。θ的精确值可根据所设计的存储电容器102相对于有源元件区104的位移量(在X-Y平面内)来选择。因此，可产生例如图2D所示元件结构，其中将被给定的存储电容器(在水平110中)连接的水平150中被给定的有源元件位移到图中的左侧。

在方法及元件结构的其他实施例中，一组存储电容器可排列成其中不同的电容器在不同的方向上倾斜的阵列。图4示出根据本公开实施例的元件结构400的俯视平面图。图4的图示出如上所论述的几个元件水平。元件结构400包括一组用于形成晶体管元件的有源区域，被示出为有源区域412。有源区域412被排列成各种行，被示出为有源区域行410、有源区域行420、有源区域行430及有源区域行440。还如图4所示，元件结构400包括各种电容器452的行，包括电容器行450及电容器行460，其中电容器行在有源区域421之间被隔开且具有一些交叠，如图所示。在电容器行450内，电容器452交替地连接到有源区域行410或有源区域行420中的有源区域412，如图所示。相似地，在电容器行460内，电容器452交替地连接到有源区域行430或有源区域行440中的有源区域412，如图所示。这种错开的连接配置是通过提供以第一方向倾斜的第一接触通孔462及以第二方向倾斜的第二接触通孔464来实现。

为了产生图4所示结构，处理设备300可以下面的方式来操作。作为实例，当离子束310相对于垂线122被排列成具有固定的非零度的入射角时，在第一组扫描中，衬底220可维持在第一旋转位置处(例如图3B所示)，以形成第一组接触通孔，如图2D大致所示。在第二组扫描中，离子束310可在衬底220旋转过180度的扭转角(twist angle)之后被排列成具有同一固定的非零度的入射角，其中位置P3邻近L定位。以此种方式，可形成第二组接触通孔，所述第二组接触通孔相对于垂线122界定非零度的入射角且具有与第一组接触通孔相同的绝对值，同时相对于X-Z平面形成第一组接触通孔的镜像。就相对于元件(例如动态随机存取存储器元件)中的下伏有源区的相对位移而言，此结构能够实现进一步的设计灵活性。

图5示出根据本公开实施例的示例性工艺流程500。在方块502中，在半导体元件的第一水平中(例如在动态随机存取存储器结构中)形成有源元件区。在方块504中，形成接触通孔，其中接触通孔接触有源元件区且相对于衬底平面的垂线以非零度的入射角延伸。在方块506中，在有源元件区上方形成数字线，其中数字线电耦合到有源元件区，其中接触通孔不接触数字线。值得注意的是，接触通孔可延伸穿过多个水平。在方块508中，至少部分地在高于第一水平的半导体元件的第二水平中形成存储电容器，其中存储电容器与接触通孔形成电性接触。

本发明实施例提供优于包括存储器元件(例如动态随机存取存储器元件)的已知元件结构的各种优点。对于一个优点，使用倾斜通孔会增加不同的元件结构之间的接触面积以使设置在不同水平中的元件结构不会彼此对准，例如其中存储电容器不直接对准在有源元件区上方的存储器结构。因此，使用倾斜接触通孔，接触通孔的整个顶部部分可与存储电容器交叠，而接触通孔的整个底部部分与有源元件区交叠。另一优点是相对于第二水平中的第二元件结构的放置第一水平中的第一元件结构的放置灵活性。举例来说，电容器水平中的存储电容器可相对于有源水平中的有源元件区在X-Y平面内移位，这是因为对存储电容器与有源元件区进行连接的接触通孔可通过接触通孔的角来补偿所述移位。

本公开的范围不受限于本文所述的具体实施例。实际上，通过阅读前述说明及附图，除本文中所述者外，本公开的其他各种实施例及对本公开的修改也将对所属领域中的一般技术人员显而易见。因此，此种其他实施例及修改旨在落于本公开的范围内。此外，本文已在用于特定目的的特定环境中的特定实作方式的上下文中阐述了本公开，然而所属领域中的一般技术人员将认识到其有用性并非仅限于此且本公开可在用于任意数目的目的的任意数目的环境中有益地实施。因此，以上所述的权利要求应根据本文所述本公开的全部广度及精神进行解释。