阅读说明：本技术 接口的最低输入/输出翻转率 (Lowest input/output slew rate of interface ) 是由 索伦·劳森 罗伯特·克里奇洛 戴泽福 于 2020-02-07 设计创作，主要内容包括：一种用于实现最低翻转率保证的装置可包括第一、第二和第三电路。第一电路可基于多个内部输入/输出(IO)信号的值的序列来计算内部总线反转信号的值的序列。第二电路可通过在内部总线反转信号的值的序列和基本上随机的值的序列之间进行选择来建立外部总线反转信号的值的序列。第三电路可在各自对应的外部总线反转信号的值的序列具有第一值时将多个外部IO信号的值设置到多个内部信号的反转值,并且在各自对应的外部总线反转信号的值的序列具有第二值时将多个外部IO信号的值设置到多个内部信号的值。(An apparatus for achieving minimum slew rate assurance may include first, second, and third circuits. The first circuit may calculate a sequence of values of the internal bus inversion signal based on a sequence of values of a plurality of internal input/output (IO) signals. The second circuit may establish the sequence of values of the external bus inversion signal by selecting between the sequence of values of the internal bus inversion signal and the substantially random sequence of values. The third circuit may set the values of the plurality of external IO signals to the inverted values of the plurality of internal signals when the sequence of the values of the respectively corresponding external bus inversion signals has the first value, and set the values of the plurality of external IO signals to the values of the plurality of internal signals when the sequence of the values of the respectively corresponding external bus inversion signals has the second value.)

具体实施方式

在接下来的描述中，论述了许多细节以提供对本公开的实施例的更透彻说明。然而，本领域技术人员将会清楚，没有这些具体细节也可以实现本公开的实施例。在其他情况下，以框图形式而不是详细示出公知的结构和设备，以避免模糊本公开的实施例。

注意，在实施例的相应附图中，以线条来表示信号。一些线条可能更粗，以指示出更大数目的构成信号路径，和/或在一端或多端具有箭头，以指示出信息流的方向。这种指示并不打算是限制性的。而是，这些线条与一个或多个示范性实施例被联合使用来帮助更容易理解电路或逻辑单元。由设计需要或偏好决定的任何所表示的信号可实际上包括可在任一方向上行进并且可利用任何适当类型的信号方案来实现的一个或多个信号。

在整个说明书各处以及在权利要求中，术语“连接”的意思是连接的事物之间的直接电连接、机械连接或磁连接，而没有任何中间设备。术语“耦合”的意思是连接的事物之间的直接电连接、机械连接或磁连接，或者通过一个或多个无源或有源中间设备的间接连接。术语“电路”或“模块”可以指被安排为与彼此合作来提供期望的功能的一个或多个无源和/或有源组件。术语“信号”可以指至少一个电流信号、电压信号、磁信号、或者数据/时钟信号。“一”和“该”的含义包括多数指代。“在……中”的含义包括“在……中”和“在……上”。

术语“基本上”、“接近”、“大致”、“近似”和“大约”一般指在目标值的+/-10％内。除非另有指明，否则使用序数形容词“第一”、“第二”和“第三”等等来描述共同对象只是表明相似对象的不同实例被引用，而并不打算暗示这样描述的对象必须在时间上、空间上、排名上或者以任何其他方式处于给定的序列中。

要理解，这样使用的术语在适当的情况下是可互换的，从而使得本文描述的发明的实施例例如能够按与本文图示或以其他方式描述的那些不同的其他朝向来操作。

说明书中和权利要求中的术语“左”、“右”、“前”、“后”、“顶”、“底”、“上”、“下”等等(如果有的话)是用于描述性目的的，而并不一定用于描述永久的相对位置。

就实施例而言，各种电路、模块和逻辑块中的晶体管是隧道FET(Tunneling FET，TFET)。各种实施例的一些晶体管可包括金属氧化物半导体(metal oxide semiconductor，MOS)晶体管，其包括漏极端子、源极端子、栅极端子和体端子。晶体管也可包括三栅和FinFET晶体管、全包围栅圆柱体晶体管、方形线、或者矩形带状晶体管、或者像碳纳米管或自旋器件之类的实现晶体管功能的其他器件。MOSFET对称源极和漏极端子是相同的端子并且在这里可被互换使用。另一方面，TFET器件具有非对称源极和漏极端子。本领域技术人员将会明白，在不脱离本公开的范围的情况下，其他晶体管(例如，双极结型晶体管-BJT PNP/NPN、BiCMOS、CMOS等等)可被用于一些晶体管。

对于本公开而言，短语“A和/或B”和“A或B”的意思是(A)、(B)或者(A和B)。对于本公开而言，短语“A、B和/或C”的意思是(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或者(A、B和C)。

此外，本公开中论述的组合逻辑和时序逻辑的各种元素既可涉及物理结构(例如，与门、或门、或者异或门)，也可涉及实现逻辑结构的器件的经合成的或者以其他方式优化的集合，其中该逻辑结构是所论述的逻辑的布尔等同物。

具有相对较宽的输入/输出(IO)总线的现代芯片到芯片并行接口可能会采用总线反转(BI)信号(其可指示出当前在接口上传输的数据是否反转)以减少同时切换噪声(SSN)效应。然而，BI信号可能会降低IO翻转率。进而，降低的翻转率可能会影响晶体管老化的各种方面，并且从而可能影响接口IO的时序裕量。当个体IO受到不同的晶体管老化因素的影响时，整个接口的时序裕量最终可能会由于聚合的老化效应而受到影响。

晶体管老化可能发生在金属氧化物半导体场效应晶体管(MOSFET)器件特性随着时间的推移(通常是按年衡量的长期时间)而退化时。器件特性退化可能导致切换速度下降，并且可能最终加速器件的寿命终止。晶体管老化对于管芯内部的晶体管和IO缓冲器处的晶体管都可能发生。晶体管老化的主要原因可能包括：热载流子注入(Hot CarrierInjection，HCI)、偏置温度不稳定(Bias Temperature Instability，BTI)、以及时间相关的二氧化物分解(Time-Dependent Dioxide Breakdown，TDDB)。

HCI与高能载流子流经器件沟道并且将其自身注入到晶体管的电介质层有关。作为HCI的结果，阈值电压可能会逐渐降低，这可能导致随着时间的推移，切换速度变慢。不能通过逆转晶体管的状态来恢复HCI效应。

BTI是一种退化现象(在p沟道MOSFET中最明显)，它可能随着温度升高时的负栅极电压而发生。关联的电场可能会用来自沟道的载流子来填充电介质块中的一些预先存在的陷阱。当应力电压被去除时，BTI退化将随着时间的推移(例如，几微秒)而恢复。

TDDB与由于电子隧道效应而随机地在电介质中造成缺陷的电场有关。当形成栅极和衬底之间的导电路径时，可能会发生永久性的击穿。

此外，IO老化延迟可能发生在不同的电压转变方向上。例如，由于BTI效应，一些IO可能通过长期停留在高电压水平(例如“1”)而获取较快的0到1转变时间和较慢的1到0转变时间。或者，由于HCI效应，一些IO可能获取较慢的0到1转变时间。

本文公开了各种机制和方法，用于减轻对时序裕量的老化影响，这些机制和方法可以使得所覆盖总线的所有数据IO与所覆盖总线的时钟信号以基本相同的速度并且在基本相同的电压转变方向上老化。这可通过按等于或高于最低翻转率r(其中0<r<1)的翻转率翻转数据IO来实现。例如，对于定义的时钟周期数目C，所有的数据IO将至少翻转r*C次。

有了最低翻转率保证，BTI效应可被最小化，而且所覆盖总线的所有IO可以按基本同步的速度老化。仿真表明，小的最低翻转率(例如5％)可显著减小由老化效应引起的时序裕量损失。

尽管使用BI信号可能会加剧老化效应，但BI信号可有利地被利用来保证最低翻转率，其方式是通过偶尔或者定期地将其改换用途用于IO翻转而不是用于降低SSN。使用BI信号，可在数据IO上引入随机化的翻转而不考虑数据IO上的流量模式，从而可实现最低翻转率保证而没有接口处的数据带宽方面的任何成本。

这种设计可具有各种优势。首先，它们可以不要求任何逻辑来监视翻转率(例如，个体IO的翻转率)，从而可以具有较低的硬件开销。第二，它们可以不依从于流量模式并且可以对用户流量没有影响(换句话说，最低翻转率逻辑的存在对用户而言可以是透明的)。第三，它们可以不消耗任何数据带宽，从而可被用于任何应用场景中。第四，它们可以具有较低的硬件实现成本。

最低翻转率保证可能会影响SSN降低，因为在BI信号被改换用途用于IO翻转的周期中，SSN可能会更高。然而，可通过各种方式来减轻这种影响。首先，保证的最低翻转率可被设置到减轻老化效应所期望的最小数字(例如，5％)。第二，BI信号被改换用途的周期可以被打散，这可使得SSN效应不会累积。第三，对于具有多个BI群组的接口，不同的BI群组可在不同的周期中让其BI信号被改换用途，使得对SSN降低的影响可限于一次一个BI群组。

本文公开的机制和方法可包括用于随机地翻转IO信号以建立最低翻转率保证的数字系统。这些系统可利用BI信号来将基本上任意修改的或者随机修改的BI比特流应用于BI信号所覆盖的总线(例如，应用于一组信号，其中可包括数据信号)，并且因此，这些系统可以按设计的最低翻转率来翻转那些数据IO。这些机制和方法可有利地对用户流量没有影响，并且可有利地独立于用户流量模式。

图1根据本公开的一些实施例图示了包括同步芯片到芯片接口的框图。系统100包括第一芯片111、第二芯片112、以及至少第一芯片到芯片接口121。在各种实施例中，系统100还可包括一个或多个额外的芯片到芯片接口，从第二芯片到芯片接口开始，等等依此类推，直到第N芯片到芯片接口129。

第一接口121至第N接口129可包括时钟信号、多个被覆盖的总线信号(例如，数据信号)、以及覆盖多个总线信号的BI信号。这些可以是第一芯片111的输出和第二芯片112的输入。在系统100中，也可以有到第一芯片111的多个输入，这些输入是第二芯片112的输出(在一些实施例中，它们可分别是第一接口121至第N接口129的一些部分)。在各种实施例中，第一接口121至第N接口129可以是同步接口。

第一接口121至第N接口129的BI信号可向接收设备(例如，第二芯片112)指示出所覆盖的总线信号(例如，数据)上的传输是反转的，还是非反转的。当相应的BI信号具有预定值(例如，具有“1”值)时，被覆盖的IO引脚可被驱动到反转值，而当相应的BI信号不具有预定值(例如，具有“0”值)时，被覆盖的IO引脚可被驱动到非反转值(例如，正常值)。

图2A和2B根据本公开的一些实施例分别图示了由BI信号覆盖的总线的内部信号和外部信号的逐周期波形。所覆盖总线可与一组内部信号D(它们携带在由BI信号所作出的任何潜在反转之前的值)和一组外部信号D′(它们携带在由BI信号所作出的任何潜在反转之后的值)相对应。所覆盖总线可相对于相应的时钟信号以各种“节拍”发送数据。在一些实施例中，每个时钟周期(例如，时钟的上升沿之间的时间)可以有单个节拍，而在其他实施例中，每个时钟周期可以有两个节拍(像双倍数据速率信令那样)，或者每个时钟周期可以有四个节拍(像四倍数据速率信令那样)。例如，图2A和2B描绘了每个时钟周期有两个节拍的时钟(例如，双倍数据速率信令)。

在每个节拍上，可根据特定的规则(例如，所覆盖总线信号的1的总数是否大于所覆盖总线信号的0的总数)计算BI信号的值。然后，可在接口上将BI信号与数据一起传输给接收器。

BI信号如果要指示出所覆盖总线信号是反转的则可具有第一预定值(例如，“1”值)，并且可具有第二预定值(例如，“0”值)以指示出经覆盖总线信号不是反转的。(在各种实施例中，当未对接口启用BI模式时，内部信号的行为也可对应于相应外部信号的行为；相应地，当BI模式被禁用时，内部信号的值可仅仅被无反转地驱动到外部信号上。)

因此，在图2A中，内部信号210可包括第一总线信号211、第二总线信号212、以及时钟信号219。在所描绘的四个时钟周期的八个节拍内，时钟信号219可翻转八次，第一覆盖总线信号211可翻转3次，并且第二覆盖总线信号212可翻转6次。第一总线信号211和第二总线信号212还没有被BI信号覆盖。

在图2B中，外部信号220可包括第一总线信号221、第二总线信号222、以及时钟信号229。在所描绘的四个时钟周期的八个节拍内，时钟信号229可翻转八次，正如(内部信号210的)时钟信号219那样。然而，与内部信号210相比，外部信号220的第一总线信号221和第二总线信号222被BI信号228所覆盖。

在图2B的第四个描绘的节拍中，BI信号228具有预定的值(在这个实例中，值为“1”)。结果，在该节拍中，内部信号210的第一总线信号211和第二总线信号212的值被反转，以成为外部信号220的第一总线信号221和第二总线信号222的值。在应用BI信号228之后，第一总线信号221在8节拍持续时间中的翻转计数从3次变为5次，而第二总线信号222的翻转计数保持不变。(BI信号228本身的翻转计数为2。)因此，BI信号228可增大所覆盖总线的翻转率。

在N个数据节拍的序列中，连续的BI比特可构成N比特BI比特流。图3根据本公开的一些实施例图示了在每第k比特位置具有随机比特值的BI比特流所覆盖的总线的外部信号的逐周期波形。波形300可包括时钟信号309和被BI信号308覆盖的一个或多个外部总线信号301。

在各种实施例中，为了提供最低翻转率保证，可以用随机值(例如，基本上任意确定的值或者基本上随机确定的值)来替换N比特BI比特流的值的子集。例如，BI比特流的每第k比特可被用随机比特值r_i来替代(其中0<＝i<＝N/k)。

对于随机的比特值{r_i|0<＝i<＝N/k}，每个比特值有相等的概率为“0”或“1”(例如，P{r_i＝1}＝P{r_i＝0}＝0.5)。BI比特流可被认为具有子流{b_i|0<＝i<＝N/k}，该子流包括BI比特流的每第k比特。子流b_i的大约一半比特将具有相对于在发生随机比特值替代之前它们所具有的值而被反转的值。

在所覆盖总线被按照经修改的BI比特流来反转(或者不反转)之后，所覆盖总线在其不会被原始BI比特流反转的一些情况下将被反转，并且在其会被原始BI比特流反转的一些情况下将不被反转。假设在原始BI比特流的子流{b_i}中，1的数目与0的数目不同(例如，C(b_i＝1)＝x,C(bi＝0)＝y，并且x！＝y)，那么通过将随机BI流{r_i}应用到原始BI比特流的子流{b_i}，大约一半的1将被反转为0，并且大约一半的0将被反转为1。结果，如果BI比特流的长度N足够大，那么比特流中的1和0的最终计数将分别向x/2和y/2收敛(例如，)。从而，将随机比特应用于非随机子流{b_i}将使得后者变成随机比特流。

此外，就翻转率而言，任何随机比特流的预期翻转率为50％。在任何给定的时间t，随机比特流{r_i|0<＝i<＝N}具有值r_t(其中0<t<N-1)。在下一个周期中，在随后的时间的新值r_t+1引起翻转(例如，r_t+1！＝r_t)的概率是50％。结果，整个比特流的预期翻转率为E[Rate_toggle]＝50％。

由于修改后的BI流的子流(例如，)的预期翻转率为50％，所以其预期翻转计数为50％*N/k＝N/2k。因此，整个数据比特流的最低翻转率是(N/2k)/N＝1/2k＝(1/2)k。

因此，通过在每第k比特位置将随机比特替代到BI比特流中，BI信号所覆盖的所有数据引脚(以及BI引脚本身)将具有(1/2)k的预期最低翻转率。随着时间的推移，实际的最低翻转率可能会向着预期的最低翻转率充分收敛，使得覆盖的数据引脚将满足最低翻转率保证。例如，当BI信号308对于BI比特流的每第k比特具有随机值时，经过充分长的一段时间，由BI信号308覆盖的外部总线信号301可具有(1/2)k的保证最低翻转率。

图4根据本公开的一些实施例图示了实现最低翻转率保证的BI电路的图。设计400可包括第一电路410、第二电路420、以及第三电路430。第一电路410可基于多个内部输入/输出(IO)信号402(其可以是所覆盖总线的内部信号)的值来计算内部BI信号412的值。第二电路420可基于内部BI信号412的值和随机翻转成分两者，来确定外部接口的BI信号422的值。第三电路430可基于多个内部信号402的值和外部接口的BI信号422的值来设置外部接口的多个IO信号432的值。

在一些实施例中，第一电路410可基于多个内部输入/输出(IO)信号402的值的序列来计算内部BI信号412的值的序列(例如，为了SSN和/或SSO目的)。在各种实施例中，内部BI信号412的值可以是确定性的，并且可以是针对总线上的每一拍数据计算或者以其他方式确定的。对于一些实施例，内部BI信号412可被确定为降低多个IO信号432的SSO属性。在一些实施例中，内部BI信号412可被确定为降低多个IO信号432的SSN属性。

对于一些实施例，第二电路420可通过在内部BI信号412的值的序列和基本上随机的值417的序列之间进行选择来建立BI信号422的值的序列。在各种实施例中，第二电路420可包括在内部BI信号412和基本上随机的值417的序列之间进行选择的复用器。在一些实施例中，随机翻转成分(其可以是基本上随机的值417的序列的一部分)可由附加电路415生成。在一些实施例中，附加电路415可以是伪随机数生成器(Pseudo-Random NumberGenerator，PRNG)电路，它可生成伪随机比特的流。

在一些实施例中，随机翻转成分可被生成来针对多个IO信号432中的至少一个满足预定的最低翻转率。对于一些实施例，第二电路420可至少部分基于附加电路425的输出来确定BI信号422的值。在一些实施例中，附加电路425可以是计数器电路，其可计数到某个值(例如，预定的常数k)，翻转计数器输出427，然后复位。结果，第二电路420可在每第k个节拍在内部BI信号412的值的序列和基本上随机值417的序列之间进行选择。

在一些实施例中，第三电路430可在各自对应的BI信号422的值序列具有第一值时将IO信号432的值设置到内部信号402的反转值，并且在各自对应的BI信号422的值序列具有第二值时将IO信号432的值设置到内部信号402的值。

在各种实施例中，外部接口可以是芯片到芯片通信接口。对于一些实施例，可按至少1GHz的频率对多个IO信号432进行钟控。在一些实施例中，多个IO信号432可包括数据信号和地址信号中的至少一者。

在各种实施例中，内部信号402和外部IO信号432可对应于N个信号路径(例如，导线)，而内部BI信号412、外部BI信号422、基本随机值417和计数器输出427可对应于单个信号路径。在各种实施例中，可在这些信号路径上传输值的流(例如以每节拍一个值的速率)。

图5A和5B根据本公开的一些实施例分别图示了由BI信号覆盖的两条总线的非交织和交织外部信号的逐周期波形。第一场景500可包括由第一BI信号518覆盖的第一组总线信号511，由第二BI信号528覆盖的第二组总线信号521，以及时钟信号509。第二场景550可包括由第一BI信号568覆盖的第一组总线信号561，由第二BI信号578覆盖的第二组总线信号571，以及时钟信号559。

在像第一场景500这样的场景中，如果覆盖不同组总线信号的BI比特流中的所有随机比特都发生在同一周期上，则在最坏情况下可以有高达100％的SSO。例如，当数据总线空闲时，所有的数据比特都可能具有“0”值；然后，如果BI信号所覆盖的所有组总线信号都恰好具有随机建立的值“1”，则整个数据总线可能被翻转，导致最差的SSN。

对于具有由BI信号覆盖的多组总线信号的芯片到芯片接口，对SSN的这种影响可通过交织(或者在时间上交错)针对不同组总线信号的随机BI比特位置来缓解。因此，在像第二场景550这样的场景中，通过交织由BI信号覆盖的不同组总线信号的随机比特位置，在最坏情况下，可以只有单组数据被翻转。结果，最坏情况SSN可被降低到接口中的数据IO的总数的1/g(其中g可以是由BI信号覆盖的总线信号组的数目)。

在一些实施例中，可通过用不同的初始值初始化用于不同组总线信号的不同计数器电路(例如附加电路425)来实现随机比特位置交织。

图6根据本公开的一些实施例图示了用于实现最低翻转率保证的方法。在一些实施例中，方法600可包括块610、块620、块630、以及块640。

在块610中，可基于多个内部信号的值的序列来计算内部总线反转信号的值的序列。在块620中，可通过在内部总线反转信号的值的序列和基本上随机的值的序列之间进行选择来建立外部总线反转信号的值的序列。

在块630中，当各自对应的外部总线反转信号的值的序列具有第一值时，多个外部IO信号的值可被设置到多个内部信号的反转值。在块640中，当各自对应的外部总线反转信号的值的序列具有第二值时，多个外部IO信号的值可被设置到多个内部信号的值。

在一些实施例中，基本上随机的值的序列可由PRNG电路生成。对于一些实施例，值的序列的选择可额外基于计数器电路的输出。在一些实施例中，基本上随机的值的序列可针对外部接口的多个IO信号中的至少一者满足预定的最低翻转率。对于一些实施例，内部总线反转信号可被确定为降低以下各项中的至少一者：外部接口的多个IO信号的SSO属性，以及外部接口的多个IO信号的SSN属性。

虽然是按特定顺序示出参考图6的流程图中的动作的，但可以修改动作的顺序。从而，可按不同的顺序来执行图示的实施例，并且可以并行执行一些动作。图6中列出的一些动作和/或操作根据某些实施例是可选的。呈现的动作的编号是为了清晰起见，而并不打算规定各种动作必须发生的操作顺序。此外，可按各种组合来利用来自各种流程的操作。

在一些实施例中，一种设备可包括用于执行图6的方法的各种动作和/或操作的装置。

图7根据本公开的一些实施例图示了具有用于实现最低翻转率保证的机制的计算设备。计算设备700可以是根据本公开的一些实施例具有用于实现最低翻转率保证的机制的计算机系统、片上系统(System-on-a-Chip，SoC)、平板设备、移动设备、智能设备或者智能电话。将会理解，概括示出了计算设备700的某些组件，并且在图7中没有示出这种设备的所有组件。另外，虽然一些组件可能是物理上分开的，但其他的可被集成在同一物理封装内，或者甚至集成在同一物理硅管芯上。因此，图7中描绘的各种组件之间的分离在一些情况下可能不是物理上的，而可能是功能上的分离。还要指出，图7的具有与任何其他附图的元素相同的名称或标号的那些元素可按与所描述的相似的任何方式来操作或工作，但不限于此。

在各种实施例中，计算设备700的组件可包括以下各项中的任何一者：处理器710、音频子系统720、显示子系统730、I/O控制器740、功率管理组件750、存储器子系统760、连通性组件770、一个或多个外围连接780、以及一个或多个附加处理器790。在一些实施例中，处理器710可包括根据本公开的一些实施例的用于实现最低翻转率保证的机制。例如，包含本文论述的用于实现最低翻转率保证的机制的一个或多个芯片到芯片接口可存在于处理器710与音频子系统720、显示子系统730、I/O控制器740、功率管理组件750、存储器子系统760、连通性组件770、外围连接780和附加处理器790中的任何一者之间。

然而，在各种实施例中，计算设备700的任何组件都可包括根据本公开的一些实施例的用于实现最低翻转率保证的机制。此外，计算设备700的一个或多个组件可包括具有多个端口的互连结构，例如路由器、路由器网络、或者片上网络(Network-on-a-Chip，NoC)。

在一些实施例中，计算设备700可以是可操作来使用平坦表面接口连接器的移动设备。在一个实施例中，计算设备700可以是移动计算设备，例如计算平板设备、移动电话或智能电话、具备无线能力的电子阅读器、或者其他无线移动设备。本公开的各种实施例也可包括网络接口770(例如无线接口)，从而使得系统实施例可被包含到无线设备中，例如蜂窝电话或个人数字助理。

处理器710可以是通用处理器或者CPU(中央处理单元)。在一些实施例中，处理器710可包括一个或多个物理设备，例如微处理器、应用处理器、微控制器、可编程逻辑器件、或者其他处理装置。处理器710所执行的处理操作可包括操作平台或操作系统的执行，在该操作平台或操作系统上随后可执行应用和/或设备功能。处理操作还可包括与以下各项中的一个或多个有关的操作：音频I/O；显示I/O；功率管理；将计算设备700连接到另一设备；和/或与人类用户或者与其他设备的I/O(输入/输出)。

音频子系统720可包括与向计算设备700提供音频功能相关联的硬件组件(例如，音频硬件和音频电路)和软件组件(例如，驱动器和/或编解码器)。音频功能可包括扬声器和/或耳机输出，以及麦克风输入。用于这种功能的设备可被集成到计算设备700中，或者连接到计算设备700。在一个实施例中，用户通过提供被处理器710接收和处理的音频命令来与计算设备700交互。

显示子系统730可包括提供视觉和/或触觉显示来供用户与计算设备700交互的硬件组件(例如，显示设备)和软件组件(例如，驱动器)。显示子系统730可包括显示接口732，其可以是用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口732包括与处理器710分开的用于执行与显示有关的至少一些处理的逻辑。在一些实施例中，显示子系统730包括向用户提供输出和输入两者的触摸屏(或触摸板)设备。

I/O控制器740可包括关于与用户的交互的硬件设备和软件组件。I/O控制器740可操作来管理作为音频子系统720和/或显示子系统730的一部分的硬件。此外，I/O控制器740可以是用于连接到计算设备700的附加设备的连接点，通过这些附加设备用户可与系统交互。例如，可被附接到计算设备700的设备可包括麦克风设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或小键盘设备、或者用于与特定应用一起使用的其他I/O设备，例如读卡器或其他设备。

如上所述，I/O控制器740可与音频子系统720和/或显示子系统730交互。例如，通过麦克风或其他音频设备的输入可为计算设备700的一个或多个应用或功能提供输入或命令。此外，取代显示输出，或者除了显示输出以外，可提供音频输出。在另一示例中，如果显示子系统730包括触摸屏，则显示设备也可充当输入设备，这可至少部分由I/O控制器740管理。在计算设备700上也可以有额外的按钮或开关来提供由I/O控制器740管理的I/O功能。

在一些实施例中，I/O控制器740管理诸如加速度计、相机、光传感器或其他环境传感器之类的设备，或者可被包括在计算设备700中的其他硬件。输入可以是直接用户交互的一部分，并且也可向系统提供环境输入以影响其操作(例如对噪声的过滤，调整显示器以进行亮度检测，对相机应用闪光灯，或者其他特征)。

功率管理组件750可包括与管理电池电力使用、电池充电和与省电操作有关的特征相关联的硬件组件(例如，功率管理设备和/或电路)和软件组件(例如，驱动器和/或固件)。

存储器子系统760可包括用于存储计算设备700中的信息的一个或多个存储器设备。存储器子系统760可包括非易失性存储器设备(如果到存储器设备的电力中断，其状态不会变化)和/或易失性存储器设备(如果到存储器设备的电力中断，其状态不确定)。存储器子系统760可存储应用数据、用户数据、音乐、照片、文档或其他数据，以及与计算设备700的应用和功能的执行有关的系统数据(无论是长期的还是暂时的)。

也可以以用于存储计算机可执行指令(例如，实现本文论述的任何其他过程的指令)的非暂态机器可读介质的形式提供存储器子系统760的一些部分。机器可读介质可包括但不限于闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(phasechange memory，PCM)、或者适合用于存储电子或计算机可执行指令的其他类型的机器可读介质。例如，本公开的一些实施例可作为计算机程序(例如，BIOS)被下载，该计算机程序可经由通信链路(例如，调制解调器或网络连接)借由数据信号被从远程计算机(例如，服务器)传送到请求方计算机(例如，客户端)。

连通性组件770可包括网络接口，例如蜂窝接口772或无线接口774(从而使得计算设备700的实施例可被包含到无线设备中，例如蜂窝电话或个人数字助理)。在一些实施例中，连通性组件770包括硬件设备(例如，无线和/或有线连接器和通信硬件)和软件组件(例如，驱动器和/或协议栈)来使得计算设备700能够与外部设备通信。计算设备700可包括分开的设备，例如其他计算设备、无线接入点或基站，以及诸如耳麦、打印机或其他设备之类的外设。

在一些实施例中，连通性组件770可包括多种不同类型的网络接口，例如一个或多个无线接口，用于允许处理器710与另一设备通信。概括而言，计算设备700被图示有蜂窝接口772和无线接口774。蜂窝接口772一般指的是到由无线网络运营商提供的蜂窝网络的无线接口，例如经由GSM或变体或衍生、CDMA(码分多址接入)或变体或衍生、TDM(时分复用)或变体或衍生、或者其他蜂窝服务标准提供的蜂窝网络。无线接口774一般指的是非蜂窝的无线接口，并且可包括个人区域网(例如蓝牙、近场等等)、局域网(例如Wi-Fi)和/或广域网(例如WiMax)、或者其他无线通信。

外围连接780可包括硬件接口和连接器，以及软件组件(例如，驱动器和/或协议栈)来进行外围连接。将会理解，计算设备700既可以是其他计算设备的外围设备(经由“去往”782)，也可以有外围设备连接到它(经由“来自”784)。计算设备700可具有“坞接”连接器来连接到其他计算设备，以便例如管理计算设备700上的内容(例如，下载和/或上传、改变、同步)。此外，坞接连接器可允许计算设备700连接到某些外设，这些外设允许计算设备700控制例如到视听或其他系统的内容输出。

除了专属坞接连接器或其他专属连接硬件以外，计算设备700还可经由常见的或者基于标准的连接器来进行外围连接780。连接器的常见类型可包括通用串行总线(Universal Serial Bus，USB)连接器(其可包括多种不同硬件接口中的任何一种)、DisplayPort或者MiniDisplayPort(MDP)连接器、高清晰度多媒体接口(High DefinitionMultimedia Interface，HDMI)连接器、Firewire连接器、或者其他类型的连接器。

说明书中提及“一实施例”、“一个实施例”、“一些实施例”或者“其他实施例”的意思是联系这些实施例描述的特定特征、结构或特性被包括在至少一些实施例中，但不一定是所有实施例中。“一实施例”、“一个实施例”或“一些实施例”的各种出现不一定全都指的是相同实施例。如果说明书陈述“可”、“可能”或者“可以”包括某一组件、特征、结构或特性，那么并不是必须要包括该特定组件、特征、结构或特性。如果说明书或权利要求提及“一”或“某”元素，那么并不意味着只有一个该元素。如果说明书或权利要求提及“一额外”元素，那么并不排除有多于一个额外元素。

此外，在一个或多个实施例中可按任何适当的方式来组合特定的特征、结构、功能或特性。例如，在与两个实施例相关联的特定特征、结构、功能或特性不互斥的任何地方，可将第一实施例与第二实施例相组合。

虽然已结合其特定实施例描述了本公开，但本领域普通技术人员根据前述描述将清楚这种实施例的许多替换、修改和变化。例如，其他存储器体系结构，例如动态RAM(DRAM)，可使用所论述的实施例。本公开的实施例打算包含落在所附权利要求的宽广范围内的所有这种替换、修改和变化。

此外，为了图示和论述的简单，并且为了不模糊本公开，在给出的附图中可能示出或不示出到集成电路(IC)芯片和其他组件的公知电力/地连接。另外，可能以框图形式示出布置以避免模糊本公开，并且同时也考虑到了如下事实：关于这种框图布置的实现的具体细节是高度取决于要在其内实现本公开的平台的(即，这种具体细节应当完全在本领域技术人员的视野内)。在阐述具体细节(例如，电路)以便描述本公开的示例实施例的情况下，本领域技术人员应当清楚，没有这些具体细节，或者利用这些具体细节的变体，也可实现本公开。从而说明书应当被认为是说明性的，而不是限制性的。

以下示例涉及进一步实施例。示例中的具体细节可被用在一个或多个实施例中的任何地方。也可对于方法或过程实现本文描述的装置的所有可选特征。

示例1提供了一种装置，包括：第一电路，用于基于多个内部信号的值来计算内部总线反转信号的值；第二电路，用于基于所述内部总线反转信号的值和随机翻转成分来确定外部接口的总线反转信号的值；以及第三电路，用于基于所述多个内部信号的值和所述外部接口的总线反转信号的值来设置所述外部接口的多个IO信号的值。

在示例2中，如示例1所述的装置，其中所述第三电路在所述外部接口的总线反转信号具有第一值时将所述外部接口的多个IO信号的值设置到所述多个内部信号的经反转值；并且其中所述第三电路在所述外部接口的总线反转信号具有第二值时将所述外部接口的多个IO信号的值设置到所述多个内部信号的值。

在示例3中，如示例1至2中的任一项所述的装置，其中所述随机翻转成分是至少基于PRNG电路的输出的。

在示例4中，如示例1至3中的任一项所述的装置，其中所述第二电路还基于计数器电路的输出来确定所述外部接口的总线反转信号的值。

在示例5中，如示例1至4中的任一项所述的装置，其中所述随机翻转成分被生成来针对所述外部接口的多个IO信号中的至少一者满足预定的最低翻转率。

在示例6中，如示例1至5中的任一项所述的装置，其中所述内部总线反转信号被确定来降低所述外部接口的多个IO信号的SSO属性。

在示例7中，如示例1至6中的任一项所述的装置，其中所述内部总线反转信号被确定来降低所述外部接口的多个IO信号的SSN属性。

在示例8中，如示例1至7中的任一项所述的装置，其中所述外部接口是芯片到芯片通信接口。

在示例9中，如示例1至8中的任一项所述的装置，其中所述外部接口的多个IO信号被以至少1GHz的频率来钟控。

在示例10中，如示例1至9中的任一项所述的装置，其中所述外部接口的多个IO信号包括以下各项中的至少一者：数据信号，以及地址信号。

示例11提供了一种装置，包括：第一电路，用于基于多个内部信号的值的序列来计算内部总线反转信号的值的序列；第二电路，用于通过在所述内部总线反转信号的值的序列和基本上随机的值的序列之间进行选择来建立外部总线反转信号的值的序列；以及第三电路，用于在各自对应的外部总线反转信号的值的序列具有第一值时将多个外部IO信号的值设置到所述多个内部信号的经反转值，并且在各自对应的外部总线反转信号的值的序列具有第二值时将所述多个外部IO信号的值设置到所述多个内部信号的值。

在示例12中，如示例11所述的装置，其中所述基本上随机的值的序列是至少基于由PRNG电路生成的伪随机值的序列的。

在示例13中，如示例12至12中的任一项所述的装置，其中所述第二电路在计数器电路不匹配预定的计数值时选择所述内部总线反转信号的值的序列，并且在所述计数器电路匹配所述预定的计数值时选择所述基本上随机的值的序列。

在示例14中，如示例12至13中的任一项所述的装置，其中所述外部接口是芯片到芯片通信接口。

在示例15中，如示例12至14中的任一项所述的装置，其中所述基本上随机的值的序列针对所述外部接口的多个IO信号中的至少一者满足预定的最低翻转率。

在示例16中，如示例12至15中的任一项所述的装置，其中所述内部总线反转信号被确定来降低以下各项中的至少一者：所述外部接口的多个IO信号的SSO属性，以及所述外部接口的多个IO信号的SSN属性。

示例17提供了一种系统，包括存储器，与所述存储器耦合的处理器，以及用于允许所述处理器与另一设备进行通信的无线接口，所述处理器包括：第一电路，用于基于多个内部信号的值来计算内部总线反转信号的值；第二电路，用于基于所述内部总线反转信号的值和随机翻转成分来确定外部接口的总线反转信号的值；以及第三电路，用于在所述外部接口的总线反转信号具有第一值时将所述外部接口的多个IO信号的值设置到所述多个内部信号的经反转值，并且在所述外部接口的总线反转信号具有第二值时将所述外部接口的多个IO信号的值设置到所述多个内部信号的值。

在示例18中，如示例17所述的系统，其中所述第二电路还基于计数器电路的输出来确定所述总线反转信号的值。

在示例19中，如示例17至18中的任一项所述的系统，其中所述外部接口的多个IO信号被以至少1GHz的频率来钟控。

在示例20中，如示例17至19中的任一项所述的系统，其中所述外部接口是存储器访问接口。

示例21提供了一种方法，包括：基于多个内部信号的值的序列来计算内部总线反转信号的值的序列；通过在所述内部总线反转信号的值的序列和基本上随机的值的序列之间进行选择来建立外部总线反转信号的值的序列；当各自对应的外部总线反转信号的值的序列具有第一值时，将多个外部IO信号的值设置到所述多个内部信号的经反转值；并且当各自对应的外部总线反转信号的值的序列具有第二值时，将所述多个外部IO信号的值设置到所述多个内部信号的值。

在示例22中，如示例21所述的方法，其中所述基本上随机的值的序列是由PRNG电路生成的；并且其中对值的序列的选择还基于计数器电路的输出。

在示例23中，如示例21至22中的任一项所述的方法，其中所述基本上随机的值的序列针对所述外部接口的多个IO信号中的至少一者满足预定的最低翻转率。

在示例24中，如示例21至23中的任一项所述的方法，其中所述内部总线反转信号被确定来降低以下各项中的至少一者：所述外部接口的多个IO信号的SSO属性，以及所述外部接口的多个IO信号的SSN属性。

提供了摘要，其将允许读者确定本技术公开的性质和主旨。摘要是在如下理解下提交的：它不会被用于限制权利要求的范围或含义。据此将所附权利要求并入到详细描述中，其中每个权利要求独立作为一单独的实施例。