阅读说明：本技术 压电滤波器 (Piezoelectric filter ) 是由 幸田直树 于 2019-01-18 设计创作，主要内容包括：在收纳有两个压电滤波器元件的封装体的内面,形成有与各压电滤波器元件的各压电基板的输入电极及输出电极这两个电极对置的屏蔽电极,将压电基板的两个电极与封装体的内面的屏蔽电极之间的对置间隙设为100μm以上。(A shield electrode is formed on the inner surface of a package in which two piezoelectric filter elements are housed, the shield electrode facing two electrodes, namely an input electrode and an output electrode, of each piezoelectric substrate of each piezoelectric filter element, and the facing gap between the two electrodes of the piezoelectric substrate and the shield electrode on the inner surface of the package is set to 100 [ mu ] m or more.)

压电滤波器

技术领域

本发明涉及用于便携电话机等通信设备及电子设备等的压电滤波器。

背景技术

例如使用AT切割石英板等压电基板的压电滤波器一般具有在压电基板的一个面形成输入电极和输出电极，并且在另一个面形成与所述输入输出电极对应的共同电极(接地电极)的结构。这种结构由于夹着压电基板具有两个电极对，因此被称为双极型的压电滤波器，为了提高压电滤波器的特性，具有将这种双极型的压电滤波器级联连接而成的四极型的压电滤波器。

在使用这种压电滤波器的设备，特别是便携式的通信设备中，正在推进小型化，对于在通信设备等中使用的压电滤波器，也谋求进一步的小型化。

如果使压电滤波器小型化，则容易产生由于收纳在封装体内的压电滤波器元件的输入电极与输出电极之间的电磁耦合而引起的漏电流，导致使阻带衰减量(保証減衰量)降低的问题变得显著。

为此，以往是在封装体的内面形成与所述输入电极及所述输出电极对置的屏蔽电极以进行电磁屏蔽，从而防止阻带衰减量的降低(例如，参考专利文献1)。

专利文献1：日本专利第3239769号公报

在诸如上述专利文献1那样的现有技术中，虽然能够防止阻带衰减量的降低，但是如果压电滤波器的小型化推进，则阻带衰减特性的本底电平(背景噪声电平)倾斜，因此有时会产生不能满足所要求的阻带衰减特性的频带。

在专利文献1中，对这种阻带衰减特性的本底电平的倾斜并未加以特别考量。

发明内容

本发明是有鉴于上述方面而完成的，其目的在于，提供一种使阻带衰减特性的本底电平平坦并且具有高阻带衰减特性的压电滤波器。

在本发明中，为了达到上述目的，以如下方式构成。

即，本发明的压电滤波器由两个压电滤波器元件级联连接而成，每个压电滤波器元件在一片压电基板的一个主面形成有输入电极和输出电极，在另一个主面形成有共同电极，所述两个压电滤波器元件被收纳在封装体内，其中，

在所述封装体的内面形成有屏蔽电极，所述屏蔽电极与各压电滤波器元件的各压电基板的所述一个主面的至少所述输入电极和所述输出电极这两个电极对置，所述屏蔽电极与所述两个电极之间的对置间隙为100μm以上。

根据本发明，由于屏蔽电极至少与输入电极及输出电极这两个电极对置，因此能够抑制输入电极与输出电极之间的电磁耦合以提高阻带衰减量，并且由于将上述屏蔽电极与上述两个电极之间的对置间隙设为100μm以上，因此能够对上述对置间隙过窄、阻带衰减特性的本底电平倾斜进行抑制而实现平坦化。

而且，由于在单独的各压电基板形成输入电极、输出电极以及共同电极从而分别构成压电滤波器元件，因此会在声学上相互分离，与在共同的压电基板形成两个压电滤波器元件的输入电极、输出电极以及共同电极的结构相比，能够抑制杂散而提高滤波器特性。

优选地，所述对置间隙小于360μm。

根据上述结构，由于将屏蔽电极与各压电基板的输入电极及输出电极这两个电极之间的对置间隙设为小于360μm，因此能够有效地抑制输入电极与输出电极之间的电磁耦合。

优选地，所述各压电滤波器元件的所述各压电基板俯视为矩形，所述各压电基板以所述矩形的三个角部分别被保持于所述封装体。

根据上述结构，由于将俯视为矩形的各压电基板以矩形的三个角部保持于封装体，因此压电基板不会倾斜，能够稳定地进行保持。由此，能够稳定地维持封装体内面的屏蔽电极与压电基板的输入电极及输出电极这两个电极之间的对置间隙。

优选地，所述各压电滤波器元件的所述各压电基板的所述输入电极、所述输出电极以及所述共同电极这些电极单独地分别连接到独立设置于所述封装体的各外部连接端子。

根据上述结构，由于各压电基板的各电极单独地分别连接到封装体的独立的外部连接端子，即，各压电基板的各电极在封装体内分别独立地连接到各外部连接端子，因此能够抑制各电极相互影响，从而能够提高阻带衰减量。

也可以是：所述封装体具有收纳所述两个压电滤波器元件的俯视为矩形的收纳凹部，在所述收纳凹部的对置的角部，分别形成有输入电极焊盘和输出电极焊盘，所述输入电极焊盘和所述输出电极焊盘分别连接到所述各外部连接端子之中该压电滤波器的输入用的外部连接端子和该压电滤波器的输出用的外部连接端子，一个压电滤波器元件的压电基板的所述输入电极和另一个压电滤波器元件的压电基板的所述输出电极分别被引出到所述对置的角部，并分别连接到所述输入电极焊盘和所述输出电极焊盘。

根据上述结构，由于在封装体的收纳凹部中收纳的两个压电滤波器元件中的一个压电滤波器元件的压电基板的输入电极和另一个压电滤波器元件的压电基板的输出电极分别被引出到俯视为矩形的所述收纳凹部的对置的角部的输入电极焊盘和输出电极焊盘，并连接到输入用的外部连接端子和输出用的外部连接端子，因此能够将该压电滤波器的输入用的外部连接端子等和输出用的外部连接端子等配置于最远离的对置的角部。由此，能够抑制相互的影响而提高阻带衰减量。

优选地，所述两个压电滤波器元件以所述一个压电滤波器元件的所述压电基板的所述输出电极与所述另一个压电滤波器元件的所述压电基板的所述输入电极相靠近的方式而并置于所述封装体的所述收纳凹部。

根据上述结构，在使各压电滤波器元件隔离以抑制相互影响的同时，能够将各压电滤波器元件靠近配置以谋求小型化。

优选地，所述两个压电滤波器元件的所述输入电极和所述输出电极在所述各压电基板的所述一个主面相互空开间隔而分别形成，所述屏蔽电极以与所述一个主面的所述两个电极对置，并且与空开所述间隔的区域对置的方式连续形成于所述封装体的所述内面，连续形成有所述屏蔽电极的所述封装体的内面是平坦的。

根据上述结构，由于与输入电极和输出电极之间的空开间隔的区域对置的屏蔽电极连续形成于平坦的封装体的内面，因此与例如在与所述间隔对置的区域形成突起部等的结构相比，简化了结构。

优选地，所述压电基板是石英基板。

根据上述结构，使得频率温度特性良好。

如上所述，根据本发明，由于屏蔽电极至少与输入电极和输出电极这两个电极对置，因此能够抑制输入电极与输出电极之间的电磁耦合而提高阻带衰减量，并且由于将所述屏蔽电极与所述两个电极之间的对置间隙设为100μm以上，因此能够对所述对置间隙过窄、阻带衰减特性的本底电平倾斜进行抑制而实现平坦化。

而且，由于在单独的各压电基板形成输入电极、输出电极以及共同电极从而分别构成压电滤波器元件，因此会在声学上相互分离，与在共同的压电基板形成两个压电滤波器元件的输入电极、输出电极以及共同电极的结构相比，能够抑制杂散而提高滤波器特性。

附图说明

图1是本发明的一实施方式的压电滤波器的纵向剖视图。

图2是图1的压电滤波器的取下盖体后的状态的俯视图。

图3是图1的压电滤波器的基座的俯视图。

图4是示出图1的压电滤波器的结构的示意图。

图5是比较例的压电滤波器的与图2对应的俯视图。

图6是示出图5的压电滤波器的滤波器特性的图。

图7是另一比较例的压电滤波器的与图1对应的纵向剖视图。

图8是示出图7的压电滤波器的滤波器特性的图。

图9是示出另一比较例的压电滤波器的滤波器特性的图。

图10是示出图1的实施方式所涉及的实施例的压电滤波器的滤波器特性的图。

图11是示出另一实施例的压电滤波器的滤波器特性的图。

具体实施方式

以下，根据附图来详细说明本发明的实施方式。

图1是本发明的一实施方式所涉及的压电滤波器的纵向剖视图，图2是图1的压电滤波器的取下盖体后的状态的俯视图，图3是图1的压电滤波器的基座的俯视图，图4是示出图1的压电滤波器的结构的示意图。

该实施方式的压电滤波器1包括：陶瓷制的基座2；两个压电滤波器元件即第一压电滤波器元件3及第二压电滤波器元件4，收纳于该基座2内；以及盖体5，对基座2进行气密密封。盖体5由例如科瓦铁镍钴合金(コバール)等的金属板构成。通过基座2和盖体5，构成了收纳两个压电滤波器元件3、4的封装体。

该实施方式的基座2由以氧化铝等为母材的陶瓷多层基板构成。该基座2为如下的三层结构：平板状的下层2a，俯视为大致矩形；中层2b，构成在该下层2a上部形成的台阶部；以及上层2c，构成在该中层2b上形成的框部。在基座2中，通过这三个层2a～2c而构成俯视为矩形的收纳凹部6，该收纳凹部6具有用于收纳并保持第一压电滤波器元件3及第二压电滤波器元件4的台阶部。

该实施方式的压电滤波器1是小型的压电滤波器，基座2的尺寸例如为6.0mm×3.5mm，基座2和所述盖体5合在一起的高度例如为1.0mm。

第一压电滤波器元件3和第二压电滤波器元件4分别包括例如由AT切割石英板构成的、俯视为矩形的第一压电基板7和第二压电基板8。

在基座2的中层2b的上表面，即基座2的收纳凹部6的台阶部，形成有用于机电式地保持并搭载第一压电基板7的第一输入焊盘9、第一输出焊盘10和第一接地焊盘11。同样地，形成有用于机电式地保持并搭载第二压电基板8的第二输入焊盘12、第二输出焊盘13和第二接地焊盘14。

俯视为矩形的第一压电基板7的矩形的三个角部通过导电性粘合剂15保持于基座2的第一输入焊盘9、第一输出焊盘10和第一接地焊盘11。同样地，第二压电基板8的矩形的三个角部通过导电性粘合剂15被保持于第二输入焊盘12、第二输出焊盘13和第二接地焊盘14。

由于像这样以矩形的三个角部来保持矩形的各压电基板7、8，因此各压电基板7、8不会像例如以两个角部来保持时那样发生倾斜，而是能够稳定地保持在水平状态。由此，能够将对置间隙G稳定地维持在所需范围内，所述对置间隙G是在构成封装体的内底面的、基座2的下层2a的表面形成的、后述的第一屏蔽电极22及第二屏蔽电极23与各压电基板7、8的后述的输入电极71、81及输出电极72、82之间的对置间隙。另外，与以全部的四个角部来保持各压电基板7、8时相比，能够降低从基座2施加的应力的影响。

在上述的各焊盘9～14之中，作为输入电极焊盘的第一输入焊盘9和作为输出电极焊盘的第二输出焊盘13分别形成于俯视为矩形的收纳凹部6的斜向对置的角部，即最远离的位置。

在第一压电滤波器元件3的第一压电基板7的一个主面即背面(下表面)，分别空开间隔并列形成有矩形的输入电极71和输出电极72。这些电极71、72被引出到第一压电基板7的对置的角部，并通过底涂的导电性粘合剂15而分别电连接到上述第一输入焊盘9和第一输出焊盘10。由于第一压电基板7的输入电极71和输出电极72被引出到矩形的第一压电基板7的对置的角部，即矩形的最远离的位置，因此能够抑制两个电极71、72间的相互影响，从而提高阻带衰减量。

第一压电基板7的输入电极71被引出并通过导电性粘合剂15而电连接到俯视为矩形的收纳凹部6的对置的角部中的一个角部的第一输入焊盘9。

在第一压电基板7的另一个主面即表面(上表面)，形成有与所述输入电极71及输出电极72相对应的矩形的接地电极即共同电极73。该共同电极73被引出到第一压电基板7的另一角部，并且通过底涂及再涂的导电性粘合剂15被电连接到上述第一接地焊盘11。

在第二压电滤波器元件4的第二压电基板8中，与第一压电基板7同样地，也在背面分别形成有矩形的输入电极81和输出电极82。这些电极81、82被引出到第二压电基板8的对置的角部，并且通过底涂的导电性粘合剂15被电连接到上述第二输入焊盘12和第二输出焊盘13。由于第二压电基板8的输入电极81和输出电极82被引出到矩形的第二压电基板8的对置的角部，即矩形的最远离的位置，因此能够抑制两个电极81、82间的相互影响，从而提高阻带衰减量。

第二压电基板8的输出电极82被引出并且通过导电性粘合剂15被电连接到俯视为矩形的收纳凹部6的对置的角部中的另一个角部的第二输出焊盘13。

在第二压电基板8的表面，形成有与所述输入电极81及所述输出电极82相对应的矩形的接地电极即共同电极83。该共同电极83被引出到第二压电基板8的另一角部，并且通过底涂及再涂的导电性粘合剂15被电连接到上述第二接地焊盘14。

这样，以使第一压电基板7的输出电极72和第二压电基板8的输入电极81成为相靠近侧的方式，将两个压电基板7、8相隔离地排列配置在基座2内，从而在抑制各压电滤波器元件3、4相互影响的同时，实现了小型化。

俯视为矩形的第一压电基板7的对置的两个角部通过底涂的导电性粘合剂15被保持于第一输入焊盘9和第一输出焊盘10。第一压电基板7的所述两个角部之间的角部通过底涂及再涂的导电性粘合剂15被保持于第一接地焊盘11。这样，在第一输入焊盘9和第一输出焊盘10，通过底涂的导电性粘合剂15来分别保持第一压电基板7的对置的两个角部，在两个角部之间的第一接地焊盘11，由于除了底涂的导电性粘合剂15之外，还通过再涂的导电性粘合剂15来进行保持，因此能够有效地防止第一压电基板7倾斜。

同样地，第二压电基板8的对置的两个角部通过底涂的导电性粘合剂15被保持于第二输入焊盘12和第二输出焊盘13。由于第二压电基板8的所述两个角部之间的角部通过底涂及再涂的导电性粘合剂15被保持于第二接地焊盘14，因此能够有效地防止第二压电基板8倾斜。

在压电滤波器1的基座2的外底面，独立地形成有图4所示的用于表面安装的六个外部连接端子即第一～第六外部连接端子16～21。即，基座2的第一～第六外部连接端子16～21成为彼此分离的单独的端子。这些外部连接端子16～21对应于基座2的收纳凹部6的各焊盘9～14，经由在基座2内部形成的未图示的布线(布线图案及通孔等)而分别电连接到各自对应的各焊盘9～14。另外，这些外部连接端子16～21形成在基座2的收纳凹部6的各自对应的各焊盘9～14的下方位置。

由于在基座2的收纳凹部6的各焊盘9～14，如上所述分别连接有第一压电基板7的各电极71～73、第二压电基板8的各电极81～83，因此第一～第六外部连接端子16～21经由各自对应的各焊盘9～14，被分别连接到第一压电基板7的各电极71～73、第二压电基板8的对应的各电极81～83。

具体而言，如图4所示，第一压电基板7的输入电极71和第一外部连接端子16经由第一输入焊盘9(未图示)连接，第一压电基板7的共同电极73和第二外部连接端子17经由第一接地焊盘11(未图示)连接，第一压电基板7的输出电极72和第三外部连接端子18经由第一输出焊盘10(未示出)连接。

另外，第二压电基板8的输出电极82和第四外部连接端子19经由第二输出焊盘13(未图示)连接，第二压电基板8的共同电极83和第五外部连接端子20经由第二接地焊盘14(未图示)连接，第二压电基板8的输入电极81和第六外部连接端子21经由第二输入焊盘12(未示出)连接。

如上所述，各压电基板7、8的输入电极71、81、输出电极72、82以及共同电极73、83单独地分别连接到基座2的独立的第一外部连接电极16、第六外部连接电极21、第三外部连接端子18、第四外部连接端子19以及第二外部连接端子17、第五外部连接端子20。即，由于各压电基板7、8的各电极71～73、81～83单独地连接到独立的各外部连接端子16～21，因此能够抑制各压电基板7、8的各电极71～73、81～83相互影响，从而能够提高阻带衰减量。

而且，能够独立地调整一个压电滤波器元件3(或4)而不受另一个压电滤波器元件4(或3)的影响。

与第一压电基板7的输入电极71连接的第一外部连接端子16是压电滤波器1的输入用的外部连接端子，即输入端子，与第二压电基板8的输出电极82连接的第四外部连接端子19是压电滤波器1的输出用的外部连接端子，即输出端子。

输入用的第一外部连接端子16形成在俯视为矩形的收纳凹部6的对置的角部中的一个角部的第一输入焊盘9下方的外底面，输出用的第四外部连接端子19形成在收纳凹部6的对置的角部中的另一个角部的第二输出焊盘13下方的外底面。

与第一压电基板7的共同电极73连接的第二外部连接端子17及与第二压电基板8的共同电极83连接的第五外部连接端子20作为GND端子分别被接地。

与第一压电滤波器元件3的输出电极72连接的第三外部连接端子18及与第二压电滤波器元件4的输入电极81连接的第六外部连接端子21共同被连接到耦合电容器C1。

这样，第一压电滤波器元件3的输出电极72与第二压电滤波器元件4的输入电极81相互连接，构成将双极型的两个压电滤波器元件即第一压电滤波器元件3和第二压电滤波器元件4级联连接而成的四极型的压电滤波器1。

如上所述，第一压电基板7的输入电极71被引出到俯视为矩形的收纳凹部6的对置的角部中的一个角部，经由导电性粘合剂15而连接到第一输入焊盘9，并电连接到第一输入焊盘9下方的外底面的输入用的外部连接端子16。另外，第二压电基板8的输出电极82被引出到收纳凹部6的对置的角部中的另一个角部，经由导电性粘合剂15而连接到第二输出焊盘13，并连接到第二输出焊盘13下方的外底面的输出用的外部连接端子19。

这样，由于将该压电滤波器1的输入用的第一输入焊盘9及外部连接端子16与输出用的第二输出焊盘13及外部连接端子19分别配置在基座3的俯视为矩形的收纳凹部6的最远离的位置，即对置的角部，因此能够抑制相互的影响而提高阻带衰减量。

一般而言，在60MHz程度以下的低频中，杂散多，其电平也高。在该实施方式中，使第一压电滤波器元件3的矩形的输入电极71及输出电极72的纵横比与第二压电滤波器元件4的矩形的输入电极81及输出电极82的纵横比不同，如图2所示，由于将输入电极71及输出电极72设为接近长方形的形状，将输入电极81及输出电极82设为接近正方形的形状，因此能够抑制杂散。

另外，作为本发明的另一实施方式，也可以将两个压电滤波器元件3、4的电极形状设为相同形状。

在该实施方式中，在构成封装体的内底面的、基座2的平板状的下层2a的平坦表面，形成有与第一压电基板7、第二压电基板8相对应的第一屏蔽电极22、第二屏蔽电极23。

各屏蔽电极22、23在由钨等构成的金属化层的上表面形成有镀金层。

各屏蔽电极22、23经由在基座2内部形成的未图示的布线(布线图案及通孔等)共同被连接到GND端子即上述第二外部连接端子17及第五外部连接端子20，从而被接地。

各屏蔽电极22、23在各压电基板7、8的背面的至少各输入电极71、81及各输出电极72、82处空开对置间隙G而分别对置。

即，第一屏蔽电极22被形成为在俯视时与第一压电基板7的至少输入电极71及输出电极72重叠，而第二屏蔽电极23被形成为在俯视时与第二压电基板8的至少输入电极81及输出电极82重叠。

第一屏蔽电极22以不仅与第一压电基板7的两个电极71、72对置，还与输入电极71和输出电极72之间空开间隔的区域对置的方式连续形成。第二屏蔽电极23也以不仅与第二压电基板8的两个电极81、82对置，还与输入电极81和输出电极82之间空开间隔的区域对置的方式连续形成。

因此，形成有第一屏蔽电极22的区域的面积大于将第一压电基板7的形成有输入电极71的区域的面积与形成有输出电极72的区域的面积合计后得到的总面积。同样地，形成有第二屏蔽电极23的区域的面积大于将第二压电基板8的形成有输入电极81的区域的面积与形成有输出电极82的区域的面积合计后得到的总面积。

形成有第一屏蔽电极22的区域的面积优选在第一压电基板7的形成有输入电极71和输出电极72的区域的面积的例如约4倍以内。同样地，形成有第二屏蔽电极23的区域的面积优选在第二压电基板8的形成有输入电极81和输出电极82的区域的面积的约4倍以内。

这样，由于使各屏蔽电极22、23分别与各压电基板7、8的至少各输入电极71、81及各输出电极72、82对置，因此能够防止输入电极71、81与输出电极72、82之间的电磁耦合，从而提高阻带衰减量。

图5是形成有各屏蔽电极22₁、23₁的区域的面积狭小的比较例的压电滤波器1₁的与图2对应的俯视图。在该比较例的压电滤波器1₁中，第一屏蔽电极22₁与第一压电基板7的输出电极72对置，但与输入电极71并不对置。另外，第二屏蔽电极23₁与第二压电基板8的输入电极81对置，但与输出电极82并不对置。

与图2所示的实施方式的压电滤波器1相比，该比较例的压电滤波器1₁将屏蔽电极的形成面积设为1/2。该压电滤波器1₁除了屏蔽电极22₁、23₁的形成区域之外，与图2所示的实施方式的压电滤波器1相同，各屏蔽电极22、23与各压电基板7、8的各输入电极71、81及各输出电极72、82之间的对置间隙G为250μm。

图6是示出该比较例的压电滤波器1₁的滤波器特性的图，分别地，横轴表示频率(kHz)，纵轴表示阻带衰减量(dB)，中心频率f₀为73.35MHz。

如该图6所示，在从中心频率f₀(73.35MHz)开始-4500kHz的频率范围内，无法满足所要求的阻带衰减量，例如90dB以上。

这样，在各屏蔽电极22₁、23₁仅与各压电基板7、8的一个电极72、81对置的图5的压电滤波器2₁中，各屏蔽电极22₁、23₁在不与各压电基板7、8的输入电极71、81及输出电极72、82对置的区域中，无法充分地抑制在输入电极71、81与输出电极72、82之间产生的电磁耦合，导致阻带衰减特性降低。

在本实施方式的压电滤波器1中，如上所述，各屏蔽电极22、23与各压电基板7、8的至少各输入电极71、81及各输出电极72、82对置。

进而，在本实施方式的压电滤波器1中，将各屏蔽电极22、23与各压电基板7、8的各输入电极71、81及各输出电极72、82对置的间隙G设为100μm以上。

如果该对置间隙G小于100μm，则阻带衰减特性的本底电平(背景噪声电平)倾斜，有时会产生不能满足所要求的阻带衰减特性的频带。

为了有效地抑制在各压电基板7、8的输入电极71、81与输出电极72、82之间产生的电磁耦合，该对置间隙G优选小于360μm。即，该对置间隙G为100μm以上且小于360μm，优选为200μm以上且300μm以下。

图7是将基座2₂设为两层结构，将所述对置间隙G设为小于100μm，具体而言设为40μm的比较例的压电滤波器1₂的与图1对应的纵向剖视图。

在图7中，虽然未示出各屏蔽电极22、23、各输入电极71、81以及各输出电极72、82，但是压电滤波器1₂除了为了使对置间隙G变窄而将基座2₂设为两层结构之外，与图1所示的实施方式同样，各屏蔽电极22、23与各压电基板7、8的各输入电极71、81及各输出电极72、82对置。

图8是示出该比较例的压电滤波器1₂的滤波器特性的图，分别地，横轴表示频率(kHz)，纵轴表示阻带衰减量(dB)，中心频率f₀是73.35MHz。

在该比较例的压电滤波器1₂中，由于各屏蔽电极22、23分别与各压电基板7、8的各输入电极71、81及各输出电极72、82对置，因此能够抑制输入电极71、81与输出电极72、82之间的电磁耦合，图8如图所示，在从中心频率f₀(73.35MHz)开始-4500kHz的频率范围内，能够满足所要求的阻带衰减量，例如约90dB以上。

但是，由于使各屏蔽电极22、23与各压电基板7、8的各输入电极71、81及各输出电极72、82之间的对置间隙G接近了小于100μm的40μm，因此对置间隙G过窄，如图8所示，阻带衰减特性的本底电平如虚线的线L1所示发生倾斜。由于该倾斜角度分布不均，因此产生了无法满足所要求的阻带衰减量的频带。

相反地，如果各屏蔽电极22、23与各压电基板7、8的各输入电极71、81及各输出电极72、82之间的对置间隙G过宽，则无法有效抑制在各压电基板7、8的输入电极71、81与输出电极72、82之间产生的电磁耦合。

图9是示出将对置间隙G设为360μm的比较例的压电滤波器的滤波器特性的图。示出该图9的滤波器特性的比较例的压电滤波器除了将对置间隙G增宽至360μm之外，与图1所示的实施方式同样，各屏蔽电极22、23与各压电基板7、8的各输入电极71、81及各输出电极72、82对置。

如图9所示，在将对置间隙G设为360μm的比较例的压电滤波器中，在从中心频率f₀(73.35MHz)开始-4500kHz的频率范围内，无法满足所要求的阻带衰减量，例如90dB以上。

与此相对，在本实施方式中，如图2所示，各屏蔽电极22、23分别与各压电基板7、8的至少各输入电极71、81及各输出电极72、82对置，并且将该对置间隙G设为100μm以上且小于360μm。

图10是示出将该对置间隙G设为250μm的实施例的压电滤波器1的滤波器特性的图。

在本实施例的压电滤波器1中，由于使各屏蔽电极22、23分别与各压电基板7、8的至少各输入电极71、81及各输出电极72、82对置，并且将各屏蔽电极22、23与各输入电极71、81及各输出电极72、82之间的对置间隙G设为适当的对置间隙而不使其过于靠近，因此能够充分抑制输入电极71、81与输出电极72、82之间的电磁耦合，如图10的虚线所包围的区域所示，在从中心频率f₀(73.35MHz)开始±4500kHz的频率范围内，能够满足所要求的阻带衰减量，例如约90dB以上，甚至能够改善到100dB左右。进而，阻带衰减特性的本底电平不会倾斜，而呈现出平坦的特性。

图11是示出将对置间隙G设为220μm的另一实施例的压电滤波器1的滤波器特性的图。

该实施例的压电滤波器也能够在从中心频率f₀(73.35MHz)开始-4500kHz的频率范围内，满足所要求的阻带衰减量，例如约90dB以上，并且阻带衰减特性的本底电平不会倾斜，而呈现出平坦的特性。

在上述实施方式中，使用石英基板作为压电基板，但也可以使用具有压电特性的陶瓷基板或多晶基板。

符号说明

1、1₁、1₂ 压电滤波器

2、2₁、2₂ 基座

3 第一压电滤波器元件

4 第二压电滤波器元件

6 收纳凹部

7 第一压电基板

8 第二压电基板

22、22₁ 第一屏蔽电极

23、23₁ 第二屏蔽电极

71、81 输入电极

72、82 输出电极