阅读说明：本技术 半导体结构及电机驱动装置 (Semiconductor structure and motor driving device ) 是由 余梦霖 肖金玉 郭守誉 于 2018-09-05 设计创作，主要内容包括：本发明涉及一种半导体结构,包括：衬底,具有第一导电类型；第一区域,形成于衬底上,包含第一阱区以及从第一阱区引出的电极,第一阱区具有第二导电类型；第二区域,形成于衬底上,包含第二阱区以及从第二阱区引出的电极,第二阱区具有第二导电类型；隔离结构,形成于衬底上且位于第一区域与第二区域之间以隔离第一阱区与第二阱区；隔离结构包括2M+1个阱区以及从2M+1个阱区中各阱区引出的电极,第一阱区、第二阱区和2M+1个阱区并排设置且相邻阱区的导电类型相反,M大于或等于1。通过在隔离结构中设置多个阱区,可以吸收三极管的绝大部分电子,隔离效果较好。本发明还涉及一种电机驱动装置,该电机驱动装置形成于上述半导体结构中。(The invention relates to a semiconductor structure, comprising: a substrate having a first conductivity type; a first region formed on the substrate and including a first well region having a second conductivity type and an electrode led out from the first well region; a second region formed on the substrate and including a second well region having a second conductivity type and an electrode led out from the second well region; the isolation structure is formed on the substrate and positioned between the first region and the second region to isolate the first well region and the second well region; the isolation structure comprises 2M +1 well regions and electrodes led out from the well regions in the 2M +1 well regions, the first well region, the second well region and the 2M +1 well regions are arranged side by side, the conduction types of the adjacent well regions are opposite, and M is larger than or equal to 1. Through set up a plurality of well regions in isolation structure, can absorb the overwhelming majority electron of triode, it is better to keep apart the effect. The invention also relates to a motor driving device which is formed in the semiconductor structure.)

半导体结构及电机驱动装置

技术领域

本发明涉及半导体领域，特别是涉及一种半导体结构和一种电机驱动装置。

背景技术

传统的半导体结构中通常会集成有多个区域，当第一区域的阱区与第二区域的阱区相邻且导电类型相同时，通常会在相邻阱区之间设置隔离结构以对阱区进行隔离，当对两相邻阱区施加电压时，该隔离结构能够防止两相邻阱区导通而产生电流，从而相互干扰，使半导体器件工作紊乱。目前，该隔离结构一般为与相邻阱区导电类型相反的阱区，通过形成PN结进行隔离。但是，隔离结构中的阱区与两相邻阱区实际也形成一寄生三极管，隔离结构中的阱区相当于三极管的基区，两侧的阱区相当于三极管的集电区和发射区，当三阱区上的电压满足三极管的导通条件时，即发射区正偏，集电区反偏，寄生三极管导通，第一区域和第二区域之间产生电流，从而使得第一区域和第二区域不受控制，导致半导体器件工作紊乱。尤其当该半导体结构用于控制两开关管工作产生PWM信号时，会使得两开关管同时导通而损坏开关管。

发明内容

基于此，有必要针对传统半导体结构中隔离结构容易被击穿而使两侧区域导通产生干扰电流的问题，提出一种新的半导体结构。

一种半导体结构，包括：

衬底，具有第一导电类型；

第一区域，形成于所述衬底上，包含第一阱区以及从所述第一阱区引出的电极，所述第一阱区具有第二导电类型；

第二区域，形成于所述衬底上，包含第二阱区以及从所述第二阱区引出的电极，所述第二阱区具有第二导电类型；

隔离结构，形成于所述衬底上且位于所述第一区域与第二区域之间以隔离所述第一阱区与第二阱区；

所述隔离结构包括2M+1个阱区以及从所述2M+1个阱区中各阱区引出的电极，所述第一阱区、第二阱区和所述2M+1个阱区并排设置且相邻阱区的导电类型相反，所述M大于或等于1。

上述半导体结构，在第一阱区和第二阱区之间设置有隔离结构，该隔离结构包括2M+1个阱区，M大于或等于1，第一阱区、第二阱区和隔离结构的2M+1个阱区并排设置且相邻阱区的导电类型相反，隔离结构和第一阱区、第二阱区形成至少2个寄生三极管，即在隔离结构中存在集电极。当施加在各阱区的电压符合三极管导通条件时，隔离结构的集电极可以吸收第一阱区中产生的绝大部分电子，只有极少量电子有可能到达第二阱区，从而有效避免了第二区域产生干扰电流而使半导体结构工作紊乱。

在其中一个实施例中，所述第一导电类型为P型，第二导电类型为N型，所述隔离结构中的P阱电极接地，所述隔离结构中的N阱电极接正电压。

在其中一个实施例中，所述隔离结构包括3个阱区，分别为P阱、N阱和P阱。

在其中一个实施例中，所述隔离结构包括5个阱区，分别为P阱、N阱、P阱、N阱、P阱。

在其中一个实施例中，所述隔离结构中的阱区与所述衬底之间形成有埋层，所述隔离结构中的N阱与所述衬底之间的埋层为N型埋层，所属隔离结构中的P阱与所述衬底的埋层为P型埋层。

在其中一个实施例中，所述隔离结构中的各阱区内形成有浅结，所述浅结的掺杂浓度大于浅结所在阱区的浓度且所述隔离结构中的各阱区从所述浅结引出电极。

在其中一个实施例中，所述隔离结构呈环形结构，所述第一区域位于所述环形结构内侧，所述第二区域位于所述环形结构的外侧。

在其中一个实施例中，所述环形结构中的阱区在弯折处的宽度增大。

在其中一个实施例中，所述第一导电类型为P型，所述第二导电类型为N型，所述环形结构中最内侧N阱宽度大于或等于10μm。

本发明还公开了一种电机驱动装置，包括第一开关管和第二开关管以及控制所述第一开关管的第一控制单元和控制所述第二开关管的第二控制单元，所述第一开关管和所述第二开关管相连且连接端作为所述电机驱动装置的输出端输出PWM信号，所述第一控制单元和第二控制单元集成于同一半导体结构中，所述半导体结构为上述半导体结构，所述半导体结构的第一区域形成所述第一控制单元，所述半导体的第二区域形成所述第二控制单元。

上述电机驱动装置，通过将第一控制单元和第二控制单元集成于上述半导体结构中，可以有效避免第一控制单元和第二控制单元相互干扰而扰乱第一控制单元和第二控制单元的工作时序，从而避免第一开关管和所述第二开关管同时导通而烧毁开关管。

附图说明

图1为一实施例中半导体结构剖视图；

图2为隔离结构只包含一个阱区时电子流向图；

图3为一实施例中寄生三极管导通时的电子流向图；

图4为图3中寄生三极管等效电路图；

图5为另一实施例中寄生三极管导通时的电子流向图；

图6为再一实施例中半导体结构剖视图；

图7为一实施例中半导体结构版图；

图8为电机驱动装置示意图；

图9为一实施例中电机驱动装置电路图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

如图1所示，半导体结构包含衬底100，衬底100具有第一导电类型，衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底100的构成材料选用单晶硅。衬底100上形成有第一区域110，第一区域110包含有第一阱区111以及从第一阱区111上引出的电极，且第一阱区111具有第二导电类型，第二导电类型的导电特性与第一导电类型的导电特性相反。衬底100上还形成有第二区域120，第二区域120与第一区域110在衬底100上并排设置，第二区域120包括第二阱区121以及从第二阱区121上引出的电极，且第二阱区121具有第二导电类型。衬底100上还形成有隔离结构130，隔离结构130位于第一区域110与第二区域120之间以隔离第一阱区111和第二阱区121，即第一阱区111和第二阱区121分别位于隔离结构130的两侧，且隔离结构130包含2M+1个并排设置的阱区131，第一阱区111、第二阱区121和隔离结构中的2M+1个阱区131并排设置且相邻阱区的导电类型相反，即两相邻N阱中间设有一P阱，两相邻P阱中设有一N阱，且隔离结构中的阱区数为大于1的奇数，即隔离结构130中至少包含3个阱区。

由于第一阱区和第二阱区的导电类型相同，为对第一阱区和第二阱区进行隔离以提高耐压，在两阱区之间设置隔离结构。若隔离结构中只设置一个阱区，则该阱区与第一阱区和第二阱区形成寄生三极管，当各阱区电极所接电压满足三极管导通条件，即满足发射极正偏、集电极反偏，寄生三极管将导通，第一阱区和第二阱区之间出现导通电子流。如图2所示，若半导体衬底为P型衬底，第一阱区为第一N阱，第二阱区为第二N阱，隔离结构为P阱，则形成寄生NPN型三极管，其中，P型衬底和隔离结构中的P阱构成寄生NPN三极管的基极，当第一N阱引出的电极VB接负电压，如-5V，第二N阱引出的电极VCC接正电压，如15V，隔离结构的P阱引出的电极接地，则第一N阱为寄生三极管的发射极，第二N阱为寄生三极管的集电极，此时，施加于寄生三极管上的各电压满足发射极正偏，集电极反偏，寄生三极管NPN导通，第一N阱和第二N阱之间出现导通电子流(如图2虚线箭头所示)。

而在一般的功率器件中，第一阱区和第二阱区具有各自独立的功能，两阱区之间需要避免相互干扰，此时若半导体结构内部的寄生三极管导通，第一阱区中的电子流将会流通至第二阱区中，干扰第二阱区的工作状态，从而使受第二阱区控制的器件工作紊乱。以半导体结构为电机驱动装置为例，如图8和图9所示，电机系统包含电机驱动装置和电机，电机驱动装置包含第一开关管Q1和第二开关管Q2以及控制第一开关管Q1的第一控制单元210和控制第二开关管Q2的第二控制单元220，第一开关管的输出端与第二开关管的输入端连接且该连接端作为电机驱动装置的输出端与电机M连接，第一控制单元210和第二控制单元220控制第一开关管和第二开关管的工作时序以输出脉冲宽度调制(PWM)信号，第一控制单元210和第二控制单元220的连接关系如图9所示。将第一控制单元和第二控制单元集成于同一半导体结构中时，如第一区域110形成第一控制单元210，第二区域120形成第二控制单元220，第一控制单元引出的电极VB为第一阱区引出的电极，第二控制单元引出的电极VCC为第二阱区引出的电极。正常状态下，第一开关管和第二开关管交替导通以输出PWM信号，VCC和VB均接正电压，但在电机死区时序中，即第一开关管和第二开关管均关闭时，由于电机电感较大，即使第一开关管和第二开关管均关闭，电机电流不会立即变为0，会在一定时间内继续维持原来的电流，即电感会从第二开关管中拉电流以维持原电流，如此会使得电路图中的VS端子的电压为负，VS端与VB端通过自举电容连接，当VS降到负值时，VB也会瞬间降到负值，如-5V。由于寄生三极管的存在，当VB对应的第一阱区为N阱，VCC对应的第二阱区为N阱，隔离结构仅有一P阱且P阱接地时，将会出现上文介绍的NPN型寄生三极管导通的现象。寄生三极管导通，第二阱区接收到第一阱区带来的电子流，第二阱区的工作状态受到干扰，如会导致第二控制单元的控制时序发生变化，受第二控制单元控制的第二开关管可能会从关断状态变为导通状态，此时，若第一开关管也为导通状态，则两开关管全部导通，导致电流较大而烧毁开关管。

本方案中，设置于第一阱区与第二阱区之间的隔离结构具有2M+1个阱区，M大于或等于1。在一实施例中，第一导电类型为P型，第二导电类型为N型，即半导体衬底为P型衬底，第一阱区为第一N阱，第二阱区为第二N阱，隔离结构中包含M+1个N阱以及M个P阱，其中，隔离结构中的M+1个P阱均接地，隔离结构中的M个N阱均接正电压。以M＝1为例说明，如图3所示，隔离结构中包含3个阱区，分别为第一隔离P阱131A、第二隔离N阱131B和第三隔离P阱131C，其中，隔离结构中的第一隔离P阱131A和第三隔离P阱131C接地，隔离结构中的第二隔离N阱131B接正电压V1。此时，第一阱区111、第二阱区121以及隔离结构形成两个寄生NPN型三极管，结合图4所示，第一个寄生三极管T1由第一阱区111、第二隔离N阱131B以及夹设于中间的第一隔离P阱131A和P型衬底部分构成，第二寄生三极管T2由第一阱区111、第二阱区121以及夹设于中间的第三隔离P阱131C和P型衬底部分构成。当第一阱区111的电极VB接负电压，第二阱区121的电极VCC接正电压时，第一寄生三极管T1和第二寄生三极管T2的发射极均正偏，第一寄生三极管T1和第二寄生三极管T2的集电极均反偏，第一寄生三极管T1和第二寄生三极管T2均导通，第一阱区111中的电子流流向隔离结构中的第二隔离N阱131B以及第二阱区121中(如图3虚线箭头所示)。由于隔离结构中的第二隔离N阱131B更加靠近第一阱区111，第一阱区111中的绝大部分电子流向隔离结构中的第二隔离N阱131B，只有极少数电子流向第二阱区121，因此不会干扰第二区域的工作状态，即第一区域与第二区域的隔离效果较好，即使存在寄生三极管被导通的情况，两区域也不会相互干扰。需要说明的是，本方案所述的隔离结构中的各阱区，在工艺设计上，可以是一个独立的阱区，也可以是由多个导电类型相同的子阱区相邻并排设置形成的联合阱区。如隔离结构中的某个N阱可以是一个独立的N阱，也可以是两个或更多子N阱区相邻并排设置而成的联合阱区，隔离结构中的某个P阱可以是一个独立的P阱，也可以是两个或更多子P阱区相邻并排设置而成的联合阱区。

在另一实施例中，隔离结构130也可以包括5个阱区，如图5所示，第一导电类型为P型，第二导电类型为N型，第一阱区111为第一N阱，第二阱区121为第二N阱，隔离结构中的阱区依次为第一隔离P阱131A、第二隔离N阱131B、第三隔离P阱131C、第四隔离N阱131D和第五隔离P阱131E，且隔离结构中的N阱接正电压，隔离结构中的P阱接地。第一阱区111、第二阱区121以及隔离结构形成3个寄生三极管，其中，第一寄生三极管由第一阱区111、隔离结构中的第二隔离N阱131B以及夹设于中间的第一隔离P阱131A和P型衬底部分构成，第二寄生三极管由第一阱区111、隔离结构中的第四隔离N阱131D以及夹设于中间的第三隔离P阱131C和P型衬底部分构成，第三寄生三极管由第一阱区111、第二阱区121以及夹设于中间的第五隔离P阱131E和P型衬底部分构成。当VB接负电压，VCC接正电压时，寄生三极管均导通，第一阱区中的电子分别流向隔离结构中的第二隔离N阱131B、第四隔离N阱131D以及第二阱区121中，且由于隔离结构中的N阱更加靠近第一阱区111，因此第一阱区111中的绝大部分电子被隔离结构中的N阱吸收，只有极少数电子流入第二阱区121中(如图5虚线箭头所示)，因此第一区域和第二区域的隔离效果较好，两者互不干涉。在本实施例中，第一导电类型为P型，第二导电类型为N型，寄生三极管为NPN型三极管，隔离结构中存在寄生三极管的集电极，可以吸收寄生三极管发射极中的绝大部分导通电子，在其他实施例中，第一导电类型也可为N型，第二导电类型为P型，寄生三极管为PNP型，隔离结构中存在寄生三极管的集电极，可以吸收寄生三极管发射极中的绝大部分导通电子。

在一实施例中，如图6所示，为提高器件耐压，在隔离结构130和衬底100之间还形成有埋层140，在第一区域与衬底以及第二区域与衬底之间也可形成有埋层。其中，隔离结构中的N阱与衬底之间形成N型埋层，隔离结构中P阱与衬底之间形成P型埋层。在一实施例中，在隔离结构的阱区内还形成有浅结132，其中，P型阱区中的浅结为P型浅结，N型阱区中的浅结为N型浅结，浅结132的掺杂浓度大于阱区的掺杂浓度，隔离结构中的各阱区从浅结引出电极。通过设置浅结，可以提高阱区的掺杂浓度，从而增强隔离结构对电子的吸收能力。

在一实施例中，如图7所示，隔离结构130呈环形结构，第一区域110位于环形结构内侧，第二区域120位于环形结构外侧，即第一区域110和第二区域120被隔离结构130隔离开。环形结构130包含至少3个阱区，在一实施例中，各环形结构中的阱区在弯折处的宽度增大，即阱区131A在弯折处的宽度最大为D1，阱区131B在弯折处的宽度最大为D2，阱区131C在弯折处的宽度最大为D3。通过对隔离结构各阱区的四个拐角进行加宽处理，可以使隔离结构对电子流的吸收更加均匀。在一实施例中，第一导电类型为P型，第二导电类型为N型，环形结构130中的最内侧N阱131A的宽度大于或等于10μm，实验表明，当内环N阱的宽度大于或等于10μm时，N阱满足耐压60V，即能承受高压。考虑到半导体结构的尺寸，在满足耐压的情况下尽量减小尺寸，因此内环阱区的宽度可选用10μm。在一实施例中，为满足P阱耐压60V，隔离结构中的P阱宽度大于8.5μm。

上述半导体结构，通过在第一区域和第二区域中间设置隔离结构并且在隔离结构中形成有多个阱区，第一区域、第二区域和隔离结构形成多个寄生三极管并在隔离结构内部存在寄生三极管的集电极，当寄生三极管导通时，可通过隔离结构中的集电极吸收绝大部分电子流，第一区域和第二区域之间只有极少数电子相互流通，因此第一区域和第二区域互不干涉，本方案中隔离结构的隔离效果较好。

本发明还公开了一种电机驱动装置，如图8所示，电机驱动装置包括第一开关管Q1和第二开关管Q2，还包括控制第一开关管Q1导通和关断的第一控制单元210和控制第二开关管Q2导通和关断的第二控制单元220，第一开关管Q1的输出端和第二开关管Q2的输入端连接并从该连接端引出电机驱动装置的输出端，第一控制单元210和第二控制单元220控制第一开关管Q1和第二开关管Q2的工作时序使输出端输出PWM信号，该输出端用于与电机M连接。在本方案中，第一控制单元和第二控制单元集成于上述半导体结构中，其中，上述半导体结构的第一区域形成第一控制单元，上述半导体结构的第二区域形成第二控制单元，第一控制单元和第二控制单元通过隔离结构相互隔离，互不干扰。

在一具体的实施例中，电机驱动装置的电路图如图9所示，其中，第一控制单元210引出电极VB，在半导体结构中对应第一阱区引出电极VB，第二控制单元220引出电极VCC，在半导体结构中对应第二阱区引出电极VCC，正常情况下第一开关管和第二开关管交替导通以输出PWM信号，VCC和VB均接正电压，但在电机死区时序中，即第一开关管和第二开关管均关闭时，由于电机电感较大，即使第一开关管和第二开关管均关闭，电机电流不会立即变为0，会在一定时间内继续维持原来的电流，即电感会从第二开关管中拉电流以维持原电流，如此会使得电路图中的VS端子的电压为负，VS端与VB端通过自举电容连接，当VS降到负值时，VB也会瞬间降到负值，如-5V，此时，隔离结构仅有一P阱且P阱接地时，将会出现上文介绍的NPN型寄生三极管导通的现象。寄生三极管导通，第二阱区接收到第一阱区带来的电子流，第二阱区的工作状态收到干扰，如会导致第二控制单元的控制时序发生变化，受第二控制单元控制的第二开关管可能会从关断状态变为导通状态，此时，若第一开关管也为导通状态，则两开关管全部导通，导致电流较大而烧毁开关管。本方案通过设置多阱区的隔离结构，隔离结构可以吸收寄生三极管的电子流，从第一阱区中只有极少数电子流入第二阱区，流入第二阱区的极少数电子不会对第二区域的工作状态造成干扰，因此加入该隔离结构后，第一控制单元和第二控制单元的隔离效果较好。其中，包含有隔离结构的半导体结构已在上文中详细介绍，此处不再赘述。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。