阅读说明：本技术 半导体器件及其制造方法 (Semiconductor device and method for manufacturing the same ) 是由 金东铉 朴成哲 于 2019-09-11 设计创作，主要内容包括：可以提供一种半导体器件和制造半导体器件的方法,该半导体器件包括：基板,具有多个有源鳍,所述多个有源鳍中的每个有源鳍沿第一方向延伸；第一栅极结构和第二栅极结构,跨过所述多个有源鳍,第一栅极结构和第二栅极结构沿不同于第一方向的第二方向延伸,第一栅极结构和第二栅极结构在第二方向上彼此间隔开；至少一个绝缘阻挡物,沿第一方向延伸并在所述多个有源鳍之间,绝缘阻挡物使第一栅极结构的下部和第二栅极结构的下部彼此分隔；以及栅极隔离层,连接到绝缘阻挡物的一部分,栅极隔离层使第一栅极结构的上部和第二栅极结构的上部彼此分隔。(A semiconductor device and a method of manufacturing a semiconductor device may be provided, the semiconductor device including: a substrate having a plurality of active fins, each of the plurality of active fins extending along a first direction; first and second gate structures spanning the plurality of active fins, the first and second gate structures extending in a second direction different from the first direction, the first and second gate structures being spaced apart from each other in the second direction; at least one insulation barrier extending in the first direction and between the plurality of active fins, the insulation barrier separating a lower portion of the first gate structure and a lower portion of the second gate structure from each other; and a gate isolation layer connected to a portion of the insulation barrier, the gate isolation layer separating an upper portion of the first gate structure and an upper portion of the second gate structure from each other.)

半导体器件及其制造方法

技术领域

本发明构思涉及半导体器件和/或制造半导体器件的方法。

背景技术

随着对半导体器件的更高的性能、更快的速度和/或多功能性等的需求增加，半导体器件的集成度趋于增大。在制造这样的高集成的半导体器件时，期望实现具有精细宽度或精细间隔距离的图案。此外，随着半导体器件变得更高集成，平面金属氧化物半导体FET(MOSFET)趋于被具有三维(3D)结构的沟道的FinFET代替。

发明内容

本发明构思的至少一个或更多个方面是提供一种半导体器件和/或该半导体器件的制造方法，其中集成度被提高。

根据一示例实施方式，一种半导体器件包括：基板，具有多个有源鳍，所述多个有源鳍中的每个沿第一方向延伸；第一栅极结构和第二栅极结构，跨过所述多个有源鳍，第一栅极结构和第二栅极结构沿不同于第一方向的第二方向延伸，第一栅极结构和第二栅极结构在第二方向上彼此间隔开；至少一个绝缘阻挡物，沿第一方向延伸并在所述多个有源鳍之间，绝缘阻挡物使第一栅极结构的下部和第二栅极结构的下部彼此分隔；以及栅极隔离层，连接到绝缘阻挡物的一部分，栅极隔离层使第一栅极结构的上部和第二栅极结构的上部彼此分隔。

根据一示例实施方式，一种半导体器件包括：基板，具有多个有源鳍，每个有源鳍沿第一方向延伸，所述多个有源鳍以第一间隔或第二间隔布置，第二间隔大于第一间隔；第一栅极结构和第二栅极结构，跨过所述多个有源鳍并沿与第一方向不同的第二方向延伸，第一栅极结构和第二栅极结构在第二方向上彼此间隔开；至少一个绝缘阻挡物，在所述多个有源鳍中的以第二间隔布置的相邻的两个有源鳍之间，该绝缘阻挡物沿第一方向延伸并在第一栅极结构和第二栅极结构之间；以及栅极隔离层，在绝缘阻挡物的上表面的一部分上且在第一栅极结构和第二栅极结构之间。

根据一示例实施方式，一种半导体器件包括：基板，具有多个有源鳍，所述多个有源鳍中的每个沿第一方向延伸；第一栅极结构和第二栅极结构，跨过所述多个有源鳍并沿与第一方向不同的第二方向延伸；以及栅极切割结构，在第一栅极结构和第二栅极结构之间使得第一栅极结构和第二栅极结构被分隔开，该栅极切割结构包括在所述多个有源鳍之间沿第一方向延伸的绝缘阻挡物以及在绝缘阻挡物的上表面的一部分上的栅极隔离层。

根据一示例实施方式，一种制造半导体器件的方法包括：在基板上形成沿第一方向延伸的多个有源鳍，所述多个有源鳍具有突出超过器件隔离层的结构；在器件隔离层上形成第一虚设栅极材料层以覆盖所述多个有源鳍；去除第一虚设栅极材料层的在所述多个有源鳍之间的一些以暴露器件隔离层的一部分，器件隔离层的暴露部分限定由第一虚设栅极材料层围绕的空间的底表面；在器件隔离层的暴露部分上形成绝缘阻挡物，使得由第一虚设栅极材料层围绕的空间被填充；在第一虚设栅极材料层上形成第二虚设栅极材料层；通过图案化第一虚设栅极材料层和第二虚设栅极材料层，形成至少一个虚设栅极图案；在虚设栅极图案的一部分中形成隔离孔，使得虚设栅极图案被分隔成两部分并且绝缘阻挡物的一部分经由隔离孔暴露；以及在虚设栅极图案的隔离孔中形成栅极隔离层。

附图说明

从以下结合附图的详细描述，本公开的以上和其它的方面、特征和优点将被更清楚地理解，附图中：

图1是示出根据一示例实施方式的半导体器件的平面图；

图2是示出图1所示的半导体器件的部分A的局部透视图；

图3是图1所示的半导体器件的沿着线III-III'截取的剖视图；

图4A至图4C是图1所示的半导体器件的分别沿着线IVA-IVA'、线IVB-IVB'和线IVC-IVC'截取的剖视图；

图5是根据一些示例实施方式的用于图2所示的半导体器件的二层栅极切割结构的放大图；

图6是示出根据一示例实施方式的在半导体器件中采用的栅极切割结构的剖视图；

图7至图11是剖视图，其示出了根据一示例实施方式的制造半导体器件的方法的工艺，并对应于沿着图1的线III-III'截取的截面；

图12和图13是示出根据一示例实施方式的半导体器件的平面图；

图14是图12所示的半导体器件的沿着线XIV-XIV'截取的剖视图；

图15A和图15B是图11所示的半导体器件的分别沿着线XVA-XVA'和线XVB-XVB'截取的剖视图；

图16A、图17A、图18A和图19A是示出根据一示例实施方式的制造图12所示的半导体器件(形成绝缘阻挡物)的方法的工艺的平面图；

图16B、图17B、图18B和图19B分别对应于图16A、图17A、图18A和图19A的沿着图12的线XIV-XIV'截取的剖视图；

图20和图21是示出根据一示例实施方式的制造半导体器件的方法的工艺(置换工艺)的平面图；

图22是沿着图20的线XXII-XXII'截取的剖视图；

图23A和图23B是沿着图21的线XXIIIA-XXIIIA'和线XXIIIB-XXIIIB'截取的剖视图；

图24是示出根据一示例实施方式的包括半导体器件的电子装置的框图；

以及

图25是示出根据一示例实施方式的包括半导体器件的系统的示意图。

具体实施方式

图1是示出根据一示例实施方式的半导体器件的平面图，图2是图1所示的半导体器件的部分A的局部透视图。

参照图1和图2，根据一示例实施方式的半导体器件100可以包括基板101、设置在基板101上的器件隔离层105、以及设置在基板101上并突出超过器件隔离层105的第一有源鳍AF1和第二有源鳍AF2。

基板101可以包括半导体材料(例如IV族半导体、III-V族化合物半导体或II-VI族氧化物半导体)。例如，IV族半导体可以包括硅、锗或硅锗。基板101可以被提供为块晶片、外延层、绝缘体上硅(SOI)层、绝缘体上半导体(SOI)层等。

基板101可以包括有源区，第一有源鳍AF1和第二有源鳍AF2可以形成在有源区上。例如，第一有源鳍AF1和第二有源鳍AF2可以形成在用于P-MOS晶体管的n型阱中或用于N-MOS晶体管的p型阱中。

器件隔离层105可以在基板101上限定有源区，其中第一有源鳍AF1和第二有源鳍AF2形成在有源区上。器件隔离层105可以例如通过浅沟槽隔离STI工艺形成。根据一些示例实施方式，器件隔离层105可以包括在第一有源鳍AF1和第二有源鳍AF2之间更深地延伸到基板101的下部中的区域。器件隔离层105可以具有弯曲的上表面，但是器件隔离层105的上表面的形状不限于此。器件隔离层105可以由绝缘材料制成。例如，器件隔离层105可以包括氧化物、氮化物或其组合。

第一有源鳍AF1和第二有源鳍AF2可以在第一方向D1上延伸，并可以在与第一方向D1交叉的第二方向D2上布置。第一有源鳍AF1和第二有源鳍AF2可以被提供作为晶体管的有源区(例如源极、沟道和漏极)。

如图1所示，第一有源鳍AF1和第二有源鳍AF2均被示出为包括两个有源鳍，但是不限于此，在一些示例实施方式中，可以被提供为一个有源鳍或者三个或更多个有源鳍。

所述多个栅极结构GS可以跨过第一有源鳍AF1和第二有源鳍AF2。所述多个栅极结构GS可以分别在第二方向D2上延伸，并可以在第一方向D1上布置。

图4A至图4C是图1所示的半导体器件的分别沿着线IVA-IVA'、线IVB-IVB'和线IVC-IVC'截取的剖视图。

如图4A至图4C所示，栅极结构GS可以包括侧壁间隔物133、设置在侧壁间隔物133之间的栅极电介质层134和栅电极135。在一些示例实施方式中，栅极结构GS还可以包括在栅极电介质层134和栅电极135上的栅极覆盖层。

栅电极135可以包括导电材料，例如金属氮化物(例如钛氮化物膜TiN、钽氮化物膜TaN或钨氮化物膜WN)和/或金属材料(例如铝Al、钨W或钼Mo)、或半导体材料(例如掺杂的多晶硅)。在一些示例实施方式中，栅电极135可以包括两个或更多个多层结构。

栅极覆盖层可以形成于在其中栅极电介质膜134的一部分和栅电极135的一部分被回蚀刻的区域中。例如，栅极覆盖层可以是绝缘材料，诸如硅氮化物。

侧壁间隔物133可以由例如绝缘材料(例如SiOCN、SiON、SiCN或SiN)形成。栅极电介质膜134可以包括硅氧化物膜、硅氮氧化物膜或具有比硅氧化物高的介电常数的高介电常数膜。高介电常数材料可以表示具有比硅氧化物SiO₂的介电常数高的介电常数的电介质材料。例如，高介电常数材料可以是铝氧化物Al₂O₃、钽氧化物Ta₂O₃、钛氧化物TiO₂、钇氧化物Y₂O₃、锆氧化物ZrO₂、锆硅氧化物ZrSi_xO_y、铪氧化物HfO₂、铪硅氧化物HfSi_xO_y、镧氧化物La₂O₃、镧铝氧化物LaAl_xO_y、镧铪氧化物LaHf_xO_y、铪铝氧化物HfAl_xO_y或镨氧化物Pr₂O₃中的至少一种。

层间绝缘层115可以设置在所述多个栅极结构GS之间，同时覆盖器件隔离层105以及第一有源鳍AF1和第二有源鳍AF2。额外的层间(未示出)绝缘层可以设置为覆盖所述多个栅极结构GS。例如，层间绝缘层115可以是氧化物、氮化物或氮氧化物中的至少一种，或者可以包括具有比硅氧化物低的介电常数的材料。

一些栅极结构GS可以通过栅极切割结构150被分成多个部分。如图1和图2所示，在本示例实施方式中，两个栅极结构GS均可以在第二方向D2上通过栅极切割结构150被分成第一栅极结构GS1和第二栅极结构GS2。第一栅极结构GS1和第二栅极结构GS2可以延伸并可以在第二方向D2上布置。

如在本示例实施方式中，两个或更多个栅极切割结构150可以分别穿过两个或更多个相邻的栅极结构GS在第一方向上形成。因此，多个(例如两个)栅极结构GS可以在第二方向D2上被分隔。在一些示例实施方式中，栅极切割结构150可以被提供来仅分隔一个栅极结构GS。

在本示例实施方式中采用的栅极切割结构150包括将第一栅极结构GS1和第二栅极结构GS2分隔的两层绝缘结构。图3是图1所示的半导体器件的沿着线III-III'截取的剖视图，并示出了在本示例实施方式中采用的二层栅极切割结构。

参照图3以及图2，栅极切割结构150包括设置在第一有源鳍AF1和第二有源鳍AF2之间的绝缘阻挡物(insulating barrier)151以及设置在绝缘阻挡物151的上表面的一部分上的栅极隔离层155。

绝缘阻挡物151和栅极隔离层155通过不同阶段的不同工艺(参照图7至图11)形成，因此可以具有不同的形状。

如图1和图2所示，绝缘阻挡物151可以具有在第一有源鳍AF1和第二有源鳍AF2之间在第一方向D1上延伸的结构。绝缘阻挡物151可以延伸至与相邻的有源鳍AF1和AF2的延伸长度基本上对应的长度。绝缘阻挡物151可以具有与第一有源鳍AF1或第二有源鳍AF2类似的形状。

应当注意，绝缘阻挡物151也可以位于除了期望的(或可选地，预定的)栅极切割区域之外的区域中。例如，如图2所示，绝缘阻挡物151可以包括在期望的(或者可选地，预定的)栅极切割区域中连接到栅极隔离层155的部分，并且绝缘阻挡物151还可以包括在第一方向D1上延伸而不连接到栅极隔离层155的其它部分。

此外，参照图1和图3，绝缘阻挡物151可以另外地提供于其它有源鳍AF1和/或AF2之间的在其中没有提供栅极隔离层155的区域中。可以理解，这个绝缘阻挡物151仅被提供为虚设元件。

绝缘阻挡物151的高度L2可以大于第一有源鳍AF1和第二有源鳍AF2的高度L1。在本说明书中，高度比较可以基于每个配置的上表面的水平而不是每个配置本身的高度来描述。设置在其它有源鳍AF1和AF2之间的所述多个绝缘阻挡物151也可以具有与高度L2相同或基本上相似的高度(参照图3)。例如，所述多个绝缘阻挡物151的上表面可以通过抛光工艺获得。

绝缘阻挡物151可以不提供于其中有源鳍之间的间隔小于任意间隔(或阈值间隔)的区域中。如图1至图3所示，绝缘阻挡物151可以不设置在一些有源鳍之间(例如，不设置在一些第一有源鳍AF1之间且不设置在一些第二有源鳍AF2之间)。例如，绝缘阻挡物151可以不形成在以所述多个不同间隔当中的最小间隔布置的某些有源鳍之间。在一些示例实施方式中，没有被绝缘阻挡物151分隔的相邻有源鳍AF1和/或AF2可以通过外延再生长层连接以提供一个公共源极或一个公共漏极。

参照图1至图3，栅极隔离层155可以设置为连接到绝缘阻挡物151的一部分。绝缘阻挡物151分隔第一栅极结构GS1的下部和第二栅极结构GS2的下部，栅极隔离层155分隔第一栅极结构GS1的上部和第二栅极结构GS2的上部。

栅极隔离层155可以在完成栅极结构GS之前形成。例如，在执行用于形成栅极结构GS的置换工艺之前，可以去除位于栅极隔离区域中的虚设栅极层(例如多晶硅)，并可以用绝缘材料填充所去除的区域，从而形成栅极隔离层155(见图23A和图23B)。

在本示例实施方式中，栅极隔离层155可以形成在绝缘阻挡物151的上表面处以形成期望的栅极切割结构150。由于栅极隔离层155不必形成得深使得栅极隔离层155接触器件隔离层105，所以可以克服由不能完全去除虚设栅极材料的失败而导致的光刻和蚀刻工艺的限制，并可以防止或减轻阈值电压Vth的变化。

如上所述，每个栅极结构GS可以包括设置在第一和第二有源鳍AF1和AF2的一部分上的栅极电介质膜134以及设置在栅极电介质膜134上的栅电极135。

如图3所示，栅极电介质膜134可以延伸到绝缘阻挡物151的与栅电极135接触的侧表面和栅极隔离层155的与栅电极135接触的侧表面(在沿着线III-III'的截面中观察)。

此外，如图4A所示，栅极结构GS还可以包括设置在两个侧表面(其是其延长的侧表面)上的栅极间隔物133，并且栅极间隔物133可以延伸至栅极隔离层155的除了接触栅电极135的侧表面之外的其它侧表面，换句话说，延伸至不与栅电极135接触的侧表面(在沿着线IVA-IVA'的截面中观察)。栅极间隔物133不形成在绝缘阻挡物151的表面上。

图5是根据一示例实施方式的用于图2所示的半导体器件的二层栅极切割结构150的放大图。

参照图5，栅极切割结构150包括如上所述的使第一栅极结构GS1的下部和第二栅极结构GS2的下部彼此分隔的绝缘阻挡物151以及连接到绝缘阻挡物151的一部分并使第一栅极结构GS1的上部和第二栅极结构GS2的上部彼此分隔的栅极隔离层155。

绝缘阻挡物151和栅极隔离层155可以通过在置换工艺(例如，置换多晶栅极RPG工艺)之前和之后的一系列不同工艺(自对准工艺、光/蚀刻工艺)形成，从而具有彼此不同的形状并在它们之间具有不连续的界面。

尽管不限于此，但是绝缘阻挡物151的宽度可以小于栅极隔离层155的宽度。例如，栅极隔离层155的下端(例如底表面)处的底部宽度D_B可以大于绝缘阻挡物151的上端(例如顶表面)处的顶部宽度d_T。

绝缘阻挡物151可以在器件隔离层105中具有凹陷的下部r以确保第一栅极结构GS1的下部和第二栅极结构GS2的下部之间的完全绝缘。在通过自对准工艺形成绝缘阻挡物151的情况下，绝缘阻挡物151的底部宽度d_B可以小于绝缘阻挡物151的顶部宽度d_T。这里，绝缘阻挡物151的宽度表示在第二方向D2上的距离。此外，栅极隔离层155的底部宽度D_B也可以小于栅极隔离层155的顶部宽度D_T。

图6是示出根据另一示例实施方式的在半导体器件中采用的栅极切割结构的剖视图。

参照图6，在本示例实施方式中采用的栅极切割结构150'具有类似于图5所示的栅极切割结构的二层结构。例如，栅极切割结构150'包括使第一栅极结构GS1的下部和第二栅极结构GS2的下部彼此分隔的绝缘阻挡物151'以及连接到绝缘阻挡物151'的一部分并使第一栅极结构GS1的上部和第二栅极结构GS2的上部彼此分隔的栅极隔离层155'。栅极隔离层155'的底部宽度D_B'可以小于栅极隔离层155'的顶部宽度D_T'。此外，绝缘阻挡物151'的底部宽度d_B'可以小于绝缘阻挡物151'的顶部宽度d_T'。然而，与前面的示例实施方式不同，栅极隔离层155'的底部宽度D_B'小于绝缘阻挡物151'的顶部宽度d_T'。

这样，可在一些示例实施方式中采用的栅极切割结构可以具有取决于栅极隔离层和绝缘阻挡物的宽度的各种轮廓。

如上所述，在本示例实施方式中采用的栅极切割结构150和150'在置换工艺之前和之后使用各种工艺(例如自对准工艺或光刻工艺)形成。在描述一些示例制造方法的过程中，将更容易理解本发明构思的各种特征。

图7至图11是示出根据一示例实施方式的半导体器件的制造方法的工艺的剖视图，并对应于沿着图1的线III-III'截取的截面。

参照图7，在基板101上形成沿第一方向D1延伸的第一有源鳍AF1和第二有源鳍AF2。

通过使用凹陷工艺，第一有源鳍AF1和第二有源鳍AF2可以突出超过器件隔离层105至期望高度。第一有源鳍AF1和第二有源鳍AF2可以以不同的间隔布置。在本示例实施方式中，第一有源鳍AF1之间的间隔和第二有源鳍AF2之间的间隔是第一间隔d1，第一有源鳍AF1与第二有源鳍AF2之间的间隔是大于d1的第二间隔d2。这里，每个相邻对的第一有源鳍AF1和第二有源鳍AF2可以通过外延再生长层连接以在后续工艺中提供源极和漏极。

参照图8，在器件隔离层105上形成第一虚设栅极材料DG1'。

在形成第一虚设栅极材料DG1之前，可以在第一有源鳍AF1的表面和第二有源鳍AF2的表面上形成栅极绝缘膜131。例如，栅极绝缘膜131可以是氧化物。栅极绝缘膜131可以在沉积工艺中共形地形成。如果使用氧化工艺形成栅极绝缘膜131，则栅极绝缘膜131可以仅形成在第一有源鳍AF1的表面和第二有源鳍AF2的表面上。栅极绝缘膜131可以在***电路中用作栅极电介质膜，可以与电路(例如SRAM单元电路)中的另一电介质膜一起使用，或者可以用另一电介质膜代替。

在一示例实施方式中，虚设栅极通过执行两步工艺来形成，图8所示的工艺对应于形成第一虚设栅极材料DG1'的第一沉积步骤。可以执行第一步骤直到覆盖所述多个有源鳍AF1和AF2。例如，第一虚设栅极材料DG1'可以是多晶硅。

在第一步骤中，取决于有源鳍的间隔，可以填充或保留有源鳍之间的空间。例如，以第一间隔d1布置的第一有源鳍AF1之间的空间和以第一间隔d1布置的第二有源鳍AF2之间的空间可以几乎被完全填充，并且以第二间隔d2布置的第一有源鳍AF1与第二有源鳍AF2之间的空间可以被部分地填充，从而保留空的空间S。第一有源鳍AF1与第二有源鳍AF2之间的空间S可以通过第一有源鳍AF1与第二有源鳍AF2之间的间隔以及第一虚设栅极材料DG1'的厚度被控制。

参照图9，可以从第一有源鳍AF1与第二有源鳍AF2之间的空间S部分地去除第一虚设栅极材料DG1'以暴露器件隔离层105，从而形成修改的第一虚设栅极材料DG1”，并且可以在该修改的第一虚设栅极材料层DG1”上形成绝缘阻挡层151'。

第一虚设栅极材料DG1'可以通过应用间隔物蚀刻(例如各向同性蚀刻)而被蚀刻至期望的厚度，以形成修改的第一虚设栅极材料DG1”。可以执行蚀刻直到器件隔离层105的一部分在以第二间隔d2布置的第一有源鳍AF1与第二有源鳍AF2之间的空间S中暴露。在这个工艺中，器件隔离层105的暴露区域可以具有凹陷部分r。然后，器件隔离层105的暴露部分可以提供在修改的第一虚设栅极材料DG1”之间或由修改的第一虚设栅极材料层DG1”围绕的空间的底表面之间。

然后，绝缘阻挡层151'可以填充修改的第一虚设栅极材料DG1”之间的空间S或由修改的第一虚设栅极材料DG1”围绕的空间S。根据本示例实施方式，绝缘阻挡层151'不被提供为接触在第一有源鳍AF1之间和在第二有源鳍AF2之间的器件隔离层105。例如，绝缘阻挡层151'可以不被提供为接触在一对相邻的第一有源鳍AF1之间和在一对相邻的第二有源鳍AF2之间的空间几乎被完全填充的位置处的器件隔离层105，而绝缘阻挡层151'可以填充在第一有源鳍AF1与第二有源鳍AF2之间的空间S中，使得绝缘阻挡层151'接触器件隔离层105的暴露区域。绝缘材料可以是例如氮化物(例如硅氮化物)。

参照图10，图9的所得结构被抛光以在与第一有源鳍AF1和第二有源鳍AF2对应的区域中暴露修改的第一虚设栅极材料DG1”，从而提供第一虚设栅极材料层DG1，然后在第一虚设栅极材料层DG1上形成第二虚设栅极材料层DG2。

图9的所得结构的上表面可以通过抛光该修改的第一虚设栅极材料DG1”和绝缘阻挡物151被平坦化。在这个工艺中，修改的第一虚设栅极材料DG1”的顶表面可以在与第一有源鳍AF1和第二有源鳍AF2对应的区域中暴露。为了防止第一有源鳍AF1和第二有源鳍AF2在抛光工艺期间被损坏，第一有源鳍AF1和第二有源鳍AF2之间的绝缘阻挡物151可以形成得高于有源鳍AF1和AF2。平坦化工艺可以通过化学机械抛光CMP工艺或干回蚀刻工艺执行。

最终的虚设栅极结构DG的高度可以通过在抛光的第一虚设栅极材料层(例如第一虚设栅极材料层图案)DG1上经由第二沉积工艺形成第二虚设栅极材料层DG2来调整。这样，最终的虚设栅极结构DG可以通过两步工艺形成，该两步工艺包括形成第一虚设栅极材料层DG1'的第一沉积步骤和形成第二虚设栅极材料层DG2的第二沉积步骤。在执行第二沉积工艺之前，可以清洁第一虚设栅极材料层DG1的平坦化的表面。例如，第二虚设栅极材料层DG2可以包括与第一虚设栅极材料层DG1相同的材料(例如多晶硅)。

参照图11，在虚设栅极结构DG的期望隔离区域中形成栅极隔离层155。

用于形成栅极隔离层155的工艺可以在图案化虚设栅极结构DG以具有与最终的栅极结构(图1的GS)对应的图案(在下文，称为“虚设栅极图案”)之后执行。如图11所示，隔离孔可以形成在虚设栅极结构DG的一个区域中，使得虚设栅极结构DG被分成两个虚设栅极结构，并且隔离孔可以用隔离材料填充以形成栅极隔离层155。这里，绝缘阻挡物151的一部分通过隔离孔暴露，使得栅极隔离层155连接到绝缘阻挡物151的该部分。绝缘阻挡物151和栅极隔离层155可以形成栅极切割结构150。例如，用于栅极隔离层155的绝缘材料可以是氮化物(例如硅氮化物)。栅极隔离层155可以包括与绝缘阻挡物151相同的绝缘材料。

图12和图13是示出根据一示例实施方式的半导体器件的平面图，图14是图12中示出的半导体器件的沿着线XIV-XIV'截取的剖视图。

参照图12和图14，根据本示例实施方式的半导体器件100A可以包括设置在基板101中的第一有源鳍AF1和第二有源鳍AF2及器件隔离层105、以及栅极结构GS。可以不重复与上述示例实施方式相同的部件的描述。

器件隔离层105在基板101中限定第一有源鳍AF1和第二有源鳍AF2且在第一有源鳍AF1和第二有源鳍AF2之间。此外，第一有源鳍AF1和第二有源鳍AF2包括突出超过器件隔离层105的部分。第一有源鳍AF1和第二有源鳍AF2可以是掺杂有杂质的导电的半导体结构。在本示例实施方式中，尽管不限于此，但是第一有源鳍AF1可以是用于PMOS晶体管的n型半导体，第二有源鳍AF2可以是用于NMOS晶体管的p型半导体。

如图12所示，第一有源鳍AF1和第二有源鳍AF2可以沿第一方向D1延伸。第一有源鳍AF1和第二有源鳍AF2中的每个提供每个晶体管的有源区。此外，多个栅极结构GS可以沿与第一方向D1交叉的第二方向D2延伸。所述多个栅极结构GS可以与第一有源鳍AF1和第二有源鳍AF2的相应区域重叠，并且每个重叠区域可以提供一个晶体管。根据一示例实施方式的半导体器件构成SRAM电路。

图13是仅示出第一有源鳍AF1和第二有源鳍AF2以及栅极结构GS的平面图，以容易理解图12的半导体器件的电路配置。

参照图12和图13，标记为“SR”的SRAM单元包括：第一反相器，包括串联连接的第一上拉晶体管PU1和第一下拉晶体管PD1；以及第二反相器，包括串联连接的第二上拉晶体管PU2和第二下拉晶体管PD2；以及第一传输晶体管PS1和第二传输晶体管PS2(未示出)，分别连接到第一反相器和第二反相器的输出节点。这里，第一上拉晶体管PU1和第二上拉晶体管PU2可以是PMOS晶体管，第一下拉晶体管PD1和第二下拉晶体管PD2可以是NMOS晶体管。

为了实现如图12和图13所示的SRAM单元电路，第一有源鳍AF1和第二有源鳍AF2可以以不同的间隔布置。

参照图12至图14，第一有源鳍AF1和第二有源鳍AF2以多个不同的间隔d1、d2a、d2b和d2c布置。所述多个间隔可以设置为d2a>d2b>d2c>d1。

例如，SRAM单元SR中的两对第一有源鳍AF1可以以第一间隔d1(最短间隔)布置，某对第一有源鳍AF1可以与相邻对的第一有源鳍AF1隔开第二间隔d2a(最大间隔)布置。第一有源鳍AF1和第二有源鳍AF2可以以第三间隔d2b布置，相邻的第二有源鳍AF2可以以第四间隔d2c布置。

当相邻的有源鳍的间隔窄时，可以不形成绝缘阻挡物。在本示例实施方式中，绝缘阻挡物可以不存在于以第一间隔d1布置的第一有源鳍AF1之间的空间S1中。

在绝缘阻挡物提供在一对相邻的有源鳍之间的空间中的情况下，绝缘阻挡物的宽度可以取决于该对相邻的有源鳍之间的间隔而变化。具体地，该空间中的绝缘阻挡物的宽度可以与该对相邻的有源鳍之间的间隔成比例。

在本示例实施方式中，具有第一宽度w1的第一绝缘阻挡物151A形成在以第二间隔d2a布置的第一有源鳍AF1的空间S2a中，具有小于第一宽度w1的第二宽度w2的第二绝缘阻挡物151B形成在以第三间隔d2b布置的第一有源鳍AF1与第二有源鳍AF2之间的空间S2b中。此外，具有小于第二宽度的第三宽度w3的第三绝缘阻挡物151C形成在以第三间隔d2c布置的第二有源鳍AF2之间的空间S2c中。

如上所述，具有不同宽度的第一至第三绝缘阻挡物151A、151B和151C可以通过使用上述自对准工艺通过不同地设置有源鳍的间隔来形成。

参照图12和图15B，除了沿第一方向D1延伸的第一至第三绝缘阻挡物151A、151B和151C之外，根据一些示例实施方式的半导体器件100A还可以包括形成在第二方向D2上的第四绝缘阻挡物151D。

第二有源鳍AF2在第一方向D1上分隔开相对宽的间隔d3。在本示例实施方式中，在第一方向D1上彼此相邻的第二有源鳍AF2之间的分隔空间S2可以具有最宽的空间(d3>d2a)。在这种情况下，第四绝缘阻挡物151D可以形成为包括例如两个分开的绝缘阻挡物。

如在以上示例实施方式中描述的，绝缘阻挡物151A、151B、151C和151D中的仅一些(不是全部)可以用作栅极切割结构150。例如，第一绝缘阻挡物151A和第二绝缘阻挡物151B中的每个的仅一部分可以用作栅极切割结构150的一部分。

如图14和图15A所示，在本示例实施方式中采用的栅极切割结构150包括沿第一方向D1延伸的第一绝缘阻挡物151A和第二绝缘阻挡物151B以及设置在第一绝缘阻挡物151A的上表面和第二绝缘阻挡物151B的上表面的每个的一部分上的栅极隔离层155。栅极隔离层155可以使栅极结构GS的上部区域彼此分隔，第一绝缘阻挡物151A和第二绝缘阻挡物151B可以使栅极结构GS的下部区域彼此分隔。

不用作栅极切割结构150的构成元件的绝缘阻挡物(诸如第三绝缘阻挡物151C和第四绝缘阻挡物151D)可以保留为虚设元件。

此外，如图14所示，尽管第一至第四绝缘阻挡物151A、151B、151C和151D的宽度彼此不同，但是其高度L2可以彼此相同或基本上相似，并可以大于第一有源鳍AF1和第二有源鳍AF2的高度L1。第一至第四绝缘阻挡物151A、151B、151C和151D的上表面可以通过抛光工艺获得。

与之前的示例实施方式类似，每个栅极结构GS包括设置在第一有源鳍AF1和第二有源鳍AF2的一部分上的栅极电介质膜134以及设置在栅极电介质膜134上的栅电极135。

如图14所示，栅极电介质膜134可以延伸到第一绝缘阻挡物151A和第二绝缘阻挡物151B的与栅电极135接触的侧表面以及栅极隔离层155的与栅电极135接触的侧表面(在沿着线XIV-XIV'的截面中观察)。

此外，如图15A所示，栅极结构GS还可以包括栅极间隔物133，栅极间隔物133设置在包括栅极电介质膜134和栅电极135的结构的两个侧表面上。此外，栅极间隔物133可以既提供在栅极隔离层155的与栅电极135接触的两个侧表面又提供在栅极隔离层155的不与栅电极135接触的两个侧表面上(在沿着线XVA-XVA'的截面中观察)。栅极间隔物133可以不形成在第一绝缘阻挡物151A的表面和第二绝缘阻挡物151B的表面上。

图16A、图17A、图18A和图19A是示出根据一示例实施方式的制造图12中示出的半导体器件的方法的工艺的平面图。图16B、图17B、图18B和图19B分别对应于图16A、图17A、图18A和图19A的沿着图12的线XIV-XIV'截取的剖视图。

参照图16A和图16B，形成第一有源鳍AF1和第二有源鳍AF2，该第一有源鳍AF1和第二有源鳍AF2在基板101上沿第一方向D1延伸并以不同的间隔布置。

利用凹陷工艺，第一有源鳍AF1和第二有源鳍AF2可以突出超过器件隔离层105至期望的高度。第一有源鳍AF1和第二有源鳍AF2可以以不同的间隔(d2a>d2b>d2c>d1)布置。例如，SRAM单元SR中的两对第一有源鳍AF1可以以第一间隔d1(最短间隔)布置，并且某对第一有源鳍AF1可以与相邻对的第一有源鳍AF1间隔开第二间隔d2a(最大间隔)布置。第一有源鳍AF1和第二有源鳍AF2可以以第三间隔d2b布置，相邻的第二有源鳍AF2可以以第四间隔d2c布置。此外，第二有源鳍AF2在第一方向D1上通过空间S3分隔，该空间S3可以具有相对宽的间隔d3(d3>d2a)。

参照图17A和图17B，可以使用间隔物蚀刻来沉积和蚀刻第一虚设栅极材料(未示出)以形成第一虚设栅极材料层DG1，使得第一有源鳍AF1与第二有源鳍AF2之间的器件隔离层105通过第一虚设栅极材料层DG1暴露。

在形成第一虚设栅极材料之前，可以在第一有源鳍AF1的表面和第二有源鳍AF2的表面上形成栅极绝缘膜131。可以执行第一虚设栅极材料的沉积，直到完全覆盖所述多个有源鳍AF1和AF2。例如，第一虚设栅极材料可以是多晶硅。以第一间隔d1(见图14)布置的第一有源鳍AF1之间的空间S1'可以基本上完全由第一虚设栅极材料层填充。

本间隔物蚀刻可以通过应用各向同性蚀刻以将第一虚设栅极材料蚀刻至特定厚度来执行。在这个工艺中，器件隔离层105的一部分可以在一些有源鳍之间的空间S2a、S2b和S2c中暴露，并且器件隔离层105的暴露区域可以凹陷至特定程度。

在蚀刻之后获得的有源鳍之间的最终空间的宽度可以取决于有源鳍的间隔而彼此不同。例如，第一有源鳍AF1之间的空间S2a'可以具有第一宽度w1，第一有源鳍AF1与第二有源鳍AF2之间的空间S2b'可以具有小于第一宽度w1的第二宽度w2。此外，第二有源鳍AF2之间的空间S2c'可以具有小于第二宽度w2的第三宽度w3。然而，以间隔d1布置的第一有源鳍AF1之间的空间S1'可以用第一虚设栅极材料层DG1填充。

参照图18A和图18B，在第一虚设栅极材料层DG1上沉积绝缘阻挡物材料，并抛光所得的结构。

可以执行绝缘阻挡物材料的沉积，使得由第一虚设栅极材料层DG1围绕的相应空间S2a'、S2b'和S2c'由绝缘阻挡物材料填充。然后，可以将第一虚设栅极材料层DG1和绝缘阻挡物151向下抛光至线CP，以平坦化所得结构的上表面。因此，绝缘阻挡物151可以形成为与器件隔离层105的暴露区域接触。

第一虚设栅极材料层DG1可以通过抛光工艺(或平坦化工艺)在与第一有源鳍AF1和第二有源鳍AF2对应的区域中暴露。因此，第一至第三绝缘阻挡物151A、151B和151C可以提供在相应的空间S2a'、S2b'和S2c'中。第一至第三绝缘阻挡物151A、151B和151C可以具有不同的宽度w1、w2和w3，并可以具有相同的高度。这样，绝缘阻挡物的宽度可以由相邻的有源鳍的间隔确定。

参照图19A和图19B，在第一虚设栅极材料层DG1上形成第二虚设栅极材料层DG2。

通过在第一虚设栅极材料层DG1上经由第二沉积工艺形成第二虚设栅极材料层DG2，可以调整最终的虚设栅极结构DG的高度。这样，最终的虚设栅极结构DG可以通过多于两次的沉积工艺形成，所述沉积工艺分别形成第一虚设栅极材料层DG1和第二虚设栅极材料层DG2。在第二沉积工艺之前，可以清洁第一虚设栅极材料层DG1的平坦化的表面。在一些示例实施方式中，第二虚设栅极材料层DG2可以是与第一虚设栅极材料层DG1相同的材料。例如，第二虚设栅极材料层DG2可以是多晶硅。

图20和图21是示出根据一示例实施方式的制造半导体器件的方法的工艺(置换工艺)的平面图，图22是沿着图20的线XXII-XXII'截取的剖视图，图23A和图23B是沿着图21的线XXIIIA-XXIIIA'和线XXIIIB-XXIIIB'截取的剖视图。

参照图20和图22，通过图案化虚设栅极结构DG形成多个虚设栅极图案DGP，在虚设栅极图案之间提供层间电介质层115，使得虚设栅极图案DGP的上表面通过抛光工艺暴露。

第一虚设栅极材料层DG1和第二虚设栅极材料层DG2被图案化以形成沿第二方向D2延伸的多个虚设栅极图案DGP。栅极间隔物133可以形成在所述多个虚设栅极图案DGP的侧表面上，并沿第二方向D2延伸。例如，栅极间隔物133可以包括硅氧化物或硅氮化物(例如SiN、SiCN、SiON或SiOCN)。

可以形成层间绝缘层115以填充虚设栅极图案DGP之间的空间，其中栅极间隔物133提供在虚设栅极图案DGP的侧表面上。例如，层间电介质层115可以包括低电介质材料(例如硅氧化物、硅氮化物、硅氮氧化物SiON、SiOCN或氟掺杂的硅酸盐玻璃FSG)。在一些示例实施方式中，层间电介质层115可以包括与用于器件隔离层105的绝缘材料相同的材料。

执行平坦化工艺(诸如回蚀刻或化学机械抛光工艺)以平坦化具有栅极间隔物133的虚设栅极图案DGP的上表面和层间绝缘层115的上表面。因此，可以暴露虚设栅极图案DGP的上表面。

参照图23A和图23B以及图21，在虚设栅极图案DGP的一个区域中形成栅极隔离层155，使得虚设栅极图案DGP被分隔。

可以使用其中栅极切割区域没有被遮挡的掩模来执行本工艺，使得隔离孔形成在相邻的虚设栅极图案DGP中。隔离孔可以将虚设栅极图案DGP分隔成多个虚设栅极图案(例如第一和第二虚设栅极图案)。第一绝缘阻挡物151A的一部分和第二绝缘阻挡物151B的一部分可以通过该隔离孔暴露。栅极隔离层155可以通过用绝缘材料填充隔离孔来形成。栅极隔离层155可以连接到第一绝缘阻挡物151A和第二绝缘阻挡物151B中的每个的暴露区域以形成栅极切割结构150。例如，用于栅极隔离层155的绝缘材料可以是氮化物，诸如硅氮化物，并可以由与用于第一绝缘阻挡物151A和第二绝缘阻挡物151B的绝缘材料相同的绝缘材料形成。

在形成栅极隔离层155之后，可以执行置换工艺。例如，可以去除虚设栅极图案以暴露有源鳍的一部分，可以沿着有源鳍的至少一部分形成栅极电介质膜，并且可以用栅电极材料填充在其中去除了虚设栅极图案的空间，从而制造图12至图15B所示的半导体器件。

此外，额外的层间绝缘层可以形成在层间绝缘层上从而覆盖栅极结构的上表面。然后，可以暴露栅极结构的相邻的有源鳍区域，并且可以形成源极/漏极区域。例如，可以使用选择性外延生长SEG工艺从有源鳍形成源极/漏极区域。接下来，期望的半导体器件可以通过形成连接到这些源极/漏极区域和栅极结构的栅电极的接触插塞来制造。

图24是示出根据一示例实施方式的包括半导体器件的电子装置的框图。

参照图24，根据本示例实施方式的电子装置1000可以包括通信单元1010、输入单元1020、输出单元1030、存储器1040和处理器1050。

通信单元1010可以包括有线/无线通信模块、无线互联网模块、短距离模块、GPS模块、移动通信模块等。包括在通信单元1010中的有线/无线通信模块可以根据各种通信标准连接到外部网络以发送和接收数据。

输入单元1020可以包括由用户提供的机械开关、触摸屏、语音识别模块等以控制电子装置1000的操作。此外，输入单元1020可以包括由跟踪球方法、激光指示器等操作的鼠标、或者手指鼠标器件，并且还可以包括用户可通过其输入数据的各种传感器模块。

输出单元1030可以以语音或图像的形式输出在电子装置1000中处理的信息，并且存储器1040可以存储用于处理器1050的处理和控制的程序、数据等。处理器1050可以根据存储或取回数据的所需操作将命令传送到存储器1040。

存储器1040可以嵌入在电子装置1000中，或者经由单独的接口与处理器1050通信。当经由单独的接口与处理器1050通信时，处理器1050可以经由各种接口标准诸如SD、SDHC、SDXC、MICRO SD、USB等而将数据存储到存储器1040或取回数据。

处理器1050控制包括在电子装置1000中的每个单元的操作。处理器1050可以执行与语音呼叫、视频呼叫、数据通信等相关的控制和处理，或者可以执行用于多媒体播放和管理的控制和处理。此外，处理器1050可以处理通过输入单元1020从用户传送的输入，并通过输出单元1030输出结果。此外，处理器1050可以将控制电子装置1000的操作所需的数据存储在存储器1040中或者从存储器1040取回如上所述的数据。处理器1050和存储器1040中的至少一个可以包括根据如以上参照图1至图5和图12至图15B所述的各种示例实施方式的半导体器件。

图25是示出根据一示例实施方式的包括半导体器件的系统的示意图。

参照图25，系统2000可以包括控制器2100、输入/输出单元2200、存储器2300和接口2400。系统2000可以是移动系统或者发送或接收信息的系统。移动系统可以是PDA、便携式计算机、网络平板电脑、无线电话、移动电话、数字音乐播放器或存储卡。

控制器2100可以执行程序并控制系统2000。控制器2100可以是例如微处理器、数字信号处理器、微控制器或如上所述的类似器件。

输入/输出单元2200可以用于输入或输出系统2000的数据。系统2000可以使用输入/输出单元2200连接到外部装置(例如个人计算机或网络)，以与外部装置交换数据。输入/输出单元2200可以是例如键区、键盘或显示器。

存储器2300可以存储用于控制器2100的操作的代码和/或数据，和/或可以存储控制器2100中处理过的数据。

接口2400可以是系统2000与其它外部装置之间的数据传输路径。控制器2100、输入/输出单元2200、存储器2300和接口2400可以经由总线2500彼此通信。

控制器2100或存储器2300中的至少一个可以包括根据如以上参照图1至图5和图12至图15B所述的本发明构思的各种示例实施方式的半导体器件。

如上所述，根据本发明构思的一些示例实施方式，可以使用自对准工艺以在图案化虚设栅极结构之前在有源鳍之间形成绝缘阻挡物，其可以被引入到下部切割结构中。二层栅极切割结构可以通过在图案化虚设栅极结构之后形成连接到绝缘阻挡物的一部分的上部切割结构来提供。因此，可以克服现有技术中的虚设栅极切割工艺中的图案化限制，并可以大大改善产率和特性。

本发明构思的各种优点和效果不限于以上描述，并且在理解这里描述的示例实施方式的过程中可以确定一些额外的优点和效果。

尽管已经在上面示出和描述了一些示例实施方式，但是对于本领域技术人员来说将是明显的，在不脱离如由所附权利要求书限定的本发明构思的范围的情况下可以进行修改和变化。

本申请要求于2018年9月11日在韩国知识产权局提交的韩国专利申请第10-2018-0108143号的优先权的权益，其公开内容通过引用整体结合于此。