阅读说明：本技术 竖向延伸存储器单元串的阵列及用于形成竖向延伸存储器单元串的阵列的方法 (Array of vertically-extending memory cell strings and method for forming array of vertically-extending memory cell strings ) 是由 J·D·霍普金斯 G·A·哈勒 T·J·约翰 A·A·汉德卡 C·拉森 K·舍罗特瑞 于 2019-09-06 设计创作，主要内容包括：本申请案涉及竖向延伸存储器单元串的阵列及用于形成竖向延伸存储器单元串的阵列的方法。一种用于形成竖向延伸存储器单元串的阵列的方法包括形成包括垂直交替绝缘层及字线层的堆叠。堆叠包括堆叠的第一层与第二层之间的蚀刻停止层。蚀刻停止层具有与绝缘层及字线层的组合物不同的组合物。进行到蚀刻停止层上方的绝缘层及字线层中直到蚀刻停止层的蚀刻,以形成具有包括蚀刻停止层的个别基底的沟道开口。穿透蚀刻停止层以使沟道开口中的个别者延伸穿过蚀刻停止层。在使个别沟道开口延伸穿过蚀刻停止层之后,进行到蚀刻停止层下方的绝缘层及字线层中且穿过绝缘层及字线层的蚀刻,以使个别沟道开口更深地延伸到蚀刻停止层下方的堆叠中。(The present application relates to arrays of vertically extending memory cell strings and methods for forming arrays of vertically extending memory cell strings. A method for forming an array of vertically extending memory cell strings includes forming a stack including vertically alternating layers of insulation and word lines. The stack includes an etch stop layer between the first and second layers of the stack. The etch stop layer has a composition different from the composition of the insulating layer and the word line layer. Etching is performed into the insulating layer and the word line layer above the etch stop layer to form channel openings with respective substrates including the etch stop layer. The etch stop layer is penetrated such that individual of the trench openings extend through the etch stop layer. After extending the individual channel openings through the etch stop layer, an etch into and through the insulating layer and the word line layer below the etch stop layer is performed to extend the individual channel openings deeper into the stack below the etch stop layer.)

竖向延伸存储器单元串的阵列及用于形成竖向延伸存储器单 元串的阵列的方法

技术领域

本文揭示的实施例涉及竖向延伸存储器单元串的阵列及用于形成竖向延伸存储器单元串的阵列的方法。

背景技术

存储器是一种类型的集成电路且用于计算机系统中以存储数据。存储器可以个别存储器单元的一或多个阵列制造。可使用数字线(其也可称为位线、数据线或感测线)及存取线(其也可称为字线)写入到存储器单元或从存储器单元读取。感测线可沿阵列的列导电互连存储器单元，且存取线可沿阵列的行导电互连存储器单元。每一存储器单元可通过感测线与存取线的组合唯一地寻址。

存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在缺乏电力的情况下存储数据达延长的时段。非易失性存储器常规地被指定为具有至少约10年的保持时间的存储器。易失性存储器消散且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更少的保持时间。无论如何，存储器单元经配置以在至少两种不同可选择状态中保持或存储存储器。在二进制系统中，状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储两个以上信息层或状态。

场效晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括一对导电源极/漏极区，在其之间具有半导电沟道区。导电栅极邻近沟道区且通过薄栅极绝缘体从其分离。将合适的电压施加到栅极允许电流通过沟道区从源极/漏极区中的一者流动到另一者。当电压从栅极移除时，在很大程度上防止电流流过沟道区。场效晶体管还可包含额外结构，例如作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆向编程的电荷存储区。

快闪存储器是一种类型的存储器且在现代计算机及装置中具有众多用途。例如，现代个人计算机可具有快闪存储器芯片上存储的BIOS。作为另一实例，对计算机及其它装置来说，在固态驱动中利用快闪存储器替代常规硬驱动变得越来越常见。作为又另一实例，快闪存储器在无线电子装置中是流行的，这是因为其使制造商能够随着新的通信协议变得标准化而支持所述协议及提供针对增强型特征远程地更新装置的能力。

NAND可为集成快闪存储器的基础架构。NAND单元单位包括串联耦合到存储器单元的串联组合的至少一个选择装置(其中串联组合通常称为NAND串)。NAND架构可配置于包括垂直堆叠式存储器单元的三维布置中，所述存储器单元包括可逆向编程的垂直晶体管。控制或其它电路可形成于垂直堆叠式存储器单元下方。

发明内容

本发明的一个方面提供一种用于形成竖向延伸存储器单元串的阵列的方法，其包括：形成包括垂直交替绝缘层及字线层的堆叠，所述堆叠包括所述堆叠的第一层与第二层之间的蚀刻停止层，所述蚀刻停止层具有与所述绝缘层及所述字线层的组合物不同的组合物；蚀刻到所述蚀刻停止层上方的所述绝缘层及所述字线层中直到所述蚀刻停止层，以形成具有包括所述蚀刻停止层的个别基底的沟道开口；穿透所述蚀刻停止层以使所述沟道开口中的个别者延伸穿过所述蚀刻停止层；在使所述个别沟道开口延伸穿过所述蚀刻停止层之后，蚀刻到所述蚀刻停止层下方的所述绝缘层及所述字线层中且蚀刻穿过所述绝缘层及所述字线层以使所述个别沟道开口更深地延伸到所述蚀刻停止层下方的所述堆叠中；及沿所述蚀刻停止层且沿所述蚀刻停止层上方及下方的所述绝缘层及所述字线层在所述个别沟道开口中竖向地形成晶体管沟道材料。

本发明的另一方面提供一种用于形成竖向延伸存储器单元串的阵列的方法，其包括：形成个别地包括垂直交替绝缘层及字线层的上及下堆叠；在所述下堆叠中形成下沟道开口；形成上沟道开口到所述上堆叠中到所述下沟道开口中的个别者以形成个别地包括所述下沟道开口中的个别者中的一者及所述上沟道开口中的个别者中的一者的经互连沟道开口；所述上及下堆叠中的至少一者包括所述相应上或下堆叠的顶部层与底部层之间的堆叠内蚀刻停止层，所述堆叠内蚀刻停止层具有与所述相应上或下堆叠的所述绝缘层及所述字线层的组合物不同的组合物；全部所述下沟道开口及全部所述上沟道开口中的至少一者的所述形成包括：蚀刻到所述堆叠内蚀刻停止层上方的所述绝缘层及所述字线层中直到所述堆叠内蚀刻停止层，以形成所述相应下沟道开口或所述上沟道开口以具有包括所述堆叠内蚀刻停止层的个别基底；穿透所述堆叠内蚀刻停止层以使所述相应下沟道开口或所述上沟道开口中的个别者延伸穿过所述堆叠内蚀刻停止层；及在使所述个别沟道开口延伸穿过所述堆叠内蚀刻停止层之后，蚀刻到所述堆叠内蚀刻停止层下方的所述绝缘层及所述字线层中且蚀刻穿过所述绝缘层及所述字线层以使所述相应个别上或下沟道开口更深地延伸到所述堆叠内蚀刻停止层下方的所述相应上或下堆叠中；及沿所述堆叠内蚀刻停止层且沿所述堆叠内蚀刻停止层上方及下方的所述绝缘层及所述字线层在所述个别上及下沟道开口中竖向地形成晶体管沟道材料。

本发明的另一方面提供一种竖向延伸存储器单元串的阵列，其包括：交替绝缘层及字线层的垂直堆叠，大多数所述绝缘层包括二氧化硅，所述堆叠的顶部层与底部层之间的所述绝缘层中的至少一者具有与所述大多数绝缘层不同的组合物，所述至少一个不同组合物绝缘层包括包含Mg及Hf中的至少一者的氧化物，所述字线层具有对应于个别存储器单元的控制栅极区的端子端，所述控制栅极区个别地包括所述字线层中的个别者中的字线的部分；所述个别存储器单元的电荷阻挡区，其沿所述个别控制栅极区竖向延伸；所述个别存储器单元的电荷存储材料，其沿所述电荷阻挡区中的个别者竖向延伸；沟道材料串，其竖向延伸穿过所述字线层、所述大多数绝缘层及包括包含Mg及Hf中的至少一者的所述氧化物的所述至少一个绝缘层；及绝缘电荷传递材料，其横向于所述沟道材料与所述电荷存储材料之间。

本发明的另一方面提供一种竖向延伸存储器单元串的阵列，其包括：交替绝缘层及字线层的垂直堆叠，大多数所述绝缘层包括第一绝缘组合物，所述堆叠的顶部层与底部层之间的所述绝缘层中的至少一者包括与所述第一绝缘组合物不同的第二绝缘组合物，所述字线层具有对应于个别存储器单元的控制栅极区的端子端，所述控制栅极区个别地包括所述字线层中的个别者中的字线的部分；所述个别存储器单元的电荷阻挡区，其沿所述个别控制栅极区竖向延伸；所述个别存储器单元的电荷存储材料，其沿所述电荷阻挡区中的个别者竖向延伸；沟道材料串，其竖向延伸穿过所述字线层、包括所述第一绝缘组合物的所述绝缘层及包括所述第二绝缘组合物的所述至少一个绝缘层；绝缘电荷传递材料，其横向于所述沟道材料与所述电荷存储材料之间；及包括所述第二绝缘组合物的所述至少一个绝缘层，其具有相对于所述沟道材料的所述串中的个别者径向向外突出的环形凹部，部分所述电荷存储材料在所述环形凹部内。

附图说明

图1是根据本发明的实施例的过程中的衬底的一部分的图解横截面图。

图2是在通过图1展示的处理步骤之后的处理步骤处且贯穿图3中的线2-2截取的图1衬底的图。

图3是贯穿图2中的线3-3截取的图。

图4是在通过图3展示的处理步骤之后的处理步骤处的图3衬底的图。

图5是在通过图4展示的处理步骤之后的处理步骤处的图4衬底的图。

图6是在通过图5展示的处理步骤之后的处理步骤处且贯穿图7中的线6-6截取的图5衬底的图。

图7是贯穿图6中的线7-7截取的图。

图8是在通过图7展示的处理步骤之后的处理步骤处的图7衬底的图。

图9是在通过图8展示的处理步骤之后的处理步骤处的图8衬底的图。

图10是在通过图9展示的处理步骤之后的处理步骤处且贯穿图11中的线10-10截取的图9衬底的图。

图11是贯穿图10中的线11-11截取的图。

图11A是图11中所展示的衬底的一部分的放大图。

图12是在通过图11展示的处理步骤之后的处理步骤处的图11衬底的图。

图13是根据本发明的实施例的过程中的衬底的一部分的图解横截面图。

图14是在通过图13展示的处理步骤之后的处理步骤处的图13衬底的图。

图15是在通过图14展示的处理步骤之后的处理步骤处的图14衬底的图。

图16是在通过图15展示的处理步骤之后的处理步骤处的图15衬底的图。

图17是根据本发明的实施例的过程中的衬底的一部分的图解横截面图。

图18是在通过图17展示的处理步骤之后的处理步骤处的图17衬底的图。

图19是在通过图18展示的处理步骤之后的处理步骤处的图18衬底的图。

图20是在通过图19展示的处理步骤之后的处理步骤处的图19衬底的图。

图21是在通过图20展示的处理步骤之后的处理步骤处的图20衬底的图。

图22是根据本发明的实施例的过程中的衬底的一部分的图解横截面图。

图23是根据本发明的实施例的过程中的衬底的一部分的图解横截面图。

图24是在通过图23展示的处理步骤之后的处理步骤处的图23衬底的图。

具体实施方式

本发明的实施例涵盖用于形成竖向延伸晶体管及/或存储器单元串的阵列(例如在阵列下具有***控制电路(例如，阵列下CMOS)的NAND或其它存储器单元阵列)的方法。本发明的实施例涵盖所谓的“后栅极”或“替代栅极”处理、所谓的“先栅极”处理及独立于何时形成晶体管栅极的现存或未来开发的其它处理。本发明的实施例还涵盖独立于制造方法的竖向延伸存储器单元(例如，NAND或其它存储器单元)串阵列。第一实例方法实施例参考图1到12描述，其可被视为“后栅极”或“替代栅极”过程。

图1展示在形成竖向延伸的晶体管及/或存储器单元串的阵列12的方法的过程中的衬底构造10。衬底构造10包括基底衬底11，其具有传导性/导体/传导(即，在本文中，是导电)、半传导性/半导体/半传导或绝缘性/绝缘体/绝缘(即，在本文中，是电绝缘)中的任何一或多者。各种材料已竖向形成在基底衬底11之上。材料可在图1描绘的材料旁边、竖向向内或竖向向外。举例来说，集成电路的其它部分或完全制造的组件可经提供于基底衬底11上方、周围或内部的某处。用于操作竖向延伸存储器单元串的阵列(例如，阵列12)内的组件的控制及/或其它***电路也可被制造且可在或可不完全或部分地在阵列或子阵列内。此外，多个子阵列也可被制造且独立地、串联地或以其它方式相对于彼此操作。在此文献中，“子阵列”也可被视为阵列。

衬底构造10包括堆叠18，堆叠18包括直接在实例导电掺杂半导体材料16(例如，导电掺杂多晶硅)上方的垂直交替绝缘层20及字线层22。导电材料16可包括用于控制对将在阵列12内形成的晶体管及/或存储器单元的读取及写入存取的控制电路(例如，阵列下***电路)的一部分。绝缘层20包括绝缘第一材料24(例如，二氧化硅)。字线层22包括具有与第一材料24的组合物不同的组合物的第二材料26(例如，氮化硅，且无论何者可为完全或部分地牺牲的)。仅展示少量层20及22，其中更有可能的是，堆叠18包括数十个、数百个或更多等的层20及22。

堆叠18包括堆叠18的顶部层20或22与底部层20或22(例如，第一层与第二层)之间的蚀刻停止层14，且其具有与绝缘层20及字线层22的组合物不同的组合物。蚀刻停止层14可具有与绝缘层20及/或字线22的任一者或多者相同或不同的竖向厚度。蚀刻停止层可为绝缘层20中的一者(例如，绝缘层20中的一者完全由蚀刻停止材料组成，如下文描述且未展示)。蚀刻停止层可为字线层22中的一者(未展示)，例如，其整体由蚀刻停止材料组成，如下文描述，例如，如可在后栅极或替代栅极过程中发生。无论如何，在一个实施例中，蚀刻停止层是绝缘的。在一个实施例中，蚀刻停止层是导电的。在一个实施例中，蚀刻停止层包括氧化物，所述氧化物包括Mg及Hf中的至少一者(例如，Mg_xO_y、Hf_xO_y、Mg_xHf_yO_z、具有一或多种金属(除了Mg及Hf等中的至少一者之外)的氧化物，且其可为或可不为化学计量的)的至少一者，在一个此实施例中包括Al(例如，Al_wMg_xHf_yO_z、Al_xMg_yO_z、Al_xHf_yO_z等，且其可为或可不为化学计量的)，且在一个此实施例中包括Si(例如，Si_xMg_yO_z、Si_xHf_yO_z、Si_wMg_xHf_yO_z、Si_wAl_xMg_yO_z、Si_wAl_xHf_yO_z、Si_vAl_wMg_xHf_yO_z等，且其可为或可不为化学计量的)。

参考图2及3，蚀刻已进行到蚀刻停止层14上方的绝缘层20及字线层22中直到蚀刻停止层14，以形成具有包括蚀刻停止层14的个别基底21的沟道开口25。在一个实施例中且如展示，到蚀刻停止层14的蚀刻部分地过度蚀刻到蚀刻停止层14中，且在一个实施例中且如展示，过度蚀刻到蚀刻停止层14的不到的一半的垂直厚度中。部分地蚀刻到蚀刻停止层14可改进沟道开口的临界尺寸控制，且其可通过在沟道开口的侧壁与基底之间产生更方形(直角)来促成。此还可控制(减小)更深入于堆叠中的沟道开口的非所要径向向内锥形化。无论如何，且仅通过实例，沟道开口25展示为布置于每行四个开口25的经交错行的群组或列中。可使用任何替代的现存或未来开发的布置及构造。为了便于区分特征的一个系列或定向与特征的另一系列或定向，在此文献中使用“行”及“列”，且沿着其已形成或可形成组件。独立于功能，关于任何系列的区、组件及/或特征同义地使用“行”及“列”。无论如何，行可为直的及/或弯曲的及/或相对于彼此平行及/或不平行，列可能也是如此。此外，行及列可相对于彼此以90°或以一或多个其它角相交。可能为或可能不为***电路的部分的其它电路可在导电掺杂半导体材料16与堆叠18之间。

参考图4，已穿透蚀刻停止层14以使个别沟道开口25延伸穿过蚀刻停止层14。此后，蚀刻已进行到蚀刻停止层14下方的绝缘层20及字线层22中并穿过蚀刻停止层14下方的绝缘层20及字线层22，以使个别沟道开口25更深地延伸到蚀刻停止层14下方的堆叠18中。穿透蚀刻停止层14的实例方法包含蚀刻停止层14的干各向异性蚀刻或湿蚀刻中的一者或两者。可相对于材料24及26选择性地进行此蚀刻，例如如展示。技术人员将能够取决于蚀刻停止层14的材料的组合物选择一或多种合适的蚀刻化学品，且取决于暴露材料24及26时蚀刻的所期望选择性(如果有的话)比较材料24及26的组合物。作为实例，在材料/层24、26及14分别是二氧化硅、氮化硅及Mg_xHf_yO_z的情况下，用于相对于材料24及26选择性地蚀刻层14的干化学品是Cl₂，且湿化学品是氢氧化物及氨的混合物。通常Mg_xHf_yO_z中的Hf的数量越大，使用用Cl₂及氢氧化物及氨的混合物进行蚀刻的速率越慢，且相对于二氧化硅及/或氮化硅的选择性越慢。

堆叠18展示为仅包括单个蚀刻停止层14。替代地，一个以上蚀刻停止层可用于单个堆叠中(例如，与彼此垂直间隔)，其中沟道开口25的蚀刻在蚀刻穿过相应蚀刻停止层且在相应蚀刻停止层下方蚀刻到下一下蚀刻停止层之前在所述相应蚀刻停止层顶上或内停止。

晶体管沟道材料最终沿蚀刻停止层且沿蚀刻停止层上方及下方的绝缘层及字线层竖向形成于个别沟道开口中。此外，提供包括控制栅极材料的字线层，所述控制栅极材料具有对应于个别存储器单元的控制栅极区的端子端。电荷存储材料(例如，浮动栅极材料，例如掺杂或未掺杂硅，或电荷俘获材料，例如氮化硅、金属点等)提供于晶体管沟道材料与控制栅极区之间。绝缘电荷传递材料(例如，具有夹置于两个绝缘体氧化物[例如，二氧化硅]之间的含氮材料[例如，氮化硅]的带隙设计制造结构)提供于晶体管沟道材料与电荷存储材料之间，且电荷阻挡区提供于电荷存储材料与控制栅极区中的个别者之间。

图5展示一个实施例，其中电荷阻挡材料30、电荷存储材料32及电荷传递材料34已沿蚀刻停止层14且蚀刻停止层14上方及下方的沿绝缘层20及字线层22竖向形成于个别沟道开口25中。晶体管材料30、32及34可通过在堆叠18之上及个别下沟道开口25内沉积其相应薄层接着(例如)将此薄层平坦化至少回到堆叠18的竖向最外表面来形成。接着，晶体管沟道材料36已沿蚀刻停止层14且沿绝蚀刻停止层14上方及下方的缘层20及字线层22竖向形成于个别沟道开口25中。实例沟道材料36包含适当掺杂的结晶半导体材料，例如一或多个硅、锗及所谓的III/V半导体材料(例如，GaAs、InP、GaP及GaN)。材料30、32、34及36中的每一者的实例厚度是25到100埃。沟道开口25展示为包括径向中心固体电介质材料38(例如，自旋电介质、二氧化硅及/或氮化硅)。替代地，且仅通过实例，沟道开口25内的径向中心部分可包含空隙空间(未展示)及/或缺乏固体材料(未展示)。

参考图6及7，水平伸长(图6)的沟槽40已形成(例如，通过各向异性蚀刻)到堆叠18中，且在一个实施例中，到导电掺杂半导体材料16(即，至少到材料16)。沟槽40的横向边缘可至少部分地用于界定随后形成的字线(例如，存取或控制栅极线，且在图6及7中未展示)的横向边缘，如下文描述。

参考图8，相对于绝缘第一材料24(且在一个实施例中，如相对于蚀刻停止材料14展示)选择性地蚀刻字线层22的第二材料26(未展示)。蚀刻蚀刻化学品(其中第二材料26包括氮化硅，第一材料24包括二氧化硅，且蚀刻停止材料14包括包含Mg及Hf的中至少一者的氧化物)是用H₃PO₄作为主要蚀刻剂的液相或气相蚀刻。

参考图9，控制栅极材料48(即，导电材料)已通过沟槽40形成到字线层22以竖向处于绝缘第一材料24之间。可使用任何合适的导电材料，例如金属材料及/或导电掺杂半导体材料中的一者或两者。

参考图10、11及11a，控制栅极材料48已从个别沟槽40移除。此已导致形成字线29及个别晶体管及/或存储器单元56的竖向延伸串49。在一个实施例中且如展示，串49经形成为垂直的或在垂直的10°内。晶体管及/或存储器单元56的近似位置用图11A中的括号指示，且部分用图10及11中的虚线轮廓指示，其中晶体管及/或存储器单元56在所描绘的实例中基本上是环状或环形。控制栅极材料48具有对应于个别晶体管及/或存储器单元56的控制栅极区52的端子端50(图11A)。所描绘的实施例中的控制栅极区52包括个别字线29的个别部分。

电荷阻挡区(例如，电荷阻挡材料30)在电荷存储材料32与个别控制栅极区52之间。电荷阻挡在存储器单元中具有以下功能：在程序模式中，电荷阻挡可防止电荷载子从电荷存储材料(例如，浮动栅极材料、电荷俘获材料等)朝向控制栅极传递，且在擦除模式中，电荷阻挡可防止电荷载子从控制栅极流到电荷存储材料中。因此，电荷阻挡可用以阻挡控制栅极区与个别存储器单元的电荷存储材料之间的电荷迁移。如展示，实例电荷阻挡区包括绝缘体材料30。通过另外实例，电荷阻挡区可包括电荷存储材料(例如，材料32)的横向(例如，径向)外部部分，其中此电荷存储材料是绝缘的(例如，在绝缘电荷存储材料32与导电材料48之间缺乏任何不同组合物的材料的情况下)。无论如何，作为额外实例，控制栅极的电荷存储材料及导电材料的界面可足以在缺乏任何单独组合物绝缘体材料30的情况下用作电荷阻挡区。此外，导电材料48与材料30(当存在时)的界面与绝缘体材料30组合可一起用作电荷阻挡区，且作为替代地或另外，可为绝缘电荷存储材料(例如，氮化硅材料32)的横向外部区。

参考图12，绝缘材料衬层55已在个别沟槽40的侧壁之上且竖向地沿着此类沟槽的侧壁形成在此类沟槽中(例如，氮化硅、氧氮化硅、氧化铝、氧化铪、这些的组合等)。另一材料57(电介质及/或含硅物，例如多晶硅)已竖向地沿绝缘材料衬层55形成于个别沟槽40中且横向跨越于绝缘材料衬层55之间。可使用如本文关于其它实施例展示及/或描述的任何其它属性或方面。

接着参考图13到16及衬底构造10a描述根据本发明的替代实例方法实施例。在适当情况下已使用来自上述实施例的相似数字符号，其中一些构造差异用后缀“a”或用不同数字符号指示。参考图13，展示如可紧接着通过图3展示的实例处理发生的实例处理。衬层39在穿透蚀刻停止层14之前已沿个别沟道开口25的侧壁形成，且衬层39的至少部分将在穿透穿过蚀刻停止层14期间存留。在一个实施例中且如展示，衬层39已跨个别蚀刻停止层基底21形成。

图14展示后续处理，其中在穿透蚀刻停止层14之前已移除跨个别蚀刻停止层基底21的中心部分的衬层39。此可(例如)通过衬层39的各向异性蚀刻发生以移除基本上在水平表面之上的衬层39。

参考图15，已穿透(例如，通过蚀刻)蚀刻停止层14，其中至少部分衬层39在此穿透动作期间沿蚀刻停止层14上方的个别沟道开口25的侧壁存留。包含衬层39的目的可为在蚀刻穿过蚀刻停止层14期间保护蚀刻停止层14上方的沟道开口25的侧壁，例如，如果蚀刻蚀刻停止层14的蚀刻化学品可损坏或蚀刻沟道开口25的侧壁的材料24及26中的一者的话。衬层39的实例材料是Al₂O₃。图15还展示随后蚀刻到蚀刻停止层14下方的绝缘层20及字线层中且随后蚀刻穿过绝缘层20及所述字线层22以使个别沟道开口25更深地延伸到蚀刻停止层14下方的堆叠18中。

图16展示例如在图15蚀刻结束时移除衬层39(未展示)。可在穿透蚀刻停止层14之后且在(未展示)蚀刻到其下方的层20、22中之前或在蚀刻到绝缘层20及蚀刻停止层14下方的字线层22中期间交替地移除衬层39。无论如何，后续处理可如上文描述及/或展示发生。可使用本文关于其它实施例所展示及/或描述的任何其它属性或方面。

接着参考关于衬底构造10b的图17到21描述另一实例实施例。在适当情况下已使用来自上述实施例的相似数字符号，其中一些构造差异用后缀“b”或用不同数字符号指示。图17展示如通过图3发生的实例处理，但为了清楚起见用较厚的蚀刻停止层14。

图18展示后续处理，通过所述后续处理穿透蚀刻停止层14包括相对于个别沟道开口25径向向外蚀刻蚀刻停止层14以形成相对于个别沟道开口25径向向外突出的环形凹部41。实例此蚀刻可通过湿及/或干各向异性蚀刻(例如，使用Cl₂及/或过氧化物及Mg_xHf_yO_z的氨的混合物)发生以蚀刻到蚀刻停止层14中且蚀刻穿过蚀刻停止层14。替代地，可初始地进行各向异性蚀刻以使个别沟道开口25部分地或完全延伸穿过蚀刻停止层14从而在蚀刻停止层14内产生基本上垂直侧壁，之后进行基本上各向异性蚀刻以形成环形凹部41。无论如何，可对此蚀刻计时以防止移除紧邻沟道开口25之间的蚀刻停止层14的所有材料。

图19展示后续处理，其中衬层39b提供且接纳于环形凹部41内。

图20展示后续处理，其中已发生穿过衬层39b(未展示)的中心部分的穿透，接着移除衬层39b，且接着后续各向异性蚀刻蚀刻停止层14下方的层20、22以使沟道开口25更深地延伸到堆叠18中(如展示)。替代地，且仅通过实例，可不使用衬层39b(未展示)，或在蚀刻到蚀刻停止层14下方的层20、22中之前可使用且不移除此类衬层(未展示)。

图21展示类似于通过在最初描述的实施例中的图12展示的后续处理的后续处理，其中已形成串49及字线29。在一个实施例中，此方法包括在环形凹部41内形成晶体管电荷阻挡材料30，在一个实施例中在环形凹部41中形成晶体管电荷存储材料32，且在所展示的一个实施例中在环形凹部41内形成材料30及32两者。可使用本文关于其它实施例所展示及/或描述的任何其它属性或方面。

上文展示的实施例展示在形成晶体管沟道材料36之后提供控制栅极材料48的实例。此外，在如上文所述的一个此实施例中，蚀刻停止层可为字线层22(未展示)的一者，其中此方法进一步包括在形成晶体管沟道材料之后以控制栅极材料替代蚀刻停止层。

替代地，可在形成晶体管沟道材料之前提供控制栅极材料，例如，使用图22中所展示的衬底构造10c。在适当情况下已使用来自上述实施例的相似数字符号。图22展示起始衬底构造10c，其中起始字线层22相较于图1包括控制栅极材料48(代替材料26)。通过实例，处理可随后以其它方式发生，如上文描述。可使用本文关于其它实施例所展示及/或描述的任何其它属性或方面。

上文描述及展示的方法是关于相对于单个堆叠18形成竖向延伸晶体管及/或存储器单元串的阵列。替代地，处理可关于多个堆叠发生，所述堆叠包含个别地包括垂直交替绝缘层及字线层的至少上堆叠及下堆叠，其中如上文描述根据具有蚀刻停止层的此类堆叠中的至少一者处理上及下堆叠中的至少一者。关于图23及24中所展示的衬底构造10d描述此实例方法。在适当情况下已使用来自上述实施例的相似数字符号，其中一些构造差异用后缀“d”或用不同数字符号指示。图23展示已形成于先前处理的下堆叠18上方的上堆叠35。下沟道开口25已形成于下堆叠18中，例如如上文描述。一或多个蚀刻停止层14可用于下堆叠18中，其中仅展示一个蚀刻停止层14。替代地，在下堆叠中可不使用蚀刻停止层，且在下堆叠上方的堆叠中可不使用蚀刻停止层。

图24展示上沟道开口37已形成到上堆叠35中到下沟道开口25中的个别者以形成个别地包括个别下沟道开口25中的一者及个别上沟道开口37中的一者的经互连沟道开口47。

上堆叠35及下堆叠18(展示两者)中的至少一者包括相应上或下堆叠的顶部层与底部层之间的堆叠内(“内”意指在所述堆叠内，其中存在在不同时间形成的多个堆叠)蚀刻停止层14，且其具有与相应上或下堆叠的绝缘层及字线层的组合物不同的组合物。全部下沟道开口25及全部上沟道开口37中的至少一者的形成包括蚀刻到堆叠内蚀刻停止层上方的绝缘层及字线层中直到堆叠内蚀刻停止层，以形成相应下沟道开口或上沟道开口以具有包括堆叠内蚀刻停止层的个别基底(例如，如上文实施例中的任何者中描述)。接着，已进行穿过堆叠内蚀刻停止层的穿透以使相应下沟道开口25或上沟道开口37中的个别者延伸穿过蚀刻停止层。接着，进行到堆叠内蚀刻停止层下方的绝缘层及字线层中且穿过绝缘层及字线层的蚀刻以使相应个别上或下沟道开口更深地延伸到蚀刻停止层下方的相应上或下堆叠中。晶体管沟道材料会最终沿堆叠内蚀刻停止层且沿蚀刻停止层上方及下方的沿绝缘层及字线层竖向地形成于个别上及下沟道开口中。可使用本文关于其它实施例所展示及/或描述的任何其它属性或方面。

本发明的实施例涵盖独立于制造方法的竖向延伸存储器单元串的阵列。然而，此阵列可具有上文关于方法实施例描述的物理属性中的任何者。

在一个实施例中，此竖向延伸存储器单元(例如，56)串(例如，49)的阵列(例如，12)包括交替绝缘层(例如，20)及字线层(例如，22)的垂直堆叠(例如，18及/或35)。大多数绝缘层包括二氧化硅。堆叠的顶部层与底部层之间的绝缘层(例如，14)中的至少一者具有与大多数绝缘层不同的组合物。至少一个不同组合物绝缘层包括包含Mg及Hf中的至少一者的氧化物。字线层具有对应于个别存储器单元的控制栅极区(例如，52)的端子端(例如，50)。控制栅极区个别地包括字线层中的个别者中的字线(例如，29)的部分。

个别存储器单元的电荷阻挡区(例如，30)沿个别控制栅极区竖向延伸。个别存储器单元的电荷存储材料(例如，32)沿电荷阻挡区的个别者竖向延伸。沟道材料(例如，36)串(例如，49)竖向延伸穿过字线层、大多数绝缘层及包括包含Mg及Hf中的至少一者的氧化物的至少一个绝缘层。绝缘电荷传递材料(例如，34)横向于沟道材料与电荷存储材料之间。可使用本文关于其它实施例所展示及/或描述的任何其它属性或方面。

本发明的实施例包括竖向延伸存储器单元(例如，56)串(例如，49)的阵列(例如，12)。此阵列包括交替绝缘层(例如，20)及字线层(例如，22)的垂直堆叠(例如，18及/或35)。大多数绝缘层包括第一绝缘组合物(例如，24)。堆叠的顶部层与底部层之间的绝缘层(例如，14)中的至少一者包括不同于第一绝缘组合物的第二绝缘组合物(例如，在此特定实施例中，蚀刻停止层14的材料是绝缘的)。字线层具有对应于个别存储器单元的控制栅极区(例如，52)的端子端(例如，50)。控制栅极区个别地包括字线层中的个别者中的字线(例如，29)的部分。

个别存储器单元的电荷阻挡区(例如，30)沿控制栅极区中的个别者竖向延伸。个别存储器单元的电荷存储材料(例如，32)沿电荷阻挡区中的个别者竖向延伸。沟道材料(例如36)串竖向延伸穿过字线层、包括第一绝缘组合物的绝缘层及包括第二绝缘组合物的至少一个绝缘层。绝缘电荷传递材料(例如，34)横向于沟道材料与电荷存储材料之间。包括第二绝缘组合物的至少一个绝缘层具有相对于沟道材料的串中的个别者径向向外突出的环形凹部(例如，41)。部分电荷存储材料在环形凹部内。在一个实施例中，电荷阻挡区包括与电荷存储材料的组合物不同的组合物的电荷阻挡材料，且其中部分电荷阻挡材料在电荷存储材料的径向向外的环形凹部内。可使用本文关于其它实施例所展示及/或描述的任何其它属性或方面。

在此文献中，除非另外指示，否则“竖向”、“较高”、“上”、“下”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“下”、“下面”、“上”及“下”大体上参考垂直方向。“水平”是指沿主要衬底表面的大体方向(即，在10度内)，且可相对于在制造期间处理衬底的方向，且垂直是与水平方向大体正交的方向。对“完全水平”的参考是沿主要衬底表面的方向(即，不存在来自其的度)，且可为相对于在制造期间处理衬底的方向。此外，如本文使用，“垂直”及“水平”是相对于彼此且独立于衬底在三维空间中的定向的大体上垂直方向。另外，“竖向延伸(elevationally-extending/extend(ing)elevationally)”是指按至少45°从完全水平有角地离开的方向。此外，关于场效晶体管的“竖向延伸”及水平延伸(extend(ing)horizontally/horizontally-extending))是参考在操作中电流沿其在源极/漏极区之间流动的晶体管的沟道长度的定向。对于双极结晶体管，“竖向延伸”及水平延伸是参考在操作中电流沿其在射极与集电极之间流动的基极长度的定向。

此外，“直接在…上方”及“直接在…下方”需要两种所述区/材料/组件相对于彼此的至少一些横向重叠(即，水平)。而且，前面没有“直接”的“上方”的使用仅需要另一者上方的所述区/材料/组件的一些部分在另一者的竖向向外(即，独立于是否存在两种所述区/材料/组件的任何横向重叠)。类似地，前面没有“直接”的“下方”的使用仅需要另一者下方的所述区/材料/组件的一些部分在另一者的竖向向内(即，独立于是否存在两种所述区/材料/组件的任何横向重叠)。

本文描述的材料、区及结构中的任何者可为同质或非同质的，且无论如何，在此上覆的任何材料之上可为连续或不连续的。在提供任何材料的一或多个实例组合物的情况下，那种材料可包括此一或多种组合物、基本上由此一或多种组合物组成或由此一或多种组合物组成。此外，除非另外规定，否则每一材料可使用任何合适或尚待开发的技术形成，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入是实例。

另外，“厚度”本身(无前置方向形容词)被定义为意指从不同组合物的紧邻材料或邻近区的最近表面垂直地穿过给定材料或区的直线距离。另外，本文描述的各种材料或区可具有基本上恒定厚度或可变厚度。如果具有可变厚度，那么除非另外指示，否则厚度是指平均厚度，且由于厚度是可变的，所以此材料或区将具有某一最小厚度及某一最大厚度。如本文使用，例如，如果此类材料或区是非同质的，那么“不同组合物”仅需要可直接抵靠彼此的两种所述材料或区的那些部分在化学上及/或物理上不同。在此类材料或区并非是同质的情况下，如果两种所述材料或区并非直接抵靠彼此，那么“不同组合物”仅需要最靠近彼此的两种所述材料或区的那些部分在化学上及/或物理上不同。在此文献中，当存在所述材料、区或结构相对于彼此的至少某一物理触摸接触时，材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面没有“直接”的“之上”、“上”、“邻近”、“沿”及“抵靠”涵盖“直接抵靠”以及其中中介材料、区或结构导致所述材料、区或结构不相对于彼此物理触摸接触的构造。

在本文，如果在正常操作中电流能够从一者连续地流到另一者且在充分生成电流时主要通过亚原子正及/或负电荷的移动来实现此，那么区-材料-组件相对于彼此“电耦合”。另一电子组件可在区-材料-组件之间且电耦合到区-材料-组件。相比之下，当区-材料-组件称为“直接电耦合”时，在直接电耦合的区-材料-组件之间不存在中介电子组件(例如，无二极管、晶体管、电阻器、换能器、开关、熔丝等)。

另外，“金属材料”是元素金属、两种或两种以上元素金属的混合物或合金及任何导电金属化合物的任一者或组合。

在本文，关于蚀刻(etch/etching)、移除(removing/removal)及/或形成(forming/formation)的“选择”是一种所述材料相对于另一所述材料按体积计以至少2:1的速率进行的动作。

除非另外指示，否则本文“或”的使用涵盖任一者及两者。

结论

在一些实施例中，一种用于形成竖向延伸存储器单元串的阵列的方法包括形成包括垂直交替绝缘层及字线层的堆叠。所述堆叠包括所述堆叠的第一层与第二层之间的蚀刻停止层。所述蚀刻停止层具有与所述绝缘层及所述字线层的组合物不同的组合物。进行到所述蚀刻停止层上方的所述绝缘层及所述字线层中且直到所述蚀刻停止层的蚀刻，以形成具有包括所述蚀刻停止层的个别基底的沟道开口。穿透所述蚀刻停止层以使所述沟道开口中的个别者延伸穿过所述蚀刻停止层。在使所述个别沟道开口延伸穿过所述蚀刻停止层之后，进行到所述蚀刻停止层下方的所述绝缘层及所述字线层中且穿过所述绝缘层及所述字线层的蚀刻以使所述个别沟道开口更深地延伸到所述蚀刻停止层下方的所述堆叠中。晶体管沟道材料沿所述蚀刻停止层且沿所述蚀刻停止层上方及下方的所述绝缘层及所述字线层竖向形成在所述个别沟道开口中。

在一些实施例中，一种用于形成竖向延伸存储器单元串的阵列的方法包括形成个别地包括垂直交替绝缘层及字线层的上及下堆叠。在所述下堆叠中形成下沟道开口。形成上沟道开口到所述上堆叠中直到所述下沟道开口中的个别者以形成个别地包括所述下沟道开口中的个别者的一者及所述上沟道开口的个别者中的一者的经互连沟道开口。所述上及下堆叠中的至少一者包括所述相应上或下堆叠的顶部层与底部层之间的堆叠内蚀刻停止层。所述堆叠内蚀刻停止层具有与所述相应上或下堆叠的所述绝缘层及所述字线层的组合物不同的组合物。全部所述下沟道开口及全部所述上沟道开口中的至少一者的所述形成包括蚀刻到所述堆叠内蚀刻停止层上方的所述绝缘层及所述字线层中直到所述堆叠内蚀刻停止层，以形成所述相应下沟道开口或所述上沟道开口以具有包括所述堆叠内蚀刻停止层的个别基底。穿透所述堆叠内蚀刻停止层以使所述相应下沟道开口或所述上沟道开口中的个别者延伸穿过所述蚀刻停止层。在使所述个别沟道开口延伸穿过所述堆叠内蚀刻停止层之后，进行到所述堆叠内蚀刻停止层下方的所述绝缘层及所述字线层中且穿过所述绝缘层及所述字线层的蚀刻，以使所述相应个别上或下沟道开口更深地延伸到所述堆叠内蚀刻停止层下方的所述相应上或下堆叠中。晶体管沟道材料沿所述堆叠内蚀刻停止层且沿所述堆叠内蚀刻停止层的所述绝缘层及所述字线层竖向地形成在所述个别上及下沟道开口中。

在一些实施例中，一种竖向延伸存储器单元串的阵列包括交替绝缘层及字线层的垂直堆叠。大多数所述绝缘层包括二氧化硅。所述堆叠的顶部层与底部层之间的所述绝缘层中的至少一者具有与所述大多数绝缘层不同的组合物。所述至少一个不同组合物绝缘层包括包含Mg及Hf中的至少一者的氧化物。所述字线层具有对应于个别存储器单元的控制栅极区的端子端。所述控制栅极区个别地包括所述字线层中的个别者中的字线的部分。所述个别存储器单元的电荷阻挡区沿所述个别控制栅极区竖向延伸。所述个别存储器单元的电荷存储材料沿所述电荷阻挡区中的个别者竖向延伸。沟道材料串竖向延伸穿过所述字线层、所述大多数绝缘层及包括包含Mg及Hf中的至少一者的所述氧化物的所述至少一个绝缘层。绝缘电荷传递材料横向于所述沟道材料与所述电荷存储材料之间。

在一些实施例中，一种竖向延伸存储器单元串的阵列包括交替绝缘层及字线层的垂直堆叠。大多数所述绝缘层包括第一绝缘组合物。所述堆叠的顶部层与底部层之间的所述绝缘层中的至少一者包括与所述第一绝缘组合物不同的第二绝缘组合物。所述字线层具有对应于个别存储器单元的控制栅极区的端子端。所述控制栅极区个别地包括所述字线层中的个别者中的字线的部分。所述个别存储器单元的电荷阻挡区沿所述个别控制栅极区竖向延伸。所述个别存储器单元的电荷存储材料沿所述电荷阻挡区中的个别者竖向延伸。沟道材料串竖向延伸穿过所述字线层、包括所述第一绝缘组合物的所述绝缘层及包括所述第二绝缘组合物的所述至少一个绝缘层。绝缘电荷传递材料横向于所述沟道材料与所述电荷存储材料之间。包括所述第二绝缘组合物的所述至少一个绝缘层具有相对于所述沟道材料的所述串中的个别者径向向外突出的环形凹部。部分所述电荷存储材料在所述环形凹部内。

按照法规，本文揭示的标的物已以或多或少特定关于结构及方法特征的语言描述。然而，应理解，权利要求书不限于所展示及所描述的特定特征，这是因为本文揭示的构件包括实例实施例。因此，权利要求书应按照字面上的措辞提供全部范围，且根据等效物原则进行适当解译。