阅读说明：本技术 具有对称路径的存储器字元线驱动器结构及其形成方法 (Memory word line driver structure with symmetrical path and forming method thereof ) 是由 不公告发明人 于 2018-09-13 设计创作，主要内容包括：本发明涉及半导体生产领域,公开了一种具有对称路径的存储器字元线驱动器结构,该驱动器结构通过设置两层或者两层以上的晶体管组合电路,并将一晶体管单独置于第一层,并使该晶体管的与两侧的字元线的连接距离为相等,而实现该晶体管与两侧字元线的连接距离相等,从而使得电流路径驱动器中的电流路径对称,有利于提高存储器的性能。(The invention relates to the field of semiconductor production, and discloses a memory word line driver structure with a symmetrical path.)

具有对称路径的存储器字元线驱动器结构及其形成方法

技术领域

本发明涉及半导体生产领域，具体地涉及具有对称路径的存储器字元线驱动器结构及其形成方法。

背景技术

现有的存储器的驱动器中的晶体管与两侧的字元线的连接距离不一致，因而导致驱动器中的电流路径呈现出非对称性，使驱动器在打开两侧的字元线的过程中出现时差，对存储器的性能造成负面的影响。

发明内容

本发明的目的是为了克服现有技术存在的存储器中的驱动器中的电流路径呈现出非对称性的问题，提供一种具有对称路径的存储器字元线驱动器结构，该驱动器结构通过设置两层或者两层以上的晶体管组合电路，并将一晶体管单独置于第一层，从而实现该晶体管与两侧字元线的连接距离相等，从而使得电流路径驱动器中的电流路径对称，有利于提高存储器的性能。

为了实现上述目的，本发明的实施方式的一方面提供了一种具有对称路径的存储器字元线驱动器结构，其特征在于，所述驱动器结构包括：

第一衬底，所述第一衬底的上表面包括周边区域，所述周边区域中设置第一晶体管，用于驱动连接位于所述第一衬底的阵列区域的埋入式字元线，所述第一晶体管的第一栅极、第一漏极和第一源极设置于所述第一衬底上；

第一电极隔离层，形成于所述第一衬底上，所述第一电极隔离层覆盖所述第一晶体管，所述第一栅极、所述第一漏极和所述第一源极位于所述第一电极隔离层中；

第一纵向连接件，位于所述第一电极隔离层中，所述第一纵向连接件的一端与所述埋入式字元线电连接；

第一金属层，设置于所述第一电极隔离层上，所述第一金属层连接所述第一漏极并经由所述第一纵向连接件电连接至所述埋入式字元线；

第一覆盖层，形成于所述第一电极隔离层上，所述第一覆盖层覆盖所述第一金属层和所述第一电极隔离层的表面；

第二衬底，位于所述第一覆盖层上，所述第二衬底包括迭层式第一有源岛块、迭层式第二有源岛块及隔离所述第一有源岛块和所述第二有源岛块的迭层式隔离结构，在所述第一有源岛块上设置有第二晶体管，在所述第二有源岛块上设置有第三晶体管，所述第二晶体管包括设置于所述第一有源岛块上的第二栅极、第二漏极和第二源极，所述第三晶体管包括设置于所述第二有源岛块上的第三栅极、第三漏极和第三源极；

第二电极隔离层，形成于所述第二衬底上，所述第二栅极、所述第二漏极、所述第二源极、所述第三栅极、所述第三漏极和所述第三源极位于所述第二电极隔离层中；

第二金属层，设置于所述第二电极隔离层上，所述第二金属层连接所述第二漏极和所述第三漏极；

第二覆盖层，形成于所述第二电极隔离层上，所述第二覆盖层覆盖所述第二金属层和所述第二电极隔离层的表面；

其中，所述第二晶体管和所述第三晶体管依照所述第一晶体管的一中间线的隔层迭层式对称配置并且具有相反于所述第一晶体管的晶体管型态；并且，所述第二金属层连接所述第二漏极和所述第三漏极并经由至少贯穿所述隔离结构和所述第二电极隔离层的第二纵向连接件电连接至所述第一纵向连接件。

优选地，所述第一晶体管的所述第一漏极与在所述第一晶体管两侧的至少两个所述埋入式字元线的连接距离为相等。

优选地，所述第一金属层还包括分别连接所述第一栅极、所述第一源极的第一电极接触。

优选地，所述隔离结构投影在所述第一电极隔离层上的区域包括所述第一栅极和所述第一源极。

优选地，所述第二金属层还包括分别连接所述第二栅极、所述第二源极、所述第三栅极和所述第三源极的第二电极接触。

优选地，所述驱动器结构还包括形成于所述第二覆盖层上的隔离层。

优选地，所述驱动器结构还包括连接所述第一金属层的所述第一电极接触的第三纵向连接件，所述第三纵向连接件位于所述第一有源岛块和所述第二有源岛块之间，其中连接所述第一栅极的所述第三纵向连接件相接至字元线开闸电压。

优选地，连接所述第一源极的所述第三纵向连接件连接至字元线驱动电压。

优选地，所述驱动器结构还包括连接所述第二金属层的所述第二电极接触的第四纵向连接件，其中，连接所述第二栅极的所述第四纵向连接件相接至字元线开闸电压，连接所述第三栅极的所述第四纵向连接件相接至字元线关闸电压。

优选地，所述第二漏极和所述第三漏极还经由位于所述第二金属层上的所述第四纵向连接件电连接至所述第二纵向连接件，所述第四纵向连接件的纵向长度小于所述第二纵向连接件的纵向长度。

本发明的实施方式另一方面还提供了一种具有对称路径的存储器字元线驱动器结构的形成方法，其特征在于，包括：

提供一第一衬底，所述第一衬底的上表面包括周边区域和阵列区域，所述周边区域中设置有第一晶体管，所述阵列区域设置有埋入式字元线；

在所述第一衬底上形成第一电极隔离层，在所述第一电极隔离层中形成所述第一晶体管的第一栅极、第一漏极和第一源极以及一端与所述埋入式字元线电连接的第一纵向连接件；

在所述第一电极隔离层上形成第一金属层，所述第一金属层连接所述第一漏极并经由所述第一纵向连接件电连接至所述埋入式字元线，所述第一金属层还包括分别连接所述第一栅极、所述第一源极的第一电极接触；

在所述第一电极隔离层上形成第一覆盖层，所述第一覆盖层覆盖所述第一金属层和所述第一电极隔离层的表面，并在所述第一覆盖层上形成第二衬底；

将所述第二衬底分隔为迭层式第一有源岛块、迭层式第二有源岛块及隔离所述第一有源岛块和所述第二有源岛块的迭层式隔离结构；

在所述第一有源岛块上设置第二晶体管，在所述第二有源岛块上设置第三晶体管；

在所述第二衬底上形成第二电极隔离层，在所述第二电极隔离层中形成所述第二晶体管的第二栅极、第二漏极和第二源极以及所述第三晶体管的所述第三栅极、所述第三漏极和所述第三源极；

在所述第二电极隔离层上形成第二金属层，所述第二金属层连接所述第二漏极和所述第三漏极，所述第二金属层还包括分别连接所述第二栅极、所述第二源极、所述第三栅极和所述第三源极的第二电极接触；

在所述第二电极隔离层上形成第二覆盖层，所述第二覆盖层覆盖所述第二金属层和所述第二电极隔离层的表面；

设置至少贯穿所述隔离结构和所述第二电极隔离层的第二纵向连接件，所述第二金属层经由所述第二纵向连接件电连接至所述第一纵向连接件。

优选地，所述形成方法还包括：

在所述第二覆盖层上形成隔离层。

优选地，所述形成方法还包括：

设置连接所述第一金属层的所述第一电极接触的第三纵向连接件，所述第三纵向连接件位于所述第一有源岛块和所述第二有源岛块之间，其中连接所述第一栅极的所述第三纵向连接件相接至字元线开闸电压。

优选地，其中连接所述第一源极的所述第三纵向连接件连接至字元线驱动电压。

优选地，所述形成方法还包括：

设置连接所述第二金属层的所述第二电极接触的第四纵向连接件，其中，连接所述第二栅极的所述第四纵向连接件相接至字元线开闸电压，连接所述第三栅极的所述第四纵向连接件相接至字元线关闸电压。

优选地，所述第二漏极和所述第三漏极还经由所述第四纵向连接件电连接至所述第二纵向连接件，所述第四纵向连接件的纵向长度小于所述第二纵向连接件的纵向长度。

优选地，所述在所述第一电极隔离层中形成所述第一晶体管的第一栅极、第一漏极和第一源极以及一端与所述埋入式字元线电连接的第一纵向连接件包括：

应用干法刻蚀在所述第一电极隔离层中形成第一沉孔，在所述第一沉孔内形成所述第一晶体管的第一栅极、第一漏极和第一源极以及一端与所述埋入式字元线电连接的第一纵向连接件。

优选地，所述在所述第一电极隔离层上形成第一金属层包括：

在所述第一电极隔离层上形成第一金属原层，应用干法刻蚀将所述第一金属原层转化为第一金属层。

优选地，所述并在所述第一覆盖层上形成第二衬底包括：

应用磊晶生长技术以形成第二衬底，所述第二衬底的材料包括单晶硅。

优选地，在所述第二电极隔离层中形成所述第二晶体管的第二栅极、第二漏极和第二源极以及所述第三晶体管的所述第三栅极、所述第三漏极和所述第三源极包括：

应用干法刻蚀在所述第二电极隔离层中形成第二沉孔，在所述第二沉孔内形成所述第二晶体管的第二栅极、第二漏极和第二源极以及所述第三晶体管的所述第三栅极、所述第三漏极和所述第三源极。

优选地，所述在所述第二电极隔离层上形成第二金属层包括：

在所述第二电极隔离层上形成第二金属原层，应用干法刻蚀将所述第二金属原层转化为第二金属层。

优选地，所述设置至少贯穿所述隔离结构和所述第二电极隔离层的第二纵向连接件包括：

应用干法刻蚀形成至少贯穿所述隔离结构和所述第二电极隔离层的第三沉孔，在所述第三沉孔内形成所述第二纵向连接件。

通过上述技术方案，本发明的实施方式提供的一种具有对称路径的存储器字元线驱动器结构通过设置两层或者两层以上的晶体管组合电路，并将PMOS晶体管单独置于第一层，NMOS晶体管置于第二层从而实现PMOS晶体管与两侧字元线的连接距离相等，从而使得电流路径驱动器中的电流路径对称，有利于提高存储器的性能。

附图说明

图1是根据本发明的实施方式的具有对称路径的存储器字元线驱动器结构的剖视图；

图2是根据本发明的实施方式的具有对称路径的存储器字元线驱动器结构的电路连接图；

图3是根据本发明的实施方式的具有对称路径的存储器字元线驱动器结构的等效电路图之一；

图4是根据本发明的实施方式的具有对称路径的存储器字元线驱动器结构的等效电路图之二；

图5A至图5J是根据本发明的实施方式的具有对称路径的存储器字元线驱动器结构的形成方法的各步骤对应的驱动器结构的剖视图。

附图标记说明

1第一衬底 2第一晶体管

3埋入式字元线 4第一电极隔离层

5第一纵向连接件 6第一金属层

7第一覆盖层 8第二衬底

9第二晶体管 10第三晶体管

11第二电极隔离层 12第二金属层

13第二覆盖层 14第二纵向连接件

15隔离层 16A-B第三纵向连接件

17A-E第四纵向连接件 21第一栅极

22第一漏极 23第一源极

61第一电极接触 81第一有源岛块

82第二有源岛块 83隔离结构

91第二栅极 92第二漏极

93第二源极 101第三栅极

102第三漏极 103第三源极

121第二电极接触

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

图1示出了根据本发明的实施方式的具有对称路径的存储器字元线驱动器结构的剖视图。本发明的实施方式的一方面提供了一种具有对称路径的存储器字元线驱动器结构，该具有对称路径的存储器字元线驱动器结构可以包括：

第一衬底1，第一衬底1的上表面包括周边区域和阵列区域，其中，周边区域中可以设置第一晶体管2，用于驱动连接位于阵列区域的埋入式字元线3，第一晶体管2的第一栅极21、第一漏极22和第一源极23设置于第一衬底1上的第一栅极21、第一漏极22和第一源极23；

第一电极隔离层4，形成于第一衬底1上，第一电极隔离层4可以覆盖第一晶体管2，并且，第一晶体管2的第一栅极21、第一漏极22和第一源极23可以位于第一电极隔离层4中；

第一纵向连接件5，位于第一电极隔离层4中，第一纵向连接件5的一端可以与埋入式字元线3电连接；

第一金属层6，设置于第一电极隔离层4上，第一金属层6可以连接第一漏极22并经由第一纵向连接件5的另一端与埋入式字元线3电连接；

第一覆盖层7，形成于第一电极隔离层4上，第一覆盖层7可以覆盖第一金属层6和第一电极隔离层4的表面；

第二衬底8，位于第一覆盖层7上，第二衬底8可以包括迭层式第一有源岛块81、迭层式第二有源岛块82及隔离第一有源岛块81和第二有源岛块82的迭层式隔离结构83，在第一有源岛块81上可以设置有第二晶体管9，在第二有源岛块82上可以设置有第三晶体管10，第二晶体管9可以包括设置于第一有源岛块81上的第二栅极91、第二漏极92和第二源极93，第三晶体管10可以包括设置于第二有源岛块82上的第三栅极101、第三漏极102和第三源极103；

第二电极隔离层11，形成于第二衬底8上，第二栅极91、第二漏极92、第二源极93、第三栅极101、第三漏极102和第三源极103可以位于第二电极隔离层11中；

第二金属层12，设置于第二电极隔离层11上，第二金属层12可以连接第二漏极92和第三漏极102；

第二覆盖层13，形成于第二电极隔离层11上，第二覆盖层13可以覆盖第二金属层12和第二电极隔离层11的表面；

其中，该具有对称路径的存储器字元线驱动器结构中的第二晶体管9和第三晶体管10可以依照第一晶体管2的一中间线的隔层对称配置并且具有相反于第一晶体管2的晶体管型态；并且，第二金属层12可以连接第二漏极92和第三漏极102并经由至少贯穿隔离结构83和第二电极隔离层11的第二纵向连接件14与第一纵向连接件5电连接，从而使第二晶体管9和第三晶体管10与埋入式字元线3连通。

具体地，第一晶体管2可以为PMOS晶体管，第二晶体管9和第三晶体管10可以为NMOS晶体管。在本发明的一种实施方式中，第一晶体管2(PMOS晶体管)的第一漏极22可以与两侧的埋入式字元线3具有相等的连接距离，使得第一晶体管2与两侧的埋入式字元线3的电流路径具有高度的对称性，从而避免了该具有对称路径的存储器字元线驱动器结构在打开两侧的字元线的过程中出现时差，有利于提高存储器的性能。

第一金属层6还可以包括分别连接第一栅极21、第一源极23的第一电极接触61，以形成相应的电流连接线。

如图1所示，隔离结构83投影在第一电极隔离层4上的区域可以包括第一栅极21和第一源极23。

第二金属层12还可以包括分别连接第二栅极91、第二源极93、第三栅极101和第三源极103的第二电极接触121，以形成相应的电流连接线。

如图1所示，该具有对称路径的存储器字元线驱动器结构还可以包括形成于第二覆盖层13上的隔离层15，隔离层15用于提供必要的绝缘和保护。

图2示出了根据本发明的实施方式的具有对称路径的存储器字元线驱动器结构的电路连接图。如图1和图2所示，该具有对称路径的存储器字元线驱动器结构还可以包括连接第一金属层6的第一电极接触61的第三纵向连接件16A和16B。具体地，第三纵向连接件16位于第一有源岛块81和第二有源岛块82之间。其中，连接第一栅极21的第三纵向连接件16A相接至字元线开闸电压MWLb；连接第一源极23的第三纵向连接件16B连接至字元线驱动电压X₀₁₂。

该具有对称路径的存储器字元线驱动器结构还包括连接第二金属层12的第二电极接触121的第四纵向连接件17A-17E。其中，连接第二栅极91的第四纵向连接件17B相接至字元线开闸电压MWLb；连接第三栅极101的第四纵向连接件17D相接至字元线关闸电压

该具有对称路径的存储器字元线驱动器结构的第二金属层12连接第二漏极92和第三漏极102并经由第二纵向连接件14电连接至第一纵向连接件5。具体地，如图2中虚线代表的电流路径所示，第二漏极92和第三漏极102经由位于第二金属层12上的第四纵向连接件17C电连接至第二纵向连接件14，进而通过第一金属层6、第二纵向连接件5电连接至埋入式字元线3。通过这样的连接方式，使得第一晶体管2的第一漏极21、第二晶体管9的第一漏极91以及第三晶体管10的第一漏极101相互连通并连接至埋入式字元线3。第四纵向连接件17A-17E的纵向长度小于第二纵向连接件14的纵向长度。

本发明的实施方式提供的该具有对称路径的存储器字元线驱动器结构包括上下两层，所属领域技术人员可以理解，上下两层的结构仅为优选方案，当然也可以设计成三层或更多层的结构。

图3示出了根据本发明的实施方式的具有对称路径的存储器字元线驱动器结构的等效电路图之一，图4示出了根据本发明的实施方式的具有对称路径的存储器字元线驱动器结构的等效电路图之二。如图3所示，该具有对称路径的存储器字元线驱动器结构的上下两层电晶管的结构(Layer1、Layer2)形成驱动器中的字元线驱动线路。图5A至图5J示出了根据本发明的实施方式的具有对称路径的存储器字元线驱动器结构的形成方法的各步骤对应的驱动器结构的剖视图。以下简述图2示出的等效电路图与图5A至图5J示出的驱动器结构的对应关系。参考图2以及图5B，图5B中第一栅极21对应图2中第一晶体管2的C处，图5B中第一漏极22对应图2中第一晶体管2的A处，图5B中第一源极23对应图2中第一晶体管2的B处；参考图2以及图5H，图5H中第二栅极91对应图2中第二晶体管9的C处，图5H中第二漏极92对应图2中第二晶体管9的A处，图5H中第二源极93对应图2中第二晶体管9的D处；参考图2以及图5H，图5H中的第三栅极101对应图2中第三晶体管10的中间处，图5H中第三漏极102对应图2中第三晶体管10的A处，图5H中第三源极103对应图2中第三晶体管10的E处。

以下结合图4中示出的等效电路图进一步阐述该具有对称路径的存储器字元线驱动器结构的电路连接。如图4所示，该具有对称路径的存储器字元线驱动器结构的下层的第一晶体管2的第一漏极22通过图3中左侧的A点以连接并驱动两侧的埋入式字元线3所连接的存储器阵列。第一晶体管2的第一源极23通过图3中左侧的B点以连接埋入式字元线3的驱动电压来源X₀₁₂，并以字元线开闸电压MWLb与第一晶体管2)的第一栅极21连接来控制驱动电压来源X₀₁₂通过与否，从而控制埋入式字元线3的导通与否。

如图4所示，该具有对称路径的存储器字元线驱动器结构上层的第三晶体管10连接有字元线关闸开关具体地，字元线关闸开关为第三晶体管10的第三栅极101控制，第三晶体管10的第三源极103与负电位V_NWL连接(通过图2所示的第四纵向连接件17E连接)，使V_NWL电位(负电位)经由E点通过第三晶体管10的第三漏极102到达图4中右侧的A点输出至埋入式字元线3，将埋入式字元线3关闭。

如图4所示，该具有对称路径的存储器字元线驱动器结构上层的第二晶体管9以字元线开闸电压MWLb作为栅极控制，第二晶体管9的第二源极93与负电位V_NWL连接(通过图2所示的第四纵向连接件17A连接)，使V_NWL电位(负电位)经由D点通过第二晶体管9的第三漏极92到达图4中左侧的A点输出至埋入式字元线3，将埋入式字元线3关闭。

图5A至图5J示出了根据本发明的实施方式的具有对称路径的存储器字元线驱动器结构的形成方法的各步骤对应的驱动器结构的剖视图。本发明的实施方式的另一方面还提供了一种具有对称路径的存储器字元线驱动器结构的形成方法，如图5A至图5J所示，该形成方法可以包括：

如图5A所示，提供一第一衬底1，第一衬底1的上表面包括周边区域和阵列区域，周边区域中设置有第一晶体管2，阵列区域设置有埋入式字元线3；

如图5B所示，在第一衬底1上形成第一电极隔离层4，在第一电极隔离层4中形成第一晶体管2的第一栅极21、第一漏极22和第一源极23以及一端与埋入式字元线3电连接的第一纵向连接件5；

如图5C所示，在第一电极隔离层4上形成第一金属层6，第一金属层6连接第一漏极22并经由第一纵向连接件5电连接至埋入式字元线3，第一金属层6还包括分别连接第一栅极21、第一源极23的第一电极接触61；

如图5D所示，在第一电极隔离层4上形成第一覆盖层7，第一覆盖层7覆盖第一金属层6和第一电极隔离层4的表面，并在第一覆盖层7上形成第二衬底8；

如图5E所示，将第二衬底8分隔为迭层式第一有源岛块81、迭层式第二有源岛块82及隔离第一有源岛块81和第二有源岛块82的迭层式隔离结构83；

如图5F所示，在第一有源岛块81上设置第二晶体管9，在第二有源岛块82上设置第三晶体管10；

如图5G和5H所示，在第二衬底8上形成第二电极隔离层11，在第二电极隔离层11中形成第二晶体管9的第二栅极91、第二漏极92和第二源极93以及第三晶体管10的第三栅极101、第三漏极102和第三源极103；

如图5I所示，在第二电极隔离层11上形成第二金属层12，第二金属层12连接第二漏极92和第三漏极102，第二金属层12还包括分别连接第二栅极91、第二源极93、第三栅极101和第三源极103的第二电极接触121；

如图5J所示，在第二电极隔离层11上形成第二覆盖层13，第二覆盖层13覆盖第二金属层12和第二电极隔离层11的表面；

如图5J所示，设置至少贯穿隔离结构83和第二电极隔离层11的第二纵向连接件14，第二金属层12经由第二纵向连接件14电连接至第一纵向连接件5；

在本发明的实施方式中，该具有对称路径的存储器字元线驱动器结构的形成方法还可以包括：

在第二覆盖层13上形成隔离层15以及设置用于连接第一金属层6和第二金属层12的第三纵向连接件16和分别与第二栅极91、第二源极93、第三栅极101和第三源极103电连接的第四纵向连接件17。

在本发明的一种实施方式中，在第一电极隔离层4中形成第一晶体管2的第一栅极21、第一漏极22和第一源极23以及一端与埋入式字元线3电连接的第一纵向连接件5具体地可以包括：

应用干法刻蚀在第一电极隔离层4中形成第一沉孔，在第一沉孔内形成第一晶体管2的第一栅极21、第一漏极22和第一源极23以及一端与埋入式字元线3电连接的第一纵向连接件5。

在本发明的一种实施方式中，在第一电极隔离层4上形成第一金属层6具体地可以包括：

在第一电极隔离层4上形成第一金属原层，应用干法刻蚀将第一金属原层转化为第一金属层6。

在本发明的一种实施方式中，并在第一覆盖层7上形成第二衬底8具体地可以包括：

应用磊晶生长以形成第二衬底8，第二衬底8的材料是单晶硅。

本发明的一种实施方式中，在第二电极隔离层11中形成第二晶体管9的第二栅极91、第二漏极92和第二源极93以及第三晶体管10的第三栅极101、第三漏极102和第三源极103具体地可以包括：

应用干法刻蚀在第二电极隔离层11中形成第二沉孔，在第二沉孔内形成第二晶体管9的第二栅极91、第二漏极92和第二源极93以及第三晶体管10的第三栅极101、第三漏极102和第三源极103。

本发明的一种实施方式中，在第二电极隔离层11上形成第二金属层12具体地可以包括：

在第二电极隔离层11上形成第二金属原层，应用干法刻蚀将第二金属原层转化为第二金属层12。

本发明的一种实施方式中，设置至少贯穿隔离结构83和第二电极隔离层11的第二纵向连接件14具体地可以包括：

应用干法刻蚀形成至少贯穿隔离结构83和第二电极隔离层11的第三沉孔，在第三沉孔内形成第二纵向连接件14。

以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于此。在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，包括各个具体技术特征以任何合适的方式进行组合。为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。但这些简单变型和组合同样应当视为本发明所公开的内容，均属于本发明的保护范围。