阅读说明：本技术 用于检测电阻存储器器件的劣化的方法和系统 (Method and system for detecting degradation of resistive memory device ) 是由 朱汉城 白承柔 金起圣 于 2019-03-14 设计创作，主要内容包括：存储器控制器可以根据包括存储器单元在内的电阻存储器器件的误码率(BER)来检测劣化。存储器控制器可以控制存储器单元被编程到第一电阻状态，读取经编程的存储器单元，并且从电阻存储器器件接收在读取操作期间产生的存储器单元的BER。存储器控制器可以基于BER来确定存储器单元的编程循环的数量。可以基于参考指示BER与编程循环的数量之间的相关性的查找表来确定数量。(The memory controller may detect the degradation according to a Bit Error Rate (BER) of a resistive memory device including the memory cells. The memory controller may control the memory cells to be programmed to a first resistance state, read the programmed memory cells, and receive a BER of the memory cells generated during a read operation from the resistive memory device. The memory controller may determine the number of programming cycles of the memory cells based on the BER. The number may be determined based on referencing a look-up table indicating a correlation between BER and the number of programming cycles.)

用于检测电阻存储器器件的劣化的方法和系统

相关申请的交叉引用

本申请要求于2018年8月7日在韩国知识产权局提交的韩国专利申请No.10-2018-0092050的权益，其公开内容通过引用全部合并于此。

技术领域

本发明构思涉及非易失性存储器器件，更具体地，涉及用于检测电阻存储器器件的劣化的方法和系统。

背景技术

作为非易失性存储器器件，已知有诸如相变随机存取存储器(RAM)(PRAM)、电阻RAM(RRAM)、磁性RAM(MRAM)等的电阻存储器器件。电阻存储器器件使用可变电阻器件作为存储器单元，可变电阻器件被配置为根据电阻状态的变化来存储数据。电阻存储器器件包括：交叉点式电阻存储器器件，包括位于多个位线和多个字线的交点处的一个或多个存储器单元。电阻存储器器件可以通过向其中的存储器单元的两端施加电压来访问存储器单元，并且可以存储关于存储器单元的阈值电阻的逻辑“1(置位数据)”(低电阻状态)或逻辑“0(复位数据)”(高电阻状态)。

电阻存储器器件中的重要标准是：保持时间和耐久水平，保持时间是可以保留数据的时间，耐久水平是在写入数据时可以执行正常操作而不会耗尽的水平。数据保持和耐久性可以取决于使存储器单元的特性变差的环境，例如高温和/或编程循环。存储器单元的劣化可以减小作为置位数据的逻辑“1”与作为复位数据的逻辑“0”之间的感测裕度(margin)。作为结果，置位数据或复位数据的感测可能变得更不确定或更慢，或者可能导致多个误码。电阻存储器器件的劣化降低了包括电阻存储器器件在内的存储器件的性能。

发明内容

本发明构思提供了用于检测电阻存储器器件的劣化的方法和系统。

根据本发明构思的一个方面，提供了一种操作存储器控制器的方法，其中存储器控制器被配置为控制电阻存储器器件，并且电阻存储器器件包括多个存储器单元，该方法可以包括：控制所述电阻存储器器件将所述多个存储器单元编程到第一电阻状态；控制所述电阻存储器器件读取经编程的所述多个存储器单元；从所述电阻存储器器件接收在读取操作期间产生的所述存储器单元的误码率(BER)；以及基于所述BER来确定所述存储器单元的编程循环的数量。

根据一些示例实施例，一种电阻存储器器件可以包括：存储器单元阵列，包括多个存储器单元；写电路，被配置为将所述多个存储器单元编程到第一电阻状态；读电路，被配置为读取经编程的所述多个存储器单元；以及控制电路，被配置为向所述电阻存储器器件的外部输出在读取操作期间产生的所述存储器单元的误码率(BER)，以使得能够基于所述BER来确定所述多个存储器单元的编程循环的数量。

根据一些示例实施例，一种存储器系统可以包括电阻存储器器件以及被配置为控制所述电阻存储器器件的存储控制器。电阻存储器器件可以包括：存储器单元阵列，包括多个存储器单元；写电路，被配置为将所述多个存储器单元编程到第一电阻状态；读电路，被配置为读取经编程的所述多个存储器单元；以及控制电路，被配置为提供在读取操作期间产生的所述多个存储器单元的误码率(BER)。控制电路可以被配置为向所述存储器控制器提供所述BER。

附图说明

根据接下来结合附图进行的详细描述，将更清楚地理解本发明构思的示例实施例，在附图中：

图1是示出根据本发明构思的示例性实施例的存储器系统的框图；

图2是示出图1的存储器系统中包括的存储器器件的框图；

图3是示出图2的存储器单元阵列的详细电路图；

图4A、图4B、图4C和图4D是示出图3的存储器单元的修改的电路图；

图5示出在图3的存储器单元中包括的可变电阻元件的示例；

图6是用于说明施加到图5的存储器单元的写电流的曲线图；

图7A、图7B和图7C是示出在图5的存储器单元是单层单元时存储器单元的特性的图。

图8是表示在图5的存储器单元是多层单元(MLC)时取决于电阻的存储器单元分布的曲线图；

图9是用于说明处于复位数据状态的图7A的存储器单元的阈值电压分布的图；

图10、图11、图12和图13是示出根据本发明构思的一些示例实施例的检测存储器器件的劣化的方法的图；

图14是示出根据本发明构思的一些示例实施例的方法的流程图，该方法由检测存储器器件的劣化的存储器控制器来执行；

图15是用于说明处于置位数据状态的图7A的存储器单元的阈值电压分布的曲线图；

图16、图17、图18和图19是示出根据本发明构思的一些示例实施例的检测存储器器件的劣化的方法的图；

图20是示出根据本发明构思的一些示例实施例的检测存储器器件的劣化的方法的流程图；

图21是示出根据本发明构思的一些示例实施例的存储器系统的示意性配置的框图，该存储器系统采用由检测存储器器件的劣化的存储器控制器执行的方法；以及

图22是示出根据本发明构思的一些示例实施例的系统的框图，由检测存储器器件的劣化的存储器控制器执行的方法被应用于该系统。

具体实施方式

图1是示出根据本发明构思的示例性实施例的存储器系统1的框图。存储器系统1可以包括在电子设备、计算设备等中。

参考图1，存储器系统1可以包括存储器器件10和存储器控制器20。存储器控制器20可以由电路的一个或多个实例(包括处理电路(例如，处理器设备)的实例)实现。存储器器件10可以包括存储器单元阵列11、写/读电路12和控制电路13。应当理解，本文描述的存储器器件10可以是电阻存储器器件。

存储器控制器20可以响应于来自主机HOST的读/写请求，控制存储器器件10读取在存储器器件10中存储的数据或将数据写入到存储器器件10。存储器控制器20可以通过向存储器器件10提供地址信号ADDR、命令信号CMD和控制信号CTRL来控制对存储器器件10的编程(例如，写入)操作和读取操作。可以在存储器控制器20和存储器器件10之间发送和接收用于编程操作的数据DATA和读取数据DATA。

虽然未示出，但是存储器控制器20可以包括RAM、处理单元、主机接口、存储器接口、只读存储器(ROM)或非易失性存储器。RAM可以用作处理单元的操作存储器。处理单元可以控制存储器控制器20的操作。主机接口可以包括用于在主机HOST和存储器控制器20之间执行数据交换的协议。例如，存储器控制器20可以被配置为通过诸如USB、MMC、PCI-E、高级技术附件(ATA)、串行ATA、并行ATA、SCSI、ESDI、集成驱动电子设备(IDE)等的各种接口协议中的至少一种协议与主机HOST通信。

存储器控制器20可以参考查找表LUT快速检测存储器器件10的劣化程度。查找表LUT可以存储在存储器控制器20中。查找表LUT可以被设置为编程循环的数目与存储器器件10的误码率(BER)的比。查找表LUT可以指示：根据多个复位读电压电平的BER和/或根据多个复位写电流电平的BER与编程循环的数目之间的相关性。备选地，查找表LUT可以指示：根据多个置位读电压电平的BER和/或根据多个置位写电流电平的BER与编程循环的数目之间的相关性。查找表LUT可以存储在ROM或非易失性存储器中。

存储器单元阵列11可以包括多个存储器单元，多个存储器单元布置在多个第一信号线和多个第二信号线彼此交叉的区域中。在一些示例实施例中，多个第一信号线可以是多个位线，并且多个第二信号线可以是多个字线。在一些示例实施例中，多个第一信号线可以是多个字线，并且多个第二信号线可以是多个位线。在一些示例实施例中，存储器单元阵列11的存储器单元包括一个或多个多层单元。在一些示例实施例中，存储器单元阵列11的存储器单元包括一个或多个单层单元。

在一些示例实施例中，多个存储器单元可以包括电阻存储器单元或包括具有可变电阻的可变电阻元件在内的电阻存储器单元。例如，当可变电阻元件是相变材料(GST、Ge-Sb-Te)并且电阻随温度变化时，存储器器件10可以是PRAM。在另一示例中，当可变电阻元件包括上电极、下电极和上电极与下电极之间的复合金属氧化物时，存储器器件10可以是RRAM。作为另一示例，当可变电阻元件包括磁性材料的上电极、磁性材料的下电极和上电极与下电极之间的介电材料时，存储器器件10可以是MRAM。

写/读电路12可以对存储器单元进行编程并且读取经编程的存储器单元。写/读电路12可以重复地将存储器单元编程到一个数据状态并读取经编程的存储器单元。写/读电路12可以通过向存储器单元施加多个写电流来执行编程操作，并且使用读电压来执行读取经编程的存储器单元的读取操作。多个写电流可以包括使存储器单元的相变层引起相变所需的最小写电流。备选地，写/读电路12可以通过向存储器单元施加使存储器单元的相变层引起相变所需的最小写电流来执行编程操作，并且使用多个读电压来执行读取经编程的存储器单元的读取操作。

控制电路13可以对在读取操作期间产生的存储器单元的BER进行计数。控制电路13可以将BER提供给存储器控制器20。控制电路13可以向存储器控制器20提供根据多个写电流的BER和/或根据多个读电压的BER。

存储器控制器20和存储器器件10可以集成到一个半导体器件中。例如，存储器控制器20和存储器器件10可以集成到一个半导体器件中以配置存储卡。例如，存储器控制器20和存储器器件10可以集成到单个半导体器件中以配置PC卡(PCMCIA)、紧凑型闪存卡(CF)、智能媒体卡(SM/SMC)、记忆棒(MMC、RS-MMC、MMCmicro)、SD卡(SD、miniSD、microSD)、通用闪存(UFS)等。作为另一示例，存储器控制器20和存储器器件10可以集成到单个半导体器件中以配置固态盘/驱动器(SSD)。

图2是示出图1的存储器系统1中包括的存储器器件10的框图。

参考图2，存储器器件10可以包括存储器单元阵列11、写/读电路12、控制电路13、电压发生器14、行解码器15和列解码器16。写/读电路12可以包括写电路121和读电路122。行解码器15在这里可以称为行解码器电路。列解码器16在这里可以称为列解码器电路。

存储器单元阵列11可以连接到多个第一信号线和多个第二信号线，并且可以包括分别设置在多个第一信号线和多个第二信号线彼此交叉的区域中的多个存储器单元。在下文中，将通过采用多个第一信号线是位线BL并且多个第二信号线是字线WL的示例来描述本发明构思的一些示例实施例。

存储器单元阵列11可以是水平结构的二维存储器单元阵列，并且可以包括多个字线WL1至WLn、多个位线BL1至BLm以及多个存储器单元MC，如图3所示。存储器单元阵列11可以包括多个存储块。每个存储块可以具有按行和列布置的多个存储器单元。这里，根据一些示例实施例，可以不同地改变字线WL的数目、位线BL的数目和存储器单元MC的数目。然而，本发明构思不限于此，并且在一些示例实施例中，存储器单元阵列11可以是竖直结构的三维存储器单元阵列。

根据一些示例实施例，多个存储器单元MC中的每一个可以包括可变电阻元件R和选择元件D。这里，可变电阻元件R可以被称为可变电阻材料，并且选择元件D可以被称为开关元件。

在一些示例实施例中，可变电阻元件R可以连接在多个位线BL1至BLm中的一个与选择元件D之间，并且选择元件D可以连接在可变电阻元件R与多个字线WL1到WLn中的一个之间。然而，本发明构思不限于此，并且选择元件D可以连接在多个位线BL1至BLm中的一个与可变电阻元件R之间，并且可变电阻元件R可以连接到选择元件D和多个字线WL1至WLn中的一个。

选择元件D可以连接在多个字线WL1至WLn中的任何一个与可变电阻元件R之间，并且可以根据施加到连接的字线和位线的电压来控制对可变电阻元件R的电流供应。在图3中，选择元件D被示为二极管，但是这仅是本发明构思的示例实施例，并且在一些示例实施例中，选择元件D可以被改变为另一可切换元件。

可以如图4A、图4B、图4C和图4D所示实现存储器单元MC的修改。在图4A中，存储器单元MCa可以包括可变电阻元件Ra，并且可变电阻元件Ra可以连接到位线BL和字线WL。存储器单元MCa可以根据分别施加到位线BL和字线WL的电压来存储数据。

在图4B中，存储器单元MCb可以包括可变电阻元件Rb和单向二极管Da。可变电阻元件Rb可以包括用于存储数据的电阻材料。单向二极管Da可以是选择元件(即，开关元件)，其根据字线WL和位线BL的偏压向可变电阻元件R提供电流或阻断电流。单向二极管Da可以连接在可变电阻元件Rb和字线WL之间，并且可变电阻元件R可以连接在位线BL和单向二极管Da之间。单向二极管Da和可变电阻元件R的位置可以彼此切换。

在一些示例实施例中，单向二极管Da可以是PN结或PIN结二极管，单向二极管Da的阳极可以连接到可变电阻元件Rb，并且单向二极管Da的阴极可以连接到多个字线WL1至WLn中的一个。此时，当单向二极管Da的阳极与阴极之间的电压差大于单向二极管Da的阈值电压时，单向二极管Da可以被导通，因此电流可以提供给可变电阻元件Ra。

在图4C中，存储器单元MCc可以包括可变电阻元件Rc和双向二极管Db。可变电阻元件Rc可以包括用于存储数据的电阻材料。双向二极管Db可以连接在可变电阻元件Rc和字线WL之间，并且可变电阻元件Rc可以连接在位线BL和双向二极管Db之间。双向二极管Db和可变电阻元件Rc的位置可以彼此交换。可以通过双向二极管Db阻断在未选择的电阻单元中流动的漏电流。

在图4D中，存储器单元MCd可以包括可变电阻元件Rd和晶体管TR。晶体管TR可以是选择元件(即，开关元件)，其根据字线WL的电压向可变电阻元件Rd提供电流或阻断电流。晶体管TR可以连接在可变电阻元件Rd和字线WL之间，并且可变电阻元件Rd可以连接在位线BL和晶体管TR之间。晶体管TR和可变电阻元件Rd的位置可以彼此交换。可以根据通过字线WL驱动的晶体管TR是导通还是截止来选择或不选择存储器单元MCd。

再次参照图2，写电路121可以连接到所选择的位线BL，并且向所选择的存储器单元MC提供编程电流以执行编程操作(即，写入操作)，从而输入要存储在存储器单元阵列11中的数据DATA。这里，编程电流可以称为写电流。

当从存储器控制器20接收到写命令时，写电路121可以对存储器单元MC执行写入操作。写电路121可以执行复位写入操作，复位写入操作向存储器单元MC的电阻增加的方向对存储器单元MC进行编程。此外，写电路121可以执行置位写入操作，置位写入操作向存储器单元MC的电阻减小的方向对存储器单元MC进行编程。

在一些示例实施例中，写电路121可以提供存储器单元MC变为高电阻状态所需的最小复位写电流，以将存储器单元MC编程到高电阻状态的复位数据。备选地，写电路121可以向存储器单元MC提供多个复位写电流，以将存储器单元MC编程到高电阻状态的复位数据。多个复位写电流可以包括存储器单元MC变为高电阻状态所需的最小复位写电流。

在一些示例实施例中，写电路121可以提供存储器单元MC变为低电阻状态所需的最小置位写电流，以将存储器单元MC编程到低电阻状态的置位数据。备选地，写电路121可以向存储器单元MC提供多个置位写电流，以将存储器单元MC编程到低电阻状态的置位数据。多个置位写电流可以包括存储器单元MC变为低电阻状态所需的最小置位写电流。

读电路122可以连接到所选择的位线BL，以读取存储在所选择的存储器单元MC中的数据DATA。当从存储器控制器20接收到读命令时，读电路122可以对存储器单元MC执行读取操作。读电路122可以读取每个存储器单元MC的数据并向控制电路13提供读取结果。

在一些示例实施例中，读电路122可以使用多个复位读电压来对被编程到最小复位写电流的存储器单元MC执行读取操作。备选地，读电路122可以使用复位读电压来对被编程到多个复位写电流的存储器单元MC执行读取操作。

在一些示例实施例中，读电路122可以使用多个置位读电压来对被编程到最小置位写电流的存储器单元MC执行读取操作。备选地，读电路122可以通过使用置位读电压对编程到多个置位写电流的存储器单元MC执行读取操作。

控制电路13可以输出各种控制信号CTRL_OP。CTRL_VOL用于：基于从存储器控制器20接收的命令信号CMD、地址信号ADDR和控制信号CTRL，将数据DATA写入到存储器单元阵列11或从存储器单元阵列11读取数据DATA。控制电路13可以向写/读电路12提供操作控制信号CTRL_OP。此外，控制电路13可以向电压发生器14提供电压控制信号CTRL_VOL。此外，控制电路13可以向行解码器15提供行地址X_ADDR，并向列解码器16提供列地址Y_ADDR。

控制电路13可以控制相同的数据对存储器单元阵列11中的所有或一些存储块中的存储器单元MC重复编程。

在一些示例实施例中，控制电路13可以控制复位数据被编程在存储块的存储器单元MC中，并将所编程的复位数据位的数目存储在存储块区域中。控制电路13可以将所编程的复位数据位的数目与通过读电路122读取的复位数据位的数目相比较，并且输出差值作为BER。控制电路13可以向存储器控制器20提供用于被编程到多个复位写电流的存储器单元的BER和/或用于以多个复位读电压的电平读取的存储器单元的BER。存储器控制器20可以参考查找表LUT，以确定与根据多个复位写电压的BER和/或根据多个复位读电压的电平的BER相对应的编程循环的数目。

在一些示例实施例中，控制电路13可以控制要被编程在存储块的存储器单元MC中的置位数据，并且存储被编程在存储块区域中的置位数据位的数目。控制电路13可以将所编程的置位数据位的数目与通过读电路122读取的置位数据位的数目相比较，并且输出差值作为BER。控制电路13可以向存储器控制器20提供用于被编程到多个置位写电流的存储器单元的BER和/或用于以多个置位读电压的电平读取的存储器单元的BER。存储器控制器20可以参考查找表LUT，以确定与根据多个置位写电压的BER和/或根据多个置位读电压的电平的BER相对应的编程循环的数目。

电压发生器14可以基于电压控制信号CTRL_vol产生用于对存储器单元阵列11执行写入操作和读取操作的各种电压。更具体地，电压发生器14可以产生用于驱动多个字线WL的第一驱动电压V_WL和用于驱动多个位线BL的第二驱动电压V_BL。

行解码器15可以通过多个字线WL连接到存储器单元阵列11，并且可以响应于从控制电路13接收的行地址X_ADDR来激活多个字线WL之中的所选择的字线。行解码器15可以控制施加到多个字线WL之中的所选择的字线的电压，或者响应于行地址X_ADDR来控制所选择的字线的连接关系。

列解码器16可以通过多个位线BL连接到存储器单元阵列11，并且可以响应于从控制电路13接收的列地址Y_ADDR来激活多个位线BL之中的所选择的位线。列解码器16可以控制施加到多个位线BL之中的所选择的位线的电压，或者响应于列地址Y_ADDR来控制所选择的位线的连接关系。

图5示出包括在图3的存储器单元MC中的可变电阻元件R的示例。

参考图5，存储器单元MC可以包括可变电阻元件R和开关元件SW。可以使用诸如晶体管、二极管等的各种元件来实现开关元件SW。如图5中放大的，可变电阻元件R可以包括：包括锗、锑和碲混合物(GST，Ge-Sb-Te)在内的相变膜51；形成在相变膜51上的上电极52；以及形成在相变膜51下方的下电极53。

上电极52和下电极53可以包括各种金属、金属氧化物或金属氮化物。上电极52和下电极53可以包括铝(Al)、铜(Cu)、氮化钛(TiN)、氮化钛铝(TixAlyNz)、铱(Ir)、铂(Pt)、银(Ag)、金(Au)、多晶硅、钨(W)、钛(Ti)、钽(Ta)、氮化钽(TaN)、氮化钨(WN)、镍(Ni)、钴(Co)、铬(Cr)、锑(Sb)、铁(Fe)、钼(Mo)、钯(Pd)、锡(锡)、锆(Zr)、锌(Zn)、氧化铱(IrO₂)、氧化锶锆酸盐(StZrO₃)等。

相变膜51可以包括双极电阻存储材料或单极电阻存储材料。双极电阻存储材料可以通过电流的极性被编程到置位状态或复位状态，并且双极电阻存储材料可以是钙钛矿基材料。同时，可以通过相同极性的电流将单极电阻存储材料编程到置位状态或复位状态，并且可以将诸如NiOx或TiOx的过渡金属氧化物用于单极电阻存储材料。

可以在具有相对高电阻率的非晶态和具有相对低电阻率的结晶态之间编程GST材料。可以通过加热GST材料来编程GST材料。加热的幅值和时间可以确定GST材料保持为非晶态还是结晶态。高电阻率和低电阻率可以各自由编程值逻辑“0”或逻辑“1”表示，并且可以通过测量GST材料的电阻率来检测。相反，高电阻率和低电阻率可以各自由编程值逻辑“1”或逻辑“0”表示。

在图5中，当写电流I施加到存储器单元MC时，所施加的写电流I可以流过下电极53。当写电流I施加到存储器单元MC非常短的时间时，所施加的写电流I可以仅被下电极53的相邻膜加热到焦耳热。此时，相变膜51的有限部分(例如，图5中的阴影部分51a)可以由于加热曲线的差异而进入结晶态(例如，置位状态)或非晶态(例如，复位状态)，而相变膜51的剩余部分51b可以避免进入结晶态或非晶态。

图6是用于说明施加到图5的存储器单元MC的写电流的曲线图。

参照图6，为了将相变膜51改变为非晶态(例如，复位状态)，可以将高复位写电流Irst短时间地施加到存储器单元MC，然后去除高复位写电流Irst。为了将相变膜51改变为结晶态(例如，置位状态)，可以将低于复位写电流Irst的低置位写电流Iset施加到存储器单元MC，并且可以保持所施加的置位写电流Iset预定时间，然后去除低置位写电流Iset，使得相变膜51结晶。根据上述方法，存储器单元MC可以设置为结晶态或非晶态。这里，TP1表示相变膜51的结晶温度，并且TP2表示相变膜51的熔点。

图7A、图7B和图7C是示出当图5的存储器单元MC是单层单元(SLC)时存储器单元MC的特性的图。

参考图7A，示出了SLC的理想阈值电压分布，其中存储器单元MC被编程到1位。在图7A中，水平轴可以表示阈值电压，并且竖直轴可以表示存储器单元的数目。

存储器单元MC的可变电阻元件R可以具有低电阻状态LRS或高电阻状态HRS。向存储器单元MC施加写电流并将可变电阻元件R从高电阻状态HRS切换到低电阻状态LRS的操作可以称为置位操作或置位写入操作。向存储器单元MC施加写电流并将可变电阻元件R从低电阻状态HRS切换到高电阻状态HRS的操作可以称为复位操作或复位写入操作。

由于低电阻状态LRS引起的散射与由于高电阻状态HRS引起的散射之间的特定的电压可以被设置为读电压Vread。在对存储器单元MC的读取操作中，当读取结果等于或高于读电压Vread时，可以确定处于高电阻状态HRS的复位数据(逻辑“0”)，以及当读取结果等于或低于读电压Vread时，可以确定处于低电阻状态LRS的置位数据(逻辑“1”)。当存储器单元MC被重复编程到复位数据(逻辑“0”)或置位数据(逻辑“1”)时，如图7B和图7C所示，存储器单元MC的电阻特性可以降低。

参考图7B，示出了存储器单元MC的示例性特性，存储器单元MC的示例性特性通过施加高电流而连续编程到逻辑“0”的复位数据。在图7B中，水平轴可以表示编程循环的数目，并且竖直轴可以表示电阻。存储器单元MC的电阻率最初可以很好地表现，使得相变膜51呈现高电阻。然而，当存储器单元MC被连续编程到逻辑“0”的复位数据而没有中间编程到逻辑“1”的置位数据时，存储器单元MC的电阻可以减小。结果，逻辑“0”的复位数据的感测可以变得更不确定或更慢，或者通常更不可靠，这是因为逻辑“1”的置位数据与逻辑“0”的复位数据之间的感测裕度被减小。因此，可能会降低电阻存储器器件的可靠性。

参考图7C，逻辑“0”的复位数据的劣化也可以存在于逻辑“1”的置位数据中。当存储器单元MC被连续编程到逻辑“1”的置位数据而没有中间编程到逻辑“0”的复位数据时，存储器单元MC的电阻可以根据编程循环的数目而增加。逻辑“1”的置位数据的电阻的增加可以减小逻辑“1”的置位数据与逻辑“0”的复位数据之间的感测裕度，从而降低电阻存储器器件的可靠性。

图8是表示当图5的存储器单元MC是多层单元MLC时取决于电阻的存储器单元MC分布的曲线图。在图8中，水平轴可以表示阈值电压Vth，并且竖直轴可以表示存储器单元MC的数目。

参考图8，当存储器单元MC是被编程到2位的MLC时，存储器单元MC可以具有第一电阻状态RS1、第二电阻状态RS2、第三电阻状态RS3和第四电阻RS4状态中的一个。在一些示例实施例中，可以控制存储器器件10以将存储器单元阵列11的存储器单元MC编程到第一电阻状态RS1至第四电阻状态RS4中的一个或多个电阻状态。存储器控制器20可以被配置为控制存储器器件10将存储器单元阵列11的存储器单元MC编程到第一电阻状态RS1至第四电阻状态RS4中的一个或多个电阻状态。

然而，本发明构思不限于此，并且在其他实施例中，多个存储器单元可以包括三层单元TLC，三层单元TLC存储三位数据，使得每个存储器单元可以接收8个电阻状态中的一个。在一些示例实施例中，多个存储器单元可以包括存储器单元，每个存储器单元可以存储4位或更多位数据。

由于MLC的电阻分布之间的间隔比SLC的电阻分布窄，因此可能由于MLC中的阈值电压的小变化而发生读取错误。因此，电阻状态RS1、RS2、RS3和RS4可以具有彼此不重叠的阈值电压范围，以确保读取裕度。

电阻状态RS1、RS2、RS3和RS4中的每一个可以对应于数据′00′、数据′01’、数据′10′和数据′11′中的任何一个。在一些示例实施例中，电阻水平(resistance level)可以按照数据′11′、数据′01′、数据′00′和数据′10’的次序增加。也就是说，第一电阻状态RS1可以对应于数据′11′，第二电阻状态RS2可以对应于数据′01′，第三电阻状态RS3可以对应于数据′00′，并且第四电阻状态RS4可以对应于数据′10′。

随着存储器单元MC的编程循环的数目增加，每个电阻状态RS1、RS2、RS3和RS4可以扩展阈值电压范围。因此，可以减小每个电阻状态RS1、RS2、RS3和RS4的读取裕度。

图9是用于说明处于复位数据状态的图7A的存储器单元MC的阈值电压分布的图。

参照图9，示出了根据编程操作的复位数据的阈值电压分布，该编程操作通过将多个复位写电流Irst1、Irst2和Irst3施加到存储器单元MC来执行。在初始编程操作中，根据多个复位写电流Irst1、Irst2和Irst3编程的存储器单元MC的复位数据的阈值电压分布可以具有几乎相同的形状。此后，当编程循环的数目增加到约M次时，可以看出复位数据的阈值电压分布的形状被改变和加宽(A)。

例如，假设在多个复位写电流Irst1、Irst2和Irst3之中，最高电流是第一复位写电流Irst1，并且最低电流是第三复位写电流Irst3。可以看出，被编程到最低的第三复位写电流Irst3的存储器单元MC的复位数据的阈值电压分布向左(即，朝向置位数据的低电阻状态)移位，并且该阈值电压分布由于根据M个编程循环的应力而被极大地加宽。

当在读取存储器单元MC时使用读电压Vread来读取被编程到第三复位写电流Irst3的存储器单元MC时，属于阴影部分的存储器单元MC可以被编程到复位数据，但可以由于阈值电压的降低而被确定为置位数据。也就是说，属于阴影部分的存储器单元的数目可以表示为BER，该BER可以很大。可以预期，随着编程循环的数目增加，根据第三复位写电流Irst3的复位数据的BER将进一步变大。因此，根据最低的第三复位写电流Irst3的复位数据的BER可以是用于根据编程循环的数目检测存储器单元MC的劣化的参考。这里，当通过使用存储器单元MC的相变膜51相变为复位状态所需的最小复位电流来监视复位数据的BER时，BER可以是用于检测存储器单元MC的劣化程度和/或存储器器件10的劣化水平的最优参考。

图10、图11、图12和图13是示出根据本发明构思的一些示例实施例的检测存储器器件10的劣化的方法的图。

在图10至图13中，描述了由存储器控制器20(图1)使用存储器单元MC的复位数据来检测存储器器件10的劣化的方法。在存储器控制器20的控制下，存储器器件10可以将第一复位写电流至第三复位写电流Irst1、Irst2和Irst3施加到存储器单元MC以执行写入操作，使得存储器单元MC被编程到复位数据。此后，为了确定存储器单元MC的编程状态，在存储器控制器20的控制下，存储器器件10可以使用第一复位读电压至第三复位读电压VR1、VR2和VR3来执行读取操作。在第一复位写电流至第三复位写电流Irst1、Irst2和Irst3之中，第一复位写电流Irst1可以是最高的，以及第三复位写电流Irst3可以是最低的，且可以设置为存储器单元MC的相变膜51相变为复位状态所需的最小复位写电流。因此，第三复位写电流Irst3可以是存储器单元MC变为高电阻状态所需的最小复位写电流。第一复位读电压至第三复位读电压VR1、VR2和VR3中的读取方向可以被设置为电压电平从第一复位读电压VR1减小到第三复位读电压VR3的方向。

参照图10，示出了当执行将第一复位写电流至第三复位写电流Irst1、Irst2和Irst3中的每一个施加到存储器单元MC的编程操作时的复位数据阈值电压分布，并且在初始编程操作中，在N个编程循环和之后的M(M>N)个编程循环之后，读取存储器单元MC的数据。可以看出，初始编程操作中的阈值电压分布形状随着编程循环的数目的增加而向左移位并加宽。

在一些示例实施例中示出的复位数据的阈值电压分布可以对应于根据图7A的高电阻状态HRS的分布、或图8的第二电阻状态至第四电阻状态RS2、RS3、RS4的分布中的任何一个。在图8的MLC中，在一些示例实施例中示出的复位数据的阈值电压分布可以对应于为最高电阻状态的第四电阻状态RS4的阈值电压分布。

根据一些示例实施例，存储器控制器20(图1)可以在将存储器单元MC编程到特定的写电流之后读取存储器单元MC，以检测存储器单元MC的劣化程度。例如，当读取被编程到第三复位写电流Irst3的存储器单元MC时(如图11所示)，BER可以根据第一复位读电压至第三复位读电压VR1、VR2和VR3的电压电平而变化。随着编程循环的数目增加，根据第一复位读电压至第三复位读电压VR1、VR2和VR3的BER可以增加。在一些示例实施例中，复位读电压VR1、VR2和VR3的数目是三个，但是本发明构思不限于此，并且复位读电压电平的数目可以不同地改变。

根据第一复位读电压至第三复位读电压VR1、VR2和VR3的BER可以提供给存储器控制器20(图1)。存储器控制器20可以确定根据第一复位读电压至第三复位读电压VR1、VR2和VR3的电压电平的BER，并检测存储器单元MC的劣化程度。存储器控制器20可以在确定BER时参考查找表LUT。查找表LUT可以示出编程循环的数目与根据多个复位读电压电平的BER之间的相关性，并且查找表LUT可以被存储在存储器控制器20中。存储器控制器20可以参考查找表LUT来确定与根据第一复位读电压至第三复位读电压VR1、VR2和VR3的电压电平的BER相对应的编程循环的数目。

根据一些示例实施例，存储器控制器20可以将存储器单元MC编程到多个复位写电流，然后将存储器单元MC读取到特定的复位读电平，以检测存储器单元MC的劣化程度。例如，当用第一复位读电压VR1读取被编程到第一复位写电流至第三复位写电流Irst1、Irst2和Irst3(如图12所示)的存储器单元MC时，BER可以根据第一复位写电流至第三复位写电流Irst1、Irst2和Irst3的电流电平而变化。随着编程循环的数目增加，根据第一复位写电流至第三复位写电流Irst1、Irst2和Irst3的BER可以增加。在一些示例实施例中，复位写电流Irst1、Irst2和Irst3的数目是三个，但是本发明构思不限于此，并且复位写电流电平的数目可以不同地改变。

根据第一复位写电流至第三复位写电流Irst1、Irst2和Irst3的BER可以被提供给存储器控制器20。存储器控制器20可以确定根据第一复位写电流至第三复位写电流Irst1、Irst2和Irst3的电流电平的BER，并检测存储器单元MC的劣化程度。存储器控制器20可以在确定BER时参考查找表LUT。查找表LUT可以示出编程循环的数目与根据多个复位写电流电平的BER之间的关系，并且查找表LUT可以被存储在存储器控制器20中。存储器控制器20可以参考查找表LUT来确定与根据第一复位写电流至第三复位写电流Irst1、Irst2和Irst3的BER相对应的编程循环的数目。

查找表LUT可以被设置为编程循环的数目与误码的比，如图13所示。在图13中，查找表LUT的水平轴可以表示根据多个复位读电压VR的BER，并且查找表LUT的竖直轴可以表示根据多个复位写电流Irst的BER。水平轴和竖直轴的交点可以是编程循环的数目NPC。查找表LUT可以在制造存储器控制器20时确定，并且可以实时更新。

存储器控制器20可以参考查找表LUT来确定对应于从存储器器件10提供的BER的编程循环的数目，所述BER是根据特定的复位读电压电平的BER和/或根据特定的复位写电流电平的BER。存储器控制器20可以确定与BER相对应的编程循环的数目，并且检测存储器器件10的劣化程度。

图14是示出根据本发明构思的一些示例实施例的方法的流程图，该方法由检测存储器器件的劣化的存储器控制器来执行。

结合图1和图2来参考图14，在操作S1410中，存储器控制器20可以控制存储器器件10的存储器单元MC被编程到复位数据。根据存储器控制器20的写入操作控制，存储器器件10可以执行复位数据写入操作。存储器器件10的控制电路13可以将复位数据编程到存储器单元阵列11中的所有或一些存储块中的存储器单元MC。此时，控制电路13可以将所编程的复位数据位的数目存储在存储块区域中。S1410处的控制可以包括控制存储器器件10将存储器单元阵列11中的所有或一些存储块中的存储器单元MC编程到电阻状态。电阻状态可以是多个电阻状态中的一个电阻状态。在一些示例实施例中，电阻状态可以是第一电阻状态RS1。在一些示例实施例中，电阻状态可以是第四电阻状态RS4。在一些示例实施例中，电阻状态是多个电阻状态(例如，电阻状态RS1至RS4)中的高电阻状态。编程可以包括将存储器单元MC重复编程到电阻状态。

在操作S1420中，存储器控制器20可以基于根据存储器器件10中提供的多个复位读电压的BER来确定存储器器件10的编程循环的数目(“数量”)。如参考图11所述，存储器器件10可以通过将特定的写电流(例如，Irst3)施加到存储器单元MC来将存储器单元MC编程到复位数据(例如，将存储器单元MC编程到第一电阻状态RS1)，然后控制存储器器件10根据多个复位读电压(例如，VR1、VR2和VR3)的电压电平读取经编程的存储器单元MC。存储器器件10的控制电路13可以将所编程的复位数据位的数目与所读取的复位数据位的数目相比较，并将差值作为BER提供给存储器控制器20。控制电路13可以向存储器器件10的外部输出BER，以使得能够基于BER确定存储器单元MC的编程循环的数目。因此，可以从存储器器件10接收在读取操作期间产生的存储器单元MC的BER。可以根据多个复位读电压来接收BER。存储器控制器20可以参考查找表LUT以确定与根据多个复位读电压的BER相对应的编程循环的数目，其中查找表LUT可以指示BER与编程循环的数目之间的相关性。

在操作S1422中，存储器控制器20可以基于根据存储器器件10中提供的多个复位写电流的BER来确定存储器器件10的编程循环的数目。如参考图12所述，存储器器件10可以通过向存储器单元MC施加多个复位写电流Irst1、Irst2和Irst3的电流电平来将存储器单元MC编程到复位数据(例如，将存储器单元编程到高电阻状态)(其中多个复位写电流包括存储器单元MC变为高电阻状态(例如，Irst3)所需的最小复位写电流)，然后根据特定的复位读电压(例如VR1)的电压电平来读取存储器单元MC。存储器器件10的控制电路13可以将所编程的复位数据位的数目与所读取的复位数据位的数目相比较，并将差值作为BER提供给存储器控制器20。存储器控制器20可以参考查找表LUT来确定与根据多个复位写电流的BER对应的编程循环的数目。

在操作S1424中，存储器控制器20可以基于根据存储器器件10中提供的多个复位读电压的BER和根据多个复位写电流的BER，来确定存储器器件10的编程循环的数目。在将多个复位写电流的电平施加到存储器单元MC并将存储器单元MC编程到复位数据之后，存储器器件10可以根据多个复位读电压的电平来读取存储器单元MC。存储器控制器20可以参考查找表LUT来确定编程循环的数目，编程循环的数目对应于根据多个复位写电流电平之中的特定的复位写电流电平的BER和根据多个复位读电压电平之中的特定的复位读电压电平的BER。

在操作S1430中，存储器控制器20可以基于在操作S1420、S1422或S1424中确定的编程循环的数目来检测存储器单元MC的劣化程度。当确定了与BER对应的编程循环的数目高时，存储器控制器20可以用另一存储块替待存储器单元阵列11的存储块(其中，可以基于确定了与BER对应的编程循环的数目高确定存储器单元MC的高劣化程度)，从而预先防止由存储器器件10的劣化引起的错误。因此，如本文所述的，操作存储器控制器基于BET确定存储器器件10的存储器单元MC的编程循环的数目可以使得能够基于避免存储器器件10的性能劣化来改进计算设备、电子设备等的功能，该计算设备、电子设备等包括存储器控制器20和存储器器件10，其中所述避免可以包括：确定存储器单元阵列11的至少存储块的劣化增加以及用存储器单元阵列11的另一存储块迅速地替换存储器单元阵列11的存储块。因此，计算设备、电子设备等的性能可以基于切换到劣化程度低的存储块而改进，并且因此具有保持时间和耐久水平,在保持时间内可以保持数据且,在耐久水平下可以执行正常操作而不会在写入数据时耗尽，从而,复位数据的感测可以变得更加确定或更快，并且可以减小器件操作中的多个误码的可能性。

图15是用于说明处于置位数据状态的图7A的存储器单元MC的阈值电压分布的曲线图。

参照图15，其中示出了：在将多个置位写电流Iset1、Iset2和Iset3施加到存储器单元MC以执行编程操作之后根据编程操作的置位数据的阈值电压分布。在初始编程操作中，根据多个置位写电流Iset1、Iset2和Iset3的经编程的存储器单元MC的置位数据的阈值电压分布可以具有几乎相同的形状。此后，当编程循环的数目增加到M次时，可以看出置位数据的阈值电压分布的形状被改变并加宽(B)。

例如，假设多个置位写电流Iset1、Iset2和Iset3之中的最高电流是第一置位写电流Iset1，并且最低电流是第三置位写电流Iset3。可以看出，编程到最低的第三复位写电流Irst3的存储器单元MC的置位数据的阈值电压分布向右(即，朝向复位数据的高电阻状态)移位，并且该阈值电压分布由于根据M个编程循环的应力而被极大地加宽。

当在读取存储器单元MC时使用读电压Vread来读取被编程到第三复位写电流Irst3的存储器单元MC时，属于阴影部分的存储器单元MC可以被编程到置位数据但可被确定为由于阈值电压的降低的复位数据。也就是说，可以预期属于阴影部分的存储器单元MC的BER可以很大，并且根据第三复位写电流Irst3的置位数据的BER将随着编程循环的数目增加而进一步变大。因此，根据最低的第三复位写电流Irst3的置位数据的BER可以是用于根据编程循环的数目检测存储器单元MC的劣化的参考。这里，当通过使用存储器单元MC的相变膜51相变为置位状态所需的最小置位写电流来监视置位数据的BER时，BER可以是用于检测存储器单元MC的劣化程度和/或存储器器件10的劣化水平的最优参考。

图16、图17、图18和图19是示出根据本发明构思的一些示例实施例的检测存储器器件10的劣化的方法的图。在图16至图19中，描述了使用存储器单元MC的置位数据来检测存储器器件10的劣化的方法。在存储器控制器20的控制下，存储器器件10可以将第一置位写电流至第三置位写电流Iset1、Iset2和Iset3施加到存储器单元MC以执行写入操作，使得存储器单元MC被编程到置位数据。此后，为了确定存储器单元MC的编程状态，存储器器件10可以使用第一置位读电压至第三置位读电压VS1、VS2和VS3来执行读取操作。在第一置位写电流至第三置位写电流Iset1、Iset2和Iset3之中，第一置位写电流Iset1可以是最高的，而第三置位写电流Iset3可以是最低的，并且第三置位写电流Iset3可以设置为存储器单元MC的相变膜51相变为置位状态所需的最小电流。因此，第三置位写电流Iset3可以是存储器单元MC变为低电阻状态所需的最小置位写电流。第一置位读电压至第三置位读电压VS1、VS2和VS3中的读取方向可以被设置为电压电平从第一置位读电压VS1增加到第三置位读电压VS3的方向。

参照图16，其中示出了当执行将第一置位写电流至第三置位写电流Iset1、Iset2和Iset3中的每一个施加到存储器单元MC的编程操作时置位数据阈值电压分布，并且在初始编程操作中,在N个编程循环和之后的M(M>N)个编程循环之后，读取存储器单元MC的数据。可以看出，初始编程操作中的阈值电压分布形状向右移位并随着编程循环的数目的增加而加宽。

在一些示例实施例中示出的置位数据的阈值电压分布可以对应于根据图7A的低电阻状态LRS的分布或图8的第一电阻状态至第三电阻状态RS1、RS2和RS3的分布中的任何一个。在图8的MLC中，在一些示例实施例中示出的置位数据的阈值电压分布可以对应于为最低电阻状态的第一电阻状态RS1的阈值电压分布。

根据一些示例实施例，存储器控制器20可以在将存储器单元MC编程到特定的置位写电流之后读取存储器单元MC，以检测存储器单元MC的劣化程度。例如，当读取被编程到第三置位写电流Iset3的存储器单元MC时(如图17所示)，BER可以根据第一置位读电压至第三置位读电压VS1、VS2和VS3的电压电平而变化。随着编程循环的数目增加，根据第一置位读电压至第三置位读电压VS1、VS2和VS3的BER可以增加。在一些示例实施例中，置位读电压VR1、VR2和VR3的数目是三，但是本发明构思不限于此，并且置位读电压电平的数目可以不同地改变。

根据第一置位读电压至第三置位读电压VS1、VS2和VS3的BER可以提供给存储器控制器20。存储器控制器20可以确定根据第一置位读电压至第三置位读电压VS1、VS2和VS3的电压电平的BER，并检测存储器单元MC的劣化程度。存储器控制器20可以在确定BER时参考查找表LUT。查找表LUT可以示出编程循环的数目与根据多个置位读电压电平的BER之间的相关性，并且查找表LUT可以被存储在存储器控制器20中。存储器控制器20可以确定与根据第一置位读电压至第三置位读电压VS1、VS2和VS3的电压电平的BER对应的编程循环的数目。

根据一些示例实施例，存储器控制器20可以将存储器单元MC编程到多个置位写电流，然后将存储器单元MC读取到特定的置位读电平，以检测存储器单元MC的劣化程度。例如，当用第一置位读电压VR1读取被编程到第一置位写电流至第三置位写电流Iset1、Iset2和Iset3的存储器单元MC时(如图18所示)，BER可以根据第一置位写电流至第三置位写电流Irst1、Irst2和Irst3的电流电平而变化。随着编程循环的数目增加，根据第一置位写电流至第三置位写电流Iset1、Iset2和Iset3的BER可以增加。在一些示例实施例中，置位写电流Iset1、Iset2和Iset3的数目是三，但是本发明构思不限于此，并且置位写电流电平的数目可以不同地改变。

根据第一置位写电流至第三置位写电流Iset1、Iset2和Iset3的BER可以被提供给存储器控制器20。存储器控制器20可以确定根据第一置位写电流至第三置位写电流Iset1、Iset2和Iset3的电流电平的BER，并检测存储器单元MC的劣化程度。存储器控制器20可以在确定BER时参考查找表LUT。查找表LUT可以示出编程循环的数目与根据多个置位写电流电平的BER之间的关系，并且查找表LUT可以被存储在存储器控制器20中。存储器控制器20可以确定与根据第一置位写电流至第三置位写电流Iset1、Iset2和Iset3的BER对应的编程循环的数目。

在如图19所示的查找表LUT中，水平轴可以表示根据多个置位读电压VS的BER，并且竖直轴可以表示根据多个置位写电流Iset的BER。水平轴和竖直轴的交点可以是编程循环的数目NPC。查找表LUT可以在制造存储器控制器20时确定，并且可以实时更新。

存储器控制器20可以参考查找表LUT来确定对应于从存储器器件10提供的BER的编程循环的数目，所述BER是根据特定的置位读电压电平的BER和/或根据特定的置位写电流电平的BER。存储器控制器20可以确定与BER相对应的编程循环的数目，并且检测存储器器件10的劣化程度。

图20是示出根据本发明构思的一些示例实施例的检测存储器器件10的劣化的方法的流程图。

结合图1和图2参考图20，在操作S2010中，可以执行写入操作以将存储器单元MC编程到置位数据。在存储器控制器20的控制下，存储器器件10可以执行置位数据写入操作。存储器器件10的控制电路13可以将置位数据编程到存储器单元阵列11中的所有或一些存储块中的存储器单元MC。此时，控制电路13可以将所编程的置位数据位的数目存储在存储块中。S2010处的控制可以包括控制存储器器件10将存储器单元阵列11中的所有或一些存储块中的存储器单元MC编程到电阻状态。电阻状态可以是多个电阻状态中的一个电阻状态。在一些示例实施例中，电阻状态可以是第一电阻状态RS1。在一些示例实施例中，电阻状态可以是第四电阻状态RS4。在一些示例实施例中，电阻状态是多个电阻状态(例如，电阻状态RS1至RS4)中的低电阻状态。编程可以包括将存储器单元MC重复编程到电阻状态。

在操作S2020中，存储器控制器20可以基于根据在存储器器件10中提供的多个置位读电压的BER来确定存储器器件10的编程循环的数目。存储器器件10可以通过将特定的置位写电流(例如，Iset3)施加于存储器单元MC来将存储器单元Mc编程到置位数据，然后根据多个置位读电压(例如VS1、VS2和VS3)的电平来控制存储器器件10读取经编程的存储器单元MC。存储器器件10的控制电路13可以将所编程的置位数据位的数目与读取的置位数据位的数目相比较，并将差作为BER提供给存储器控制器20。因此，可以从存储器器件10接收在读取操作期间产生的存储器单元MC的BER。可以根据多个置位读电压来接收BER。存储器控制器20可以参考查找表LUT以确定与根据多个置位读电压的BER相对应的编程循环的数目，其中查找表LUT可以指示BER与编程循环的数目之间的相关性。

在操作S2022中，存储器控制器20可以基于根据存储器器件10中提供的多个置位写电流的BER来确定存储器器件10的编程循环的数目。存储器器件10可以通过施加多个置位写电流(例如Iset1、Iset2和Iset3)的电平到存储器单元MC来将存储器单元MC编程到置位数据(例如，将存储器单元编程到低电阻状态)，其中多个置位写电流包括存储器单元MC变为低电阻状态(例如，Iset3)所需的最小置位写电流，然后根据特定的置位读电压(例如VS1)的电平来读取存储器单元MC。存储器器件10的控制电路13可以将所编程的置位数据位的数目与读取的置位数据位的数目相比较，并将差作为BER提供给存储器控制器20。存储器控制器20可以参考查找表LUT来确定与根据多个置位写电流的BER对应的编程循环的数目。

在操作S2024中，存储器控制器20可以基于根据存储器器件10中提供的多个置位读电压的BER和根据多个置位写电流的BER，来确定存储器器件10的编程循环的数目。在将多个置位写电流的电平施加到存储器单元MC并将存储器单元MC编程到置位数据之后，存储器器件10可以根据多个置位读电压的电平来读取存储器单元MC。存储器控制器20可以参考查找表LUT来确定编程循环的数目，编程循环的数目对应于根据多个置位写电流电平之中的特定的置位写电流电平的BER和根据多个置位读电压电平之中的特定的置位读电压电平的BER。

在操作S2030中，存储器控制器20可以基于在操作S2020、S2022或S2024中确定的编程循环的数目来检测存储器单元MC的劣化程度。当确定与BER对应的编程循环的数目高时，存储器控制器20可以用存储器单元阵列11的另一存储块替换存储器单元阵列11的存储块，从而预先防止由存储器器件10的劣化引起的错误。因此，如本文所述的，操作存储器控制器基于BET确定存储器器件10的存储器单元MC的编程循环的数目可以使得能够基于避免存储器器件10的性能劣化来改进计算设备、电子设备等的功能，该计算设备、电子设备等包括存储器控制器20和存储器器件10，其中所述避免可以包括：确定存储器单元阵列11的至少存储块的劣化增加以及用存储器单元阵列11的另一存储块迅速地替换存储器单元阵列11的存储块。因此，计算设备、电子设备等的性能可以基于切换到劣化程度低的存储块而改进，并且因此具有保持时间和耐久水平,在保持时间内可以保持数据且,在耐久水平下可以执行正常操作而不会在写入数据时耗尽，从而,置位数据的感测可以变得更加确定或更快，并且可以减小器件操作中的多个误码的可能性。

图21是示出根据本发明构思的一些示例实施例的存储器系统2100的示意性配置的框图，该存储器系统采用由检测存储器器件的劣化的存储器控制器2110执行的方法。这种存储器系统2100在这里可以称为计算设备、电子设备等。

参考图21，存储器系统2100可以包括存储器控制器2110、多个非易失性存储器器件2120至212n以及易失性存储器器件2130。存储器控制器2110可以响应于来自连接到存储器系统2100的主机HOST的请求来控制多个非易失性存储器器件2120到212n的写入操作和/或读取操作。

根据一些示例实施例，主机HOST可以是任意计算系统，诸如个人计算机(PC)、服务器计算机、工作站、膝上型计算机、移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、数字电视、机顶盒、音乐播放器、便携式游戏机、导航系统等。

多个非易失性存储器器件2120至212n(n是大于或等于0的整数)可以用作存储器系统2100的存储介质。非易失性存储器器件2120至212n中的每一个可以是例如电阻存储器器件。多个非易失性存储器器件2120至212n(包括非易失性存储器器件2121，其中n大于零)可以经由通道连接到存储器控制器2110。非易失性存储器器件2120至212n中的每一个可以响应于经由通道提供的来自主机HOST的请求来执行写入操作和/或读操作。

易失性存储器器件2130可以临时存储从主机HOST提供的写数据，或从非易失性存储器器件2120到212n读取数据。易失性存储器器件2130可以存储要存储在非易失性存储器器件2120到212n中的元数据或高速缓存数据。易失性存储器器件2130可以包括DRAM、SRAM等。

非易失性存储器器件2120至212n中的每一个可以是与图1至图20中描述的存储器器件10对应的电阻存储器器件。非易失性存储器器件2120至212n中的每一个可以包括：存储器单元阵列310，包括存储器单元；写/读电路320，其将存储器单元编程到第一电阻状态并读取经编程的存储器单元；以及控制电路330，其将在读取操作期间产生的存储器单元的BER输出到存储器控制器2110。可以参考BER,以确定存储器单元的编程循环的数目。

存储器控制器2110可以检测每个非易失性存储器器件2120至212n的劣化。存储器控制器2110可以执行：将非易失性存储器器件2120至212n中的每一个的存储器单元控制为第一电阻状态的操作；控制读取经编程的存储器单元的操作；从电阻存储器器件接收在读取操作期间产生的存储器单元的BER的操作；以及参考查找表LUT来确定与BER对应的存储器单元的编程循环的数目的操作。

图22是示出根据本发明构思的一些示例实施例的系统2200的框图，由检测存储器器件的劣化的存储器控制器执行的方法被应用于该系统。这样的系统2200在这里可以称为计算设备、电子设备等。

参考图22，系统2200可以包括处理单元2210(在此也称为处理器、处理电路的实例等)、易失性存储器单元2220(在此也称为存储器、存储器器件、存储器件等)、电阻存储器单元2230(在此也称为电阻存储器器件、电阻存储器件、存储器器件等)以及大容量存储单元2240(在此也称为大容量存储器件)。系统2200可以是通用或专用计算机系统，例如移动设备、个人计算机、服务器计算机和可编程消费电子设备、大型计算机等。

在一些示例实施例中描述的功能单元可以被分类为用于实现独立的模块。例如，模块可以实现为包括定制VLSI电路或现成半导体(例如门阵列、逻辑芯片、晶体管或其他分立组件)在内的硬件电路。该模块可以实现为可编程硬件设备，例如可编程门阵列、可编程门逻辑、可编程门设备等。该模块还可以用配置为可执行代码、对象、过程或功能的软件来实现。

处理单元2210可以执行操作系统和多个软件系统，并执行特定的计算或任务。处理单元2210可以是微处理器或中央处理单元(CPU)。

易失性存储器单元2220可以指代短时间或临时存储数据的介质，作为系统2200的操作存储器或作为高速缓冲存储器。易失性存储器单元2220可以包括一个或多个存储器器件，例如，DRAM。

电阻存储器单元2230可以用于用作大容量存储器单元2240的高速缓存。可以频繁地访问电阻存储器单元2230，或者电阻存储器单元2230可以存储应用程序或操作系统的一些数据。电阻存储器单元2230可以包括至少一个存储器器件，例如PRAM。电阻存储器单元2230作为高速缓存可以是有益的，因为电阻存储器单元2230的访问比通过诸如硬盘驱动器(HDD)的大容量存储单元2240访问数据时快得多。可以使用图1至图20中所示的示例实施例来实现电阻存储器单元2230。

电阻存储器单元2230可以包括：存储器单元阵列，包括存储器单元；写/读电路320，将存储器单元编程到第一电阻状态并读取经编程的存储器单元；以及控制电路，将在读取操作期间产生的存储器单元的BER输出到存储器控制器。存储器控制器可以参考查找表来确定与BER相对应的存储器单元的编程循环的数目。

大容量存储单元2240可以实现为HDD、固态驱动器(SDD)、***组件互连(PCIe)存储器模块、非易失性存储器快速(NVMe)等。可选地，大容量存储单元2240的一个或多个层可以实现为一个或多个网络可访问设备和/或服务，例如通过Fabric的NVMe(NVMe-oF)和/或远程直接存储器访问(RDMA)、服务器群集、应用程序服务器或消息服务器。大容量存储单元2240可以指代存储介质，系统2200将在该存储介质上长时间段地存储用户数据。大容量存储单元2240可以存储应用程序、程序数据等。

尽管已经参考本发明构思的实施例具体示出和描述了本发明构思，但是应当理解，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。