阅读说明：本技术 半导体器件及其形成方法 (Semiconductor device and method of forming the same ) 是由 林孟汉 吴伟成 于 2019-05-27 设计创作，主要内容包括：本发明提供一种方法,在所述方法中,制成与嵌入式存储器阵列的闪存单元基本相同的监测器单元。监测器单元与存储器阵列的单元同时形成,并因此在某些关键方面,二者可进行完全匹配。形成孔,孔延伸穿过控制栅极和介入电介质到达监测器单元的浮置栅极。为预防后续CMP工艺中的硅化物污染,在浮置栅极上形成硅化物接触件之前,在控制栅极的暴露部分上形成硅化物保护层(SPL),比如,光刻胶保护氧化物。SPL与现有制造工艺同时形成,以避免额外的工艺步骤。本发明的实施例还涉及半导体器件及其形成方法。(The present invention provides a method in which a monitor cell is made substantially identical to a flash cell of an embedded memory array. The monitor cells are formed simultaneously with the cells of the memory array and thus, in certain critical aspects, the two can be perfectly matched. A hole is formed extending through the control gate and the intervening dielectric to the floating gate of the monitor cell. To prevent silicide contamination in subsequent CMP processes, a Silicide Protection Layer (SPL), such as a photoresist protection oxide, is formed on the exposed portion of the control gate prior to forming a silicide contact on the floating gate. The SPL is formed simultaneously with the existing manufacturing process to avoid additional process steps. Embodiments of the invention also relate to semiconductor devices and methods of forming the same.)

半导体器件及其形成方法

技术领域

本发明的实施例涉及半导体器件及其形成方法。

背景技术

与其他类型的固态非易失性存储器结构相比，闪存具有一些特定的优点和益处。例如，这些优点和益处中的许多与改进的读取、写入和/或擦除速度、功耗、紧凑性、成本等相关。闪存通常用在配置用于相机、手机、录音机的高密度数据存储器件和便携式USB数据存储器件中-通常称为拇指驱动器或闪存驱动器等。通常，在这样的应用中，在专用微芯片上制造闪存，然后将其与包含适当处理器电路的另一个芯片或芯片一起在单个封装中耦合，或在配置为电耦合的单独封装中进行耦合。

具有嵌入式闪存存储器的处理器是最近的发展。在这种器件中，闪存阵列与逻辑和控制电路一起在单个芯片上制造。这种布置通常用在微控制器单元(MCU)中，即集成在单个芯片上的小型计算机器件，后者通常被设计成重复执行有限数量的特定任务。MCU经常用于智能卡、无线通信设备、汽车控制单元等。存储器与相关处理电路的集成可提高处理速度，同时减小封装尺寸、功耗和成本。

发明内容

本发明的实施例提供了一种形成半导体器件的方法，包括：在半导体材料晶圆上限定多个芯片；在所述半导体材料晶圆上限定的所述芯片中的每个上形成多个微处理器器件中的相应一个，每个所述微处理器器件包括嵌入式存储器；在所述半导体材料晶圆上形成监测器单元，包括：形成浮置栅极、控制栅极和对应的介电层；形成延伸穿过所述监测器单元的控制栅极的孔，并暴露所述监测器单元的浮置栅极的一部分；在所述监测器单元的控制栅极的一部分上形成硅化物保护层，所述控制栅极的所述一部分通过形成所述孔而暴露；以及在所述形成硅化物保护层之后，在所述监测器单元的浮置栅极的一部分上形成硅化物接触端子，所述浮置栅极的所述一部分通过形成所述孔而暴露。

本发明的另一实施例提供了一种形成半导体器件的方法，包括：在半导体材料晶圆上形成多个相同的存储器单元；形成监测器单元，包括通过在所述多个存储器单元中的一个的一部分中形成孔来暴露所述多个存储器单元中的一个的浮置栅极的一部分；在所述浮置栅极的暴露的部分上形成硅化物接触端子；以及当通过形成所述孔来暴露材料且暴露的材料易于形成硅化物时，在所述浮置栅极的暴露的部分上形成硅化物接触端子之前，除了在所述浮置栅极的暴露的部分上之外，还在所述暴露的材料上形成硅化物预防层。

本发明的又一实施例提供了一种半导体器件，包括：半导体材料晶圆；多个芯片，所述多个芯片限定在所述半导体材料晶圆上；存储器阵列，所述存储器阵列形成在所述多个芯片中的每个上；以及监测器单元，所述监测器单元形成在所述半导体材料晶圆上并具有：浮置栅极，所述浮置栅极与所述多个芯片中的每个上形成的所述存储器阵列的存储器单元的浮置栅极相同，第一隧穿介电层，所述第一隧穿介电层与形成在所述多个芯片中的每个上的所述存储器阵列的存储器单元的对应的隧穿介电层相同，硅化物接触端子，所述硅化物接触端子形成在所述浮置栅极上，电连接器，所述电连接器延伸穿过所述监测器单元的控制栅极中形成的孔，以及硅化物保护层，所述硅化物保护层在所述孔内与所述控制栅极接触。

附图说明

当与附图一起阅读时，从下面的详细描述可以最好地理解本发明的实施例。应该强调的是，根据工业中的标准实践，各个部件没有被按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以被任意增加或减少。

图1是根据一个实施例的在制造期间半导体器件(比如，微控制器单元)的一部分的示意性侧剖视图。

图2A是半导体晶圆106的示意性平面图，该半导体晶圆上形成有图1的多个器件。

图2B是根据一个实施例的图2A的晶圆106的一部分2B的放大视图，其示出了额外的细节。

图3是根据一个实施例的监测器单元的示意性侧剖视图。

图4A至图4C是制造工艺的相应阶段处的半导体材料晶圆的示意性侧剖视图，其示出了多个器件中的一个的一部分，该器件如上参考图1所述的器件和类似于上述参考图3所述的器件。

图5A至图5D是根据一个实施例的制造工艺的相应阶段处的晶圆的示意性侧剖视图，其中图5A示出了处于制造阶段的晶圆，该阶段在图4A所示的阶段中的工艺之后，而图5B和图5C所示的阶段分别对应于图4B和图4C所示的阶段。图5D示出了对应于图1所示制造阶段的阶段处的图5A至图5C的监测器单元。

图6示出了作为图2A至图4C中监测器单元的替代结构的监测器单元的示意性侧视图，该结构使用作为参考图4A至图4C所述的工艺的替代工艺来制成，并对应于图4B所示的制造阶段。

图7是根据一个实施例的监测器单元的示意性侧视图，该监测器单元作为图5A至图5D中的监测器单元的替代结构，并具体地对应于图5B所示的制造阶段。

图8是示出根据一个实施例的一种制造方法的流程图，该流程与参考图5A至图5D和图7描述的工艺一致。

具体实施方式

以下公开为实现本发明主题的不同功能提供了诸多不同的实施例或者实例。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。此外，本发明可能会在各种实例中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语意欲包括使用或操作过程中的器件的不同方位。该装置可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作相应地解释。

在附图中，一些元件使用附图标记加字母来指定，例如“704a、704b”。在这种情况下，使用字母标记，其在相应的描述中可用于指代或区分许多其他类似或相同元素中的特定元素。如果说明书省略了来自参考文献的字母，并仅通过数字引用这些元件，则可将其理解为对该附图标记所标识的任何或所有元件的一般参考，除非使用其他区别语言。

一种微控制器单元(MCU)通常包括多个离散器件，比如，中央处理单元(CPU)核心、静态随机存取存储器(SRAM)阵列(或模块)、闪存模块、系统集成模块、定时器、模数转换器(ADC)、通信和网络模块、电源管理模块等。这些器件中的每个又包括许多无源和有源电子元件，例如电阻器、电容器、晶体管和二极管。大量这些部件，特别是有源部件，是基于各种类型的场效应晶体管(FET)。在FET中，在源极和漏极端子之间延伸的沟道区域中的导电性由沟道区域中的电场控制，该电场由控制栅极和器件主体之间的电压差产生。

图1是根据一个实施例所述，在制造期间器件100(比如，MCU)的一部分的示意性侧剖视图。器件100包括形成在半导体晶圆106上的闪存存储器阵列102和处理器104。处理器104包括作为逻辑电路的一部分的晶体管108，而存储器阵列102包括一对闪存存储器单元110。

晶体管108包括在漏极区域116和源极区域118之间延伸的沟道区域114。控制栅极120通过栅极电介质122与沟道区域114隔离，且硅化物接触端子124形成在漏极和源极区域116、118上方。

闪存存储器单元110包括在相应的浮置栅极126和选择栅极128下方延伸的相应沟道区114，相应的漏极116和以上这些共享公共源极区域119。每个闪存存储器单元110包括控制栅极121、位于控制栅极和沟道区域114之间的浮置栅极126，以及与控制栅极和浮置栅极相邻的选择栅极128。栅极电介质122将沟道区域114与相应的浮置和选择栅极126、128分开。该对闪存存储器单元共享公共擦除栅极130，该公共擦除栅极通过介电氧化物区域132与源极区域119分离。每个浮置栅极126通过隧穿氧化物层134与擦除栅极130分离。隔离沟槽136和多晶硅伪壁137分离器件100的具有不同类型或水平的导电性的区域。附加的硅化物接触端子135形成在选择栅极128、擦除栅极130和控制栅极121的条带(图1中未示出)的上表面上。

层间介电(ILD)138层在晶圆106上延伸，通孔140从该层间电介质的上表面延伸至硅化物接触端子124。形成在第一金属层144中的电迹线142通过形成在通孔140中的金属连接器146耦合至相应的硅化物接触端子124。

虽然没有为每个部件显示连接，但是应该理解，实际操作中，为控制栅极120、121、公共源极区域119、选择栅极128、公共源极区域119等提供连接，使每个部件与适当的电路电接触。在某些情况下，连接是通过金属层进行的，类似于所示的那些。在其他情况下，连接形成在衬底106上或衬底上方。只有浮置栅极126与器件100的其他部件和电路直接电接触完全隔离。

各种材料层148以总体轮廓示出，其未被配置为在器件100中用作导体或半导体。这些层可以包括介电层、光刻胶覆盖层、钝化层、蚀刻停止层、间隔物等。

如上所述，逻辑晶体管108通过在沟道区域114上施加电场来操作，从而改变沟道区域的导电性。通过在控制栅极120和半导体本体106之间施加电压电势来产生电场。当存在选定极性的电场时，可配置FET以增加或减小导电率。通常，逻辑电路中的晶体管被设计成像开关一样工作，响应于具有选定强度的电场而接通或断开并进行控制。

在存储器单元110中，在写入操作期间，通过向控制栅极121施加写入电压同时在沟道区域114中产生电流，可迫使电子隧穿通过栅极电介质122到达浮置栅极126，在那里它们可以无限地保持阱。如果在浮置栅极126上捕获足够数量的电子，则电子可阻挡由控制栅极121产生的电场，从而防止控制栅极起作用以改变沟道区域114中的导电性。因此，可通过在漏极和源极区域116、119上施加电压电势同时向控制栅极121施加读取电压以产生电场并测试沟道区域114中的电流，来检测电子的存在。通常，二进制值1是制造时和编程之前的闪存存储器单元的默认设置，而如果沟道电流不受控制栅极121处的读取电压的影响则指示二进制值为零。闪存存储器单元上的二进制零值可通过向擦除栅极130施加足够强大的擦除电压来擦除-即返回到一个零值。这使得捕获在两个存储器单元110的浮置栅极126上的电子可通过隧穿氧化物层134而隧穿至擦除栅极130。在实际操作，将存在有与擦除栅极130相邻的更多存储器单元，这些沿垂直于图1的视图的行而延伸。在擦除操作期间，这些存储器单元中的每个将同时擦除-即，在闪存存储器中-因此称为闪存。

术语隧穿在本文中用于指电子通过介电层移动至浮置栅极或从浮置栅极移动的任何过程，包括例如福勒-诺德海姆隧穿、量子隧穿、热电子注入等。

随着技术的进步，器件越来越小，越来越紧凑，降低了功率和电压要求，并提高了速度。然而，随着尺寸的减小而出现的问题是：先前可忽略不计的栅极电介质122或隧穿氧化物134的厚度或质量的变化会显著影响电池的操作参数。

在65nm、40nm和28nm以下的技术节点处尤其如此。结果，有必要对新制造的器件进行广泛的测试，以确定用于读取、写入和擦除操作的适当电压电平。这是耗时的操作，因为浮置栅极126完全隔离，从而不可能简单地施加电压并测量效果。相反，必须在不同的电压和时间设置下执行重复的读取、写入和擦除操作，以便产生足够的数据来推断给定晶圆的芯片的适当值。

已经提出了一种解决方案，如参考图2A、图2B和图3所述。图2A是半导体晶圆106的示意性平面图，该半导体晶圆上形成有图1的多个器件100。图2B是根据一个实施例所述，图2A的晶圆106的一部分2B的放大视图，其示出了额外的细节。器件100由划线150分开，晶圆106将沿着该划线切割以产生单独的微芯片。划线150包括锯状切口，其将用于将晶圆106分成裸片或芯片100，从而在晶圆上限定芯片。由锯除去的材料和器件100周围的材料将在分离过程后作为废物丢弃。然而，通常的做法是在划线15中形成附加器件和电路152，如图2B所示。这些器件通常被称为过程控制监测器(PCM)测试键，并用于在制造期间监视各种功能和过程，以确保芯片100的适当可操作性。这些器件可用于监视例如阈值电压、饱和电流、关断电流、击穿电压、后端处理、电容和电阻等。已经提出在PCM测试键152中形成一个或多个监测器单元，如下所述。图3是根据提出的解决方案的一个实施例所述，监测器单元160的示意性侧剖视图。例如，监测器单元160在一个或多个测试键152中形成在晶圆106上。监测器单元160的元件与图1的器件100的存储器单元110的类似元件的形成同时形成，且监测器单元在大多数方面与存储器单元相同。在形成存储器单元110期间，使用相同的工艺在监测器单元160中同时形成基本相同的结构，包括，例如沟道区域114、源极和漏极区域116、119、栅极电介质122、隧穿氧化物134、浮置栅极126a、控制栅极121a等。然而，在形成控制栅极121a之后，通过控制栅极和干预介电层148a来蚀刻孔162，以暴露浮置栅极126a的表面的一部分。

术语“同时”在本文中用于指代同时执行的多个处理任务，并且通过相同的处理步骤。例如，如果用于多个存储器单元110中的每个的栅极介电层122通过在晶圆106中放置那些存储器单元的部分方沉积单个介电层而形成，并然后通过图案化以限定该单个栅极介电层122，则栅极介电层可描述为已同时形成。同样，如果栅极介电层122a由与存储器单元110的栅极介电层122相同的单个介电层形成，并通过相同的工艺进行图案化，则然后监测器单元160的栅极介电层可描述为与存储器单元的栅极介电层同时形成。

继续参考图3，金属硅化物接触件124a形成在浮置栅极126a的表面上，当通孔140稍后形成在存储器阵列102和处理器104中时，在浮置栅极126a上方的监测器单元160中形成附加通孔140a和连接器146a，使浮置栅极126a与第一金属层144的电迹线142接触。根据一个实施例，浮置栅极126a与形成在一个金属层中的接触件焊盘电接触，其中在完成晶圆之前该接触件焊盘得到接入以进行测试。根据另一个实施例，浮置栅极126a最终通过各种附加金属层中的电连接与晶圆200的最上表面处的接触件焊盘电接触。这实现了在晶圆被分成单个芯片之前可接入浮置栅极126a以进行各种适当的测试。替代地，监测器单元160与晶圆106分离，作为具有有限电路的小型附加微芯片的一部分，可在进一步处理和封装其余器件100的同时对其进行测试。根据其他实施例，在每个半导体管芯上形成监测器单元160，例如，通过修改单元阵列的一个存储器单元110，为此目的。

根据一个实施例，形成硅化物接触件124a、通孔140a和连接器146a的步骤与形成存储器单元110的硅化物接触件124、通孔140和连接器146同时进行。同样，即使存储器单元110不包括类似于孔162的结构，但除了用于形成存储器阵列102的那些之外，还有许多工艺用于形成器件100的其他部件，包括多个蚀刻工艺。根据一个实施例，在用于制造器件100的其他部件的工艺的执行的同时形成孔162。

在制造过程的后期阶段，进行测试，其中将变化值和组合的电压施加到源极区域和漏极区域116、119以及浮置和擦除栅极126a、130，以产生写入和擦除过程的条件。通过这样做，可励磁浮置栅极126a，并可直接测量电子流密度，以确定绝缘氧化物是否满足器件规范，并用以建立适当的读取、写入和擦除电压。

由于监测器单元160与器件100的存储器阵列102同时形成，所以在一些实施例中，监测器单元的大多数元件(包括隧穿电介质122、134)基本上与存储器单元110的相应元件相同，并且当然，还共享除了控制栅极121a不工作之外的共同特征。此外，不增加额外的生产成本，唯一的费用是适当的掩模和工具的初始修改。另一方面，简化的测试程序将降低每个晶圆生产的成本。

在图3中，示出并描述了单个监测器单元160，其在大多数方面与器件100的闪存存储器阵列102的存储器单元110基本相同。然而，根据其他实施例，例如，多个监测器单元160被制成多个单独的单元、单个阵列的单元，或作为多个测试键152的单元或单元阵列，或围绕晶圆160的周边间隔开的单元或阵列。另外，根据各种实施例，制成不同尺寸和/或形状的单元。多个监测器单元、不同尺寸的监测器单元和/或不同形状可提供与单元或介电质量或性能等有关的附加数据。最后，根据一些实施例，每个器件100上包括一个或多个监测器单元160，实现了可在切割晶圆160之后执行测试。

虽然上述过程被认为是相对昂贵的过程的非常经济的替代方案，但本发明人已认识到与所提出的过程相关的问题，该问题可能导致芯片排斥的显著增加和性能的降低，并可抵消任何潜在的成本节省。该问题如下参考图4A至图4C得到解释。

图4A至图4C是制造工艺的相应阶段处的晶圆106的示意性侧剖视图，其示出了多个器件100中的一个的一部分，如上面参考图1所述的器件，这些最终将作为相应的芯片从晶圆106分离。还示出了监测器单元160，其形成在晶圆106的PCM测试键152中，如上面参考图2B和图3所述。图4A至图4C所示的视图和对应的描述在制造过程中只是孤立的步骤，并不是为了提供有关制造过程的一般信息，但仅用于说明由于在晶圆106上包含监测器单元160而引起的问题的性质和原因。

如图4A所示的阶段，存储器单元110和监测器单元160的大部分结构已经完成：浮置栅极126与栅极介电层和隧穿氧化物层122、134一起完成。在存储器单元110中，控制、选择和擦除栅极121、128、130基本上完成，且顶部有硬掩模帽170。在处理器侧，沉积有介电层172，该介电层将被图案化以形成逻辑晶体管108的栅极电介质。已经沉积并图案化逻辑晶体管控制栅极的伪多晶硅栅极材料174和硬掩模层176-伪多晶硅材料将在稍后阶段被替换。到此为止，监测器单元160基本上与存储器阵列102的闪存存储器单元110相同。然而，如图4A所示，在作为处理器104的形成中的元件蚀刻工艺期间，以在监测器单元160中形成孔162，该孔延伸穿过控制栅极121a和居间介电层148a，以暴露浮置栅极126的上表面的一部分。

继续如图4B所示的阶段，形成有间隔物178，且图案化介电层172以形成逻辑晶体管108的栅极电介质122，且逻辑晶体管的控制栅极120已基本完成。存储器单元110和逻辑晶体管的漏极区域116被植入，并植入有逻辑晶体管的源极区域118。沉积镍，并在存储器单元110和逻辑晶体管108的漏极区域116以及逻辑晶体管108的源极区域118的暴露表面上形成镍硅化物接触124。在同一工艺中，在孔162内，在监测器单元160的浮置栅极126a的暴露部分上形成硅化物接触件124a。应注意，硅化物沉积物124b也形成在控制栅极121a的表面上，这些表面通过用于进入浮置栅极126a的蚀刻工艺来暴露。然而，这些通过电介质148a保持与硅化物接触件124a和浮置栅极126a隔离。

现在转向图4C，在部件上形成接触蚀刻停止层(CESL)180，并在晶圆106上沉积有层间电介质(ILD)182。然后执行化学/机械抛光(CMP)工艺，移除硬掩模帽170、176并暴露控制、选择和擦除栅极120、121、128、130的表面，并将所有部件带到晶圆106上的共同高度处。这制成了适合于后续工艺步骤的表面。移除伪栅极材料174并用金属代替以形成逻辑晶体管108的控制栅极120。沉积并图案化掩模，并在控制栅极121的选择和擦除栅极128、130、伪多晶硅壁137和条带(图4C中未示出)的暴露的上表面上形成硅化物接触件135。

可以看出，在图4C中，当执行CMP工艺时，该工艺移除了控制栅极121的一小部分。发明人首先认识到，当形成孔162时监测器单元160的控制栅极121a暴露的的部分可能形成硅化物沉积物124b，其次认识到，当CMP工艺到达并移除控制栅极121a的一部分时，还必须移除在其上形成的部分硅化物沉积物124b。这会导致晶圆106表面的硅化物污染，从而产生一些意想不到的后果。例如，抛光工艺可携带微小的硅化物颗粒并将它们分布在晶圆106的抛光表面上。这些硅化物颗粒是导电的，因此可影响它们与之接触的材料的导电性或电阻率，或产生寄生电容。另外，随着制造工艺的进行，硅化物可与其他材料和化学物质发生化学反应，产生其他意想不到的产物和副产物。硅化物污染的检测是困难且昂贵的，并对于生产工艺而言不实用。然而，在许多情况下，如果在晶圆移动到该工艺的下一步骤之前未检测到污染的硅化物颗粒，则由污染引起的缺陷将导致最终排斥污染的芯片。如果发现晶圆上的大部分芯片被污染，这可能变得非常昂贵。

根据本发明公开的实施例可减少或消除硅化物污染的可能性。与制成监测器单元160的步骤一样，可使用标准制造工艺实现根据本发明的用于减少或消除硅化物污染危险的实施例，而无需增加工艺步骤。

图5A至图5D是根据一个实施例所述，制造工艺的相应阶段处的晶圆200的示意性侧剖视图。晶圆200包括多个器件100，这些器件与上面参照图1至图4C描述的器件100基本相同，并通过相同的制造工艺制成。晶圆200还包括监测器单元210，该监测器单元形成在根据本发明公开的实施例的晶圆106的PCM测试键152中。

图5A示出了处于制造阶段的晶圆200，该阶段在图4A所示的阶段中的工艺之后，而图5B和图5C所示的阶段分别近似对应于图4B和图4C所示的阶段。图5D示出了对应于图1所示制造阶段的阶段处的监测器单元210。除了通过图4A所示阶段完成的工艺，在图5A中，还形成有间隔物178，且图案化介电层172以形成逻辑单元108的栅极电介质122，并植入了源极和漏极区域116、118。如图5A所示，仍为硅化物预防层(SPL)212。在该示例中，SPL 212是光刻胶保护氧化物(RPO)层的一部分，该部分在作为器件100的制造工艺的一部分的其他RPO层的形成的同时进行沉积和图案化，并经修改以覆盖监测器单元210且经图案化以提供浮置栅极126a的一部分可暴露通过的窗口214。

如图5B所示，根据本发明所述的实施例，在SPL 212的沉积之后，沉积镍并基本上如前所述来形成硅化物接触件124，包括形成SPL 212的窗口214中的硅化物接触件124a。与先前关于图4A至图4C描述的监测器单元160相反，SPL 212密封控制栅极121a的暴露的表面，并阻挡控制栅极上任何硅化物的形成，而不干扰浮置栅极126a上的硅化物接触件124a的形成。然后，示例性工艺进行到图5C所示的阶段，其中在部件上形成CESL 180，并在晶圆200上沉积ILD 182。如前所述进行化学/机械抛光(CMP)工艺，但由于如上所述已经防止在控制栅极121a上形成硅化物沉积物，所以通过CMP工艺不暴露有硅化物，并减少或防止了硅化物污染。

图5D示出了在对应于图1所示的阶段的制造阶段容纳监测器单元210的晶圆200的部分。在所示的阶段，沉积ILD 138(即在该工艺中结合上述ILD 182)、形成通孔140，并沉积且图案化第一金属层144以制成电迹线142和连接器146。

参考监测器160或单元210的孔162，例如，如图4A和图5A所示，可以看出，孔的壁相对于由晶圆衬底106限定的平面的角度是倾斜的。取决于用于形成孔的蚀刻类型，壁可以是倾斜的，如先前附图中所示，或可是相对于衬底更浅的角度或更接近垂直。图6示出了作为图1至图4C中监测器单元160的替代结构的监测器单元220的示意性侧视图，该结构使用作为参考图4A至图4C所述的工艺的替代工艺来制成。具体地，图6的视图对应于图4B所示的制造阶段，并示出了来自替代工艺的结构差异。

在用于制成图6中的监测器单元220的替代工艺中，监测器单元220包括穿过控制栅极121a和下面的电介质148a而延伸至浮置栅极126a的孔222。用于形成孔222的工艺产生的侧壁基本上垂直于由晶圆衬底106限定的平面。结果，在形成间隔物178的后续工艺步骤中，在孔222内部形成有间隔物178a，以覆盖控制栅极121a的暴露的垂直面。然而，形成间隔物178的相同工艺回蚀覆盖控制栅极121a的残余物的硬掩模170a，使控制栅极121a的上表面的一小部分暴露。因此，当形成硅化物接触件124时，硅化物沉积物124c形成在控制栅极121a的上表面的小暴露部分上，呈现出与先前参考监测器单元160所述的硅化物污染相同的可能性。

图7是根据一个实施例所述，监测器单元230的示意性侧视图，该监测器单元作为图5A至图5C中的监测器单元200的替代结构。监测器单元230包括使用与形成监测器单元220的孔222相同的替换工艺所制成的孔222，如参考图6所述。图7的视图对应于图5B所示的制造阶段，并示出了基本上如参照图6的监测器单元220所述的间隔物178a的形成。在图7的实施例中，在监测器单元230上沉积SPL 212，以密封控制栅极121a的暴露部分，并进行图案化以限定窗口214，基本上如参考图5A所述。在SPL 212的形成和图案化之后，在窗口214内，在浮置栅极126a的暴露表面上形成硅化物接触件124a。如上关于图5C所述，制造过程继续，并具有减少或防止硅化物污染的益处。

图8是示出根据一个实施例所述，一种制造方法300的流程图，该流程与如上参考图5A至图5D和图7描述的工艺一致。应当理解，尽管方法300的工艺步骤以序列示出，但是它们不一定以所示的顺序执行，并且实际上，许多步骤是或可同时执行。例如，在步骤302中，在半导体材料衬底上限定多个芯片。实际上，在定义划线之前，可在晶圆上不能辨别具体限定的芯片，这可能在执行许多其他工艺期间或之后发生。因此，除了在语言或描述中提供的操作之外，操作的顺序不限于所示的顺序。

进行到步骤304和306，为每个芯片形成微处理器，并为每个微处理器形成嵌入式存储器。在步骤308-318中，还形成监测器单元。在步骤310中，将监测器单元的浮动栅极、控制栅极和对应的介电层与每个嵌入式存储器阵列的存储器单元的浮动栅极、控制栅极和对应的介电层的形成同时形成。

在步骤312-318中，形成与监测器单元的浮动栅极的电连接。在步骤314中，形成孔，以穿过监测器单元的控制栅极而延伸至浮置栅极。然后在步骤316中，在通过形成孔而暴露的监测器单元的控制栅极的部分上形成SPL，其中窗口形成在浮置栅极上方的SPL中。最后，在步骤318中，在SPL的窗口中的监控单元的浮置栅极上形成硅化物接触端子。

本发明示出和描述的实施例提供了对形成的监测器单元的改进，以提供用于测试介电层的质量和特定特性的装置，该介电层将每个存储器单元的浮置栅极与周围结构分开，特别是沟道区域和使用时的擦除栅极。改进包括在孔内形成硅化物预防层(SPL)，该孔形成为提供对监测器单元的浮置栅极的电接入。特别地，如果在形成孔期间暴露易于形成硅化物的材料，且之后可能接受CMP工艺，则SPL是有益的，在该CMP工艺中，这种硅化物会污染半导体晶圆的表面而导致昂贵的缺陷形成。根据本发明公开的实施例，将SPL与用于在晶圆上形成其他器件的制造工艺同时形成。使用根据本发明描述的实施例的SPL可减少和/或防止在生产期间潜在地昂贵的半导体晶圆污染。

在上述实施例中，监测器单元形成在晶圆的划线中，同时在晶圆的多个微芯片中的每个上形成有存储器阵列。根据另一个实施例，将监测器单元形成在各个微芯片上，从而可在将晶圆切割成单个芯片之前或之后进行测试。根据又一个实施例，通过形成具有浮置栅极的连接器来修改存储器阵列的存储器单元，以在存储器阵列内创建监测器单元。

上面示出和描述的结构仅作为示例提供；有许多不同配置的采用浮置栅极的存储器单元，包括闪存、EPROM、EEPROM等，以及其他浮置栅极MOSFET器件，其中许多可受益于本发明公开的原理，包括形成相应的监测器单元，并提供对硅化物污染的保护。

在本发明所示的实施例中，存储器单元被构造成使得电子通过第一介电层(122)传递至每个存储器单元的浮置栅极上，并经由第二介电层(134)移除。在其他实施例中，电子通过相同的介电层进入和离开浮置栅极。

在一些结构中，形成孔以进入浮置栅极可能暴露可能形成硅化物的材料的不同栅极、元件或结构，因此产生硅化物污染的危险。根据本发明公开的实施例，包括根据所描述的实施例的SPL的形成，可在这些其他结构中找到用途。

术语浮置栅极指的是永久电隔离的晶体管栅极结构，即，其没有与电路的直接电连接，并被构造成与控制栅极和沟道区域相互作用。然而，在使用术语浮置栅极的情况下，在本说明书和权利要求中指代监测器单元的元件，其也可应用于配置为与电路电连接的栅极结构，但该结构与在同一半导体晶圆上形成的至少一个晶体管结构的浮置栅极同时制造。

在根据传统的权利要求实践的权利要求中使用序数，例如第一、第二、第三等，即，为了清楚地区分要求保护的要素或其特征等。序数可任意分配，或简单地按照引入元素的顺序分配。使用这些数字并不表示任何其他关系，例如操作顺序、这些元素的相对位置等。此外，用于指代权利要求中的元素的序数不应被假定为与说明书中用于指代该权利要求所读出的公开实施例的元素的数字相关，也不应与在无关权利要求中使用的数字表示类似的元素或特征相关。

根据一个实施例，在半导体材料晶圆上限定多个芯片，比如，通过在所述半导体材料晶圆上形成划线。一种微处理器器件，包括嵌入式闪存存储器，所述嵌入式闪存存储器形成在所述微芯片的每个上。在所述晶圆上形成监测器单元，其中所述监测器单元的许多元件与所述存储器阵列的存储器单元的相应元件同时形成，这包括浮置栅极、控制栅极和对应的介电层。在所述监测器单元中形成孔，以延伸通过所述控制栅极来暴露所述浮置栅极的一部分。然后在所述控制栅极的通过所述形成孔的工艺而暴露的部分上形成硅化物保护层。在形成所述硅化物保护层之后，在通过所述形成孔而暴露的所述浮置栅极的部分上形成硅化物接触端子，同时所述硅化物保护层防止在所述控制栅极上形成硅化物。

根据另一个实施例，提供一种方法，包括在半导体材料晶圆上形成多个存储器单元。这包括在沟道区域附近形成所述多个存储器单元中的每个的第一介电层、在所述沟道区域相对的所述第一介电层的一侧形成浮置栅极，以及形成靠近所述浮置栅极并通过第二介电层与之隔离的控制栅极。

所述方法还包括在所述半导体材料晶圆上监测器单元，其包括使用在所述形成多个存储器单元中的每个的第一介电层的同时形成所述监测器单元的第一介电层、在所述形成多个存储器单元的浮置栅极的同时形成所述监测器单元的浮置栅极，以及在所述形成多个存储器单元的控制栅极的同时形成所述监测器单元的控制栅极。然后形成延伸穿过所述监测器单元的控制栅极和居间介电层的孔，以暴露所述监测器单元的浮置栅极的一部分。然后形成硅化物保护层，以覆盖所述控制栅极上通过所述形成孔的工艺而暴露的任何部分。在形成所述硅化物保护层之后，在所述浮置栅极的暴露部分上形成硅化物接触端子。

根据又一个实施例，提供一种方法，其中在半导体晶圆上形成多个基本相同的存储器单元。还通过在所述多个存储器单元中的一个中形成延伸至所述浮置栅极的孔来暴露所述多个存储器单元中的一个的浮置栅极的一部分，形成监测器单元。最后，在所述浮置栅极的暴露的部分上形成硅化物接触端子。当通过所述形成孔来暴露另一种材料且所述暴露的材料易于形成硅化物时，然后在所述浮置栅极的暴露的部分上形成硅化物接触端子之前，除了在所述浮置栅极的暴露的部分上之外，在所述暴露的材料上形成硅化物预防层。

根据一些实施例，提供了一种形成半导体器件的方法，包括：在半导体材料晶圆上限定多个芯片；在所述半导体材料晶圆上限定的所述芯片中的每个上形成多个微处理器器件中的相应一个，每个所述微处理器器件包括嵌入式存储器；在所述半导体材料晶圆上形成监测器单元，包括：形成浮置栅极、控制栅极和对应的介电层；形成延伸穿过所述监测器单元的控制栅极的孔，并暴露所述监测器单元的浮置栅极的一部分；在所述监测器单元的控制栅极的一部分上形成硅化物保护层，所述控制栅极的所述一部分通过形成所述孔而暴露；以及在所述形成硅化物保护层之后，在所述监测器单元的浮置栅极的一部分上形成硅化物接触端子，所述浮置栅极的所述一部分通过形成所述孔而暴露。

在上述方法中，其中，形成所述硅化物保护层包括在执行处理步骤的同时形成硅化物保护层，所述处理步骤与形成所述多个微处理器器件相关。

在上述方法中，包括：在形成所述硅化物接触端子之后，执行所述半导体材料晶圆的化学机械抛光，并暴露所述监测器单元的控制栅极的一部分。

在上述方法中，包括，在执行所述半导体材料晶圆的化学机械抛光之后：将层间介电层沉积在所述半导体材料晶圆上；在所述层间介电层上形成金属层；以及在所述金属层的电迹线和所述硅化物接触端子之间形成电连接器。

在上述方法中，其中，在所述半导体材料晶圆上形成监测器单元包括在所述半导体材料晶圆中的一部分上形成监测器单元，所述半导体材料晶圆中的所述一部分未被限定为所述多个芯片中的一个的一部分。

在上述方法中，其中，在所述半导体材料晶圆上形成监测器单元包括在所述芯片中的每个上形成监测器单元，所述芯片中的每个被限定在所述半导体材料晶圆上。

在上述方法中，其中，形成所述监测器单元的浮置栅极、控制栅极和对应的介电层包括：形成所述监测器单元的相同的第一隧穿介电层和每个嵌入式存储器的存储器单元；形成所述监测器单元的相同的浮置栅极和每个嵌入式存储器的存储器单元；以及形成所述监测器单元的相同的控制栅极和每个嵌入式存储器的存储器单元。

在上述方法中，其中，形成所述监测器单元的浮置栅极、控制栅极和对应的介电层包括：在相应的浮置栅极和对应的擦除栅极之间形成所述监测器单元的相同的第二隧穿介电层和每个嵌入式存储器的存储器单元。

在上述方法中，其中，所述形成硅化物保护层包括在执行处理步骤的同时形成硅化物保护层，所述工艺步骤与在所述半导体材料晶圆上形成多个微处理器器件相关。

在上述方法中，其中，形成所述硅化物保护层包括形成光刻胶保护氧化物层。

在上述方法中，其中，在所述半导体材料晶圆上形成监测器单元包括在所述半导体材料晶圆中的一部分上形成监测器单元，所述半导体材料晶圆中的所述一部分位于任何限定的多个芯片的外部。

在上述方法中，其中，在所述半导体材料晶圆上形成监测器单元包括在所述半导体材料晶圆的划线上形成监测器单元。

根据另一实施例，提供了一种形成半导体器件的方法，包括：在半导体材料晶圆上形成多个相同的存储器单元；形成监测器单元，包括通过在所述多个存储器单元中的一个的一部分中形成孔来暴露所述多个存储器单元中的一个的浮置栅极的一部分；在所述浮置栅极的暴露的部分上形成硅化物接触端子；以及当通过形成所述孔来暴露材料且暴露的材料易于形成硅化物时，在所述浮置栅极的暴露的部分上形成硅化物接触端子之前，除了在所述浮置栅极的暴露的部分上之外，还在所述暴露的材料上形成硅化物预防层。

在上述方法中，其中，形成所述监测器单元包括在所述半导体材料晶圆的划线中形成所述多个存储器单元中的一个。

在上述方法中，其中：在所述多个存储器单元中的一个的一部分中形成孔包括在所述多个存储器单元中的一个的控制栅极中形成孔；并且在所述暴露的材料上形成硅化物预防层包括在所述控制栅极的一部分上形成硅化物预防层，所述控制栅极的所述一部分通过所述在多个存储器单元中的一个的控制栅极中形成孔来暴露。

根据又一实施例，提供了一种半导体器件，包括：半导体材料晶圆；多个芯片，所述多个芯片限定在所述半导体材料晶圆上；存储器阵列，所述存储器阵列形成在所述多个芯片中的每个上；以及监测器单元，所述监测器单元形成在所述半导体材料晶圆上并具有：浮置栅极，所述浮置栅极与所述多个芯片中的每个上形成的所述存储器阵列的存储器单元的浮置栅极相同，第一隧穿介电层，所述第一隧穿介电层与形成在所述多个芯片中的每个上的所述存储器阵列的存储器单元的对应的隧穿介电层相同，硅化物接触端子，所述硅化物接触端子形成在所述浮置栅极上，电连接器，所述电连接器延伸穿过所述监测器单元的控制栅极中形成的孔，以及硅化物保护层，所述硅化物保护层在所述孔内与所述控制栅极接触。

在上述半导体器件中，其中，所述硅化物保护层是光刻胶保护氧化物。

在上述半导体器件中，包括微电子器件和嵌入式存储器，所述微电子器件限定在所述芯片的每个上，所述嵌入式存储器包括所述存储器阵列。

在上述半导体器件中，其中，所述监测器单元形成在一对芯片之间的划线上。

在上述半导体器件中，其中，所述监测器单元是所述半导体材料晶圆上形成的多个监测器单元中的一个。

虽然权利要求中记载的方法和过程步骤可以按照与说明书中公开和描述的步骤顺序相对应的顺序呈现，但除非明确指出，否则在说明书或权利要求中呈现步骤的顺序不限于可以执行步骤的顺序。

本发明的摘要提供作为根据一个实施例的本发明的一些原理的简要概述，且不旨在作为其任何实施例的完整或确定的描述，也不应依赖于定义说明书或权利要求中使用的术语。摘要不限制权利要求的范围。

前述概述了若干实施例的特征，使得本领域技术人员可更好地理解本发明的各方面。本领域技术人员应当理解，他们可以容易地使用本发明作为设计或修改其他过程和结构的基础，以实现相同的目的和/或实现本发明介绍的实施例的相同优点。本领域技术人员还应该认识到，这样的等同构造不脱离本发明的精神和范围，并且在不脱离本发明的精神和范围的情况下，它们可以在本发明中进行各种改变、替换和变更。