动态随机存取存储器
阅读说明：本技术 动态随机存取存储器 (Dynamic random access memory ) 是由 藤冈伸也 池田仁史 于 2018-07-18 设计创作，主要内容包括：本发明提供一种动态随机存取存储器(DRAM)。所述DRAM包括一温度传感器、一动态存储器阵列、一控制电路、多个电力供应电路以及一电力控制电路。温度传感器感测DRAM的操作温度。控制电路耦接至动态存储器阵列,以及存取与管理动态存储器阵列。电力供应电路供电给动态存储器阵列与控制电路。电力控制电路控制所述多个电力供应电路的供电输出。当DRAM进入自刷新模式时,电力控制电路依照DRAM的操作温度而选择性地切换于低功率控制状态与通常功率控制状态之间。(The present invention provides Dynamic Random Access Memories (DRAMs) including a temperature sensor, a dynamic memory array, a control circuit, a plurality of power supply circuits, and a power control circuit.)
技术领域
本发明涉及一种存储器，尤其涉及一种动态随机存取存储器(dynamic randomaccess memory,DRAM)。
背景技术
最近，窄频物联网(Narrow Band Internet of Things,NB-IoT，例如可穿戴设备、移动设备等)的产品需要具有大约百万比特存储器容量的低功率存储器。因此，像是伪静态随机存取存储器(pseudo static random access memory，pSRAM)这样的低功率动态随机存取存储器被广泛地应用于NB-IoT中。但是，这类存储器在自刷新模式(self-refreshmode)下所消耗的电流往往不容忽视。
发明内容
本发明的目的在于提供一种动态随机存取存储器，用于在自刷新(self-refresh)模式中进一步降低DRAM的功率。
本发明的实施例提供一种动态随机存取存储器。所述动态随机存取存储器包括一温度传感器、一动态存储器阵列、一控制电路、多个电力供应电路以及一电力控制电路。温度传感器感测动态随机存取存储器的操作温度。控制电路耦接至动态存储器阵列，以及存取与管理动态存储器阵列。电力供应电路供电给动态存储器阵列与控制电路。电力控制电路控制所述多个电力供应电路的供电输出。当动态随机存取存储器进入自刷新模式时，电力控制电路依照动态随机存取存储器的操作温度而选择性地切换于低功率控制状态与通常功率控制状态之间。
本发明的实施例提供一种动态随机存取存储器。所述动态随机存取存储器包括一动态存储器阵列、一控制电路、多个电力供应电路以及一电力控制电路。控制电路耦接至动态存储器阵列，以及存取与管理动态存储器阵列。电力供应电路提供适当的驱动电压给动态存储器阵列与控制电路。所述多个电力供应电路被分为多个群，其中所述多个群包含第一群。电力控制电路控制所述多个电力供应电路的供电输出。当动态随机存取存储器进入自刷新模式时，电力控制电路选择性地切换于低功率控制状态与通常功率控制状态之间。当电力控制电路操作在低功率控制状态时，以及在内部自刷新命令发出期间中，电力控制电路控制第一群的所述电力供应电路的供电输出从浮接状态切换为激活状态。当电力控制电路操作在低功率控制状态时，以及在内部自刷新命令发出期间结束后，电力控制电路控制第一群的所述电力供应电路的供电输出从激活状态切换回浮接状态。
基于上述，本发明诸实施例所述动态随机存取存储器通过温度传感器来感测操作温度。当动态随机存取存储器进入自刷新模式时，电力控制电路可以依照动态随机存取存储器的操作温度而选择性地切换于低功率控制状态与通常功率控制状态之间。如此一来，本发明诸实施例所述的动态随机存取存储器可以在自刷新模式中进一步管理动态随机存取存储器的功率，以便降低动态随机存取存储器在自刷新模式中所消耗的电流。对于物联网传感器节点(IoT sensor node，例如可穿戴设备和移动设备)来说，由于实现了更长的电池操作时间，其特性非常有吸引力。
详而言之，对于具有自刷新模式的半导体存储器而言，此自刷新模式是由在微控制器或系统单晶片内的存储器控制器所发出的外部命令来致能。进入自刷新模式之后，电力控制电路可以通过温度传感器去检测半导体存储器的操作温度。依据操作温度，温度传感器可以进一步管理半导体存储器的功率。因此，半导体存储器可以在自刷新模式中实现最佳的功率消耗。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依照本发明的一实施例说明具有动态随机存取存储器作为其主存储器的电子系统的电路方块示意图。
图2是依照本发明的一实施例说明图1所示pSRAM的操作模式示意图。
图3是依照本发明的一实施例说明图1所示pSRAM的电路方块示意图。
图4是依照本发明一实施例说明pSRAM的操作方法的流程示意图。
图5A是依照本发明一实施例说明属于第一群的电力供应电路的功率示意图。
图5B是依照本发明一实施例说明在低功率控制状态中，图3所示电压VHLF的波形示意图。
图6是依照本发明一实施例说明属于第二群的电力供应电路的功率示意图。
图7是依照本发明一实施例说明属于第三群的电力供应电路的功率示意图。
附图标记说明
100：电子系统
110：伪静态随机存取存储器(pSRAM)
111：控制电路
111a：输入输出电路
111b：***电路
111c：接收电路
112：动态存储器阵列
113：温度传感器
114：电力控制电路
115a：输入输出电力供应电路
115b：***电力供应电路
115c、115d、115e：感测放大器电力供应电路
115f、115g、115h：存储单元电力供应电路
120：外部装置
AREF：内部自刷新命令
CMD、DQ：接脚
Cont1、Cont2、Cont3：控制信号
ELPEN：自刷新进入命令
ELPEXIT：自刷新退出命令
VBB、VBLH、VHLF、VINT、VIO、VNWL、VOD、VPP：电压
VDD：系统电压
VSS：接地电压
S410～S480：步骤
具体实施方式
在本案说明书全文(包括权利要求)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在附图及实施方式中使用相同标号的大型积体电路元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
以下将以伪静态随机存取存储器作为动态随机存取存储器的一个实现范例。应该注意的是，以下诸实施例虽以伪静态随机存取存储器为例进行说明，但是下述诸实施例的相关说明亦可以应用于具有自刷新模式的其他类型的动态随机存取存储器。
图1是依照本发明的一实施例说明具有动态随机存取存储器作为其主存储器的电子系统100的电路方块(circuit block)示意图。图1所示实施例是以伪静态随机存取存储器(pSRAM)110作为动态随机存取存储器的一个实现范例。图1所示实施例的相关说明亦可以应用于其他类型的动态随机存取存储器。pSRAM 110通过接脚CMD和接脚DQ与外部装置120连接。依照设计需求，所述外部装置120可以是MCU、SoC或是其他运算电路/元件。外部装置120内的存储器控制器(未示出)可以发出外部命令(例如存取命令、管理命令等)给pSRAM110。举例来说，外部装置120可以根据系统事务(system transaction)向pSRAM 110发送外部命令。pSRAM 110根据每个外部命令执行对应操作。
图2是依照本发明的一实施例说明图1所示pSRAM 110的操作模式示意图。上电(poweron)后，pSRAM 110进入待机模式(standby mode)。在待机模式下，pSRAM 110可接受来自外部装置120的外部命令，并依照外部命令执行对应的操作模式。举例来说，当pSRAM110接受来自外部装置120的读命令时，pSRAM 110可以从待机模式进入读模式(readmode)。完成所述读命令后，pSRAM 110可以从读模式返回待机模式。当pSRAM 110接受来自外部装置120的写命令时，pSRAM 110可以从待机模式进入写模式(write mode)。完成所述写命令后，pSRAM 110可以从写模式返回待机模式。当pSRAM 110接受到来自外部装置120的深度掉电命令时，pSRAM 110可以从待机模式进入深度掉电模式(deep power down mode)。当pSRAM 110接受来自外部装置120的唤醒命令时，pSRAM 110可以从深度掉电模式返回待机模式。
基于对pSRAM 110内的动态存储器阵列的管理，pSRAM 110内的控制电路会在适当时间发出自刷新进入(self-refresh entry)命令ELPEN与自刷新退出(self-refreshexit)命令ELPEXIT。当pSRAM 110内的控制电路发出自刷新进入命令ELPEN时，pSRAM 110可以从待机模式进入自刷新模式(self-refresh mode)。当pSRAM 110内的控制电路发出自刷新退出命令ELPEXIT时，pSRAM 110可以从自刷新模式返回待机模式。
或者，外部装置120可以基于对pSRAM 110内的动态存储器阵列的管理而要求pSRAM110进入自刷新模式。在接收到来自外部装置120的进入要求后，pSRAM 110内部可以对应产生自刷新进入命令ELPEN。自刷新进入命令ELPEN可以使pSRAM 110内部的相关电路进入自刷新模式。当pSRAM 110接收到来自外部装置120的退出要求时，pSRAM 110内部可以对应产生自刷新退出命令ELPEXIT，然后pSRAM 110返回待机模式。
图3是依照本发明的一实施例说明图1所示pSRAM 110的电路方块示意图。图3所示pSRAM 110包括控制电路111、动态存储器阵列112、温度传感器113、电力控制电路114以及多个电力供应电路。电力控制电路114可以控制所述多个电力供应电路的供电输出，而所述多个电力供应电路可以供电给动态存储器阵列112与控制电路111。于图3所示实施例中，所述多个电力供应电路包括输入输出电力供应电路115a、***电力供应电路115b、感测放大器电力供应电路115c、感测放大器电力供应电路115d、感测放大器电力供应电路115e、存储单元电力供应电路115f、存储单元电力供应电路115g以及存储单元电力供应电路115h。
控制电路111耦接至动态存储器阵列112。控制电路111可以存取与管理动态存储器阵列112。动态存储器阵列112可包括存储单元阵列、感测放大器、X解码器与Y解码器。温度传感器113感测pSRAM 110的操作温度。在一些实施例中，动态存储器阵列112可以是现有动态存储器阵列，故不再赘述。
当外部装置120要求pSRAM 110进入自刷新模式时，控制电路111可依照pSRAM 110的操作温度而决定将pSRAM 110操作于通常功率控制状态还是低功率控制状态。举例来说，如果pSRAM 110的操作温度高于阈温度(threshold temperature)，控制电路111首先将pSRAM110操作于通常功率控制状态。所述阈温度可以依照设计需求来决定。一旦pSRAM 110的操作温度低于阈温度，控制电路111才会将pSRAM 110操作于低功率控制状态，以使功率消耗降低。
在pSRAM 110进入自刷新模式后，以及在外部装置120要求pSRAM 110离开自刷新模式之前，控制电路111可以依照pSRAM 110的操作温度而将pSRAM 110选择性地切换于通常功率控制状态及低功率控制状态之间。举例来说，在pSRAM 110进入自刷新模式后，当pSRAM 110操作于通常功率控制状态时，若感测到pSRAM 110的操作温度低于阈温度时，控制电路111会将pSRAM 110切换为低功率控制状态；同样地，当pSRAM 110操作于低功率控制状态时，若感测到pSRAM 110的操作温度高于阈温度时，控制电路111会将pSRAM 110切换为通常功率控制状态。
当外部装置120要求pSRAM 110离开自刷新模式时，控制电路111会控制pSRAM 110操作于通常功率状态后，令pSRAM 110回到待机模式。具体而言，当外部装置120要求pSRAM110退出自刷新模式时，若pSRAM 110系操作于通常功率状态，则pSRAM 110会立即回到待机模式。然而，若pSRAM 110系操作于低功率控制状态，则控制电路111会先控制pSRAM110切换为通常功率控制状态后，再令pSRAM 110回到待机模式。
pSRAM 110接收来自外部装置120的外部命令。于图3所示实施例中，控制电路111包括输入输出电路111a、***电路111b以及接收电路111c。***电路111b耦接于输入输出电路111a与动态存储器阵列112之间，以及耦接于接收电路111c与动态存储器阵列112之间。输入输出电力供应电路115a可以供电给输入输出电路111a。系统电压VDD可以供电给接收电路111c。在低功率控制状态下，系统电压VDD可以持续供电(激活)接收电路111c。因此，接收电路111c可以作为在低功率模式下的接收器。当电力控制电路114操作在低功率控制状态时，输入输出电力供应电路115a的供电输出保持于浮接状态(停止提供电压VIO)。当电力控制电路114操作在通常功率控制状态时，输入输出电力供应电路115a的供电输出从浮接状态切换回激活状态(恢复供应电压VIO给输入输出电路111a)。***电力供应电路115b供电给***电路111b。当电力控制电路114操作在低功率控制状态与通常功率控制状态时，***电力供应电路115b的供电输出均保持于激活状态(持续供应电压VINT给***电路111b)。
输入输出电路111a可以提供存取接口给外部装置120。输入输出电路111a可以缓存外部装置120的外部命令，并将所述外部命令传输到***电路111b。在***电路111b中，这样的外部命令被解码并且使得pSRAM 110进入对应模式(如图2所示)。***电路111b通过发出至少一内部命令来管理电力控制电路114与其他电路。所述至少一内部命令包括内部自刷新命令AREF、自刷新进入命令ELPEN或是自刷新退出命令ELPEXIT。当外部命令要求进入自刷新模式时，***电路111b可以对应控制电力控制电路114，以便在自刷新模式中进一步管理pSRAM 110的功率。
图4是依照本发明一实施例说明pSRAM 110的操作方法的流程示意图。在待机模式下，当pSRAM 110收到来自外部装置120的进入自刷新模式的指令后，电力控制电路114可以通过温度传感器113检查pSRAM 110的操作温度，并依据pSRAM 110的操作温度决定功率控制状态。当pSRAM 110进入自刷新模式(步骤S410)时，电力控制电路114可以依照pSRAM110的操作温度而选择性地切换于低功率控制状态(low power control state)(步骤S430)与通常功率控制状态(normal power control state)(步骤S440)之间。
举例来说，在pSRAM 110处于自刷新模式的情况下，当步骤S420判断pSRAM 110的操作温度低于阈温度时，电力控制电路114操作于低功率控制状态(步骤S430)。在电力控制电路114操作于低功率控制状态的情况下，电力控制电路114可以持续检查pSRAM 110的操作温度(步骤S420)，并依照pSRAM 110的操作温度而决定是否离开低功率控制状态而进入通常功率控制状态(步骤S440)。当步骤S420判断pSRAM 110的操作温度高于阈温度时，电力控制电路114操作于通常功率控制状态(步骤S440)。
在电力控制电路114操作于通常功率控制状态的情况下，电力控制电路114可以持续检查pSRAM 110的操作温度(步骤S420)，并依照pSRAM 110的操作温度而决定是否离开通常功率控制状态(步骤S440)而进入低功率控制状态(步骤S430)。当步骤S420判断pSRAM110的操作温度低于阈温度时，电力控制电路114操作于低功率控制状态(步骤S430)。
亦即，不论pSRAM 110是操作于低功率控制状态(步骤S430)或通常功率控制状态(步骤S440)，pSRAM 110都会持续使用温度传感器113来检查pSRAM 110的操作温度，并判断pSRAM 110是否应该切换操作于通常功率控制状态(步骤S440)或低功率控制状态(步骤S430)。
在通常功率控制状态(步骤S440)和低功率控制状态(步骤S430)下，控制电路111可以等待从外部装置120接收的退出命令(步骤S450与步骤S460)。当外部装置120要求pSRAM110离开自刷新模式时，pSRAM 110首先检查功率控制状态。当pSRAM 110处于通常功率控制状态(步骤S440)时，若pSRAM 110收到来自外部装置120的退出命令(步骤S460“有”)，则pSRAM 110会直接退出自刷新模式并返回待机模式(步骤S470)。在低功率控制状态(步骤S430)下，若pSRAM 110收到来自外部装置120的退出命令(步骤S450“有”)，则电力控制电路114会先离开低功率控制状态(步骤S430)而进入通常功率控制状态(步骤S480)，在进入通常功率控制状态后，pSRAM 110便自动退出自刷新模式并返回待机模式(步骤S470)。
依照设计需求，pSRAM 110的所述多个电力供应电路可以被分为多个群。举例来说，在图3所示实施例中，提供电压VHLF的感测放大器电力供应电路115e与提供电压VPP的存储单元电力供应电路115f属于第一群，提供电压VIO的输入输出电力供应电路115a与提供电压VOD的感测放大器电力供应电路115c属于第二群，提供电压VNWL的存储单元电力供应电路115g与提供电压VBB的存储单元电力供应电路115h属于第三群，而提供电压VINT的***电力供应电路115b与提供电压VBLH的感测放大器电力供应电路115d属于第四群。电力控制电路114通过控制信号Cont1来控制属于第一群的电力供应电路，通过控制信号Cont2来控制属于第二群的电力供应电路，以及通过控制信号Cont3来控制属于第三群的电力供应电路。下述表1说明了已被分群的这些电力供应电路操作在通常功率控制状态及低功率控制状态的控制策略。
表1：电力供应电路的控制表
在这个表1中，电压VPP和电压VNWL是用来控制在动态存储器阵列112中的存储单元。电压VPP用来打开存储单元，而电压VNWL用来关闭存储单元。电压VOD、电压VBLH和电压VHLF是用来管理控制在动态存储器阵列112中的感测放大器。电压VOD和电压VBLH是用来保证数据的高逻辑电平。电压VHLF可以在待机状态下将位线电平箝制于VBLH/2，这意味着当pSRAM 110处于待机模式时，需要使位线的电压设为VBLH的1/2。换句话说，VHLF＝VBLH/2。电压VINT是用来管理***电路111b，而电压VIO则是用来管理输入输出电路111a。电压VBB是用来提供在动态存储器阵列112中的存储单元的背偏置电平(back biaslevel)。图3与表1所述这些电压的准位可以依照设计需求来决定。举例来说(但不限于此)，VPP＝2.85V、VOD＝1.8V、VINT＝1.1V、VIO＝1.1V、VBLH＝1.1V、VHLF＝0.55V、VNWL＝-0.15V、VBB＝-0.5V。VDD＝1.8V、VSS＝0V。
依据图4的相关说明，基于温度传感器113的操作温度的检测结果，电力控制电路114可以选择性地切换于低功率控制状态与通常功率控制状态之间。在通常功率控制状态中，电力控制电路114可以激活(active)输入输出电力供应电路115a、感测放大器电力供应电路115c、感测放大器电力供应电路115e、存储单元电力供应电路115f、存储单元电力供应电路115g以及存储单元电力供应电路115h。在激活状态中，输入输出电力供应电路115a提供电压VIO(此时电压VIO的准位相同于电压VINT)，***电力供应电路115b提供电压VINT，感测放大器电力供应电路115c提供电压VOD，感测放大器电力供应电路115d提供电压VBLH，感测放大器电力供应电路115e提供电压VHLF，存储单元电力供应电路115f提供电压VPP，存储单元电力供应电路115g提供电压VNWL，以及存储单元电力供应电路115h提供电压VBB。
图5A是依照本发明一实施例说明属于第一群的电力供应电路的功率示意图。于图5A中，横轴表示时间，而纵轴表示功率。当电力控制电路114操作在通常功率控制状态时，电力控制电路114控制属于第一群的电力供应电路的供电输出保持于激活状态。依据图4的相关说明，电力控制电路114可以将属于第一群的电力供应电路从通常功率控制状态(激活状态)切换于低功率控制状态。在低功率控制状态中，属于第一群的电力供应电路的供电输出可以依照内部自刷新命令AREF而操作于浮接(floating)状态或激活状态。因此，电力控制电路114可以在自刷新模式中进一步管理属于第一群的电力供应电路的功率，以降低这些电力供应电路的功率(如图5A所示)。
图5B是依照本发明一实施例说明在低功率控制状态中，图3所示感测放大器电力供应电路115e的电压VHLF的波形示意图。属于第一群的其他电力供应电路(例如存储单元电力供应电路115f)可以参照感测放大器电力供应电路115e的相关说明来类推，故不再赘述。于图5B中，横轴表示时间，而纵轴表示电压准位。在低功率控制状态中，感测放大器电力供应电路115e的供电输出通常保持于浮接状态(内部自刷新命令发出期间PAREF除外)。所述内部自刷新命令发出期间PAREF的时间长度可以依照设计需求来决定。举例来说，在图5B所示实施范例中，从内部自刷新命令AREF前1.5微秒(μs)至内部自刷新命令AREF后0.5μs的这段期间被定义为所述内部自刷新命令发出期间PAREF。在这段内部自刷新命令发出期间PAREF，电力控制电路114可以通过控制信号Cont1来控制感测放大器电力供应电路115e。基于控制信号Cont1，感测放大器电力供应电路115e的供电输出可以在内部自刷新命令发出期间PAREF中从浮接状态切换为激活状态，以便pSRAM 110的动态存储器阵列112进行自刷新操作。由于自刷新电路的电流消耗和漏电流相对较大，因此在自刷新操作结束后，自刷新电路被管理为停止操作(亦即，在自刷新完成后自刷新电路的供电源的供电输出变成浮接)。所以，在内部自刷新命令发出期间PAREF结束后，电力控制电路114通过控制信号Cont1来控制感测放大器电力供应电路115e的供电输出从激活状态切换回浮接状态。因此，电力控制电路114可以在自刷新模式中进一步管理感测放大器电力供应电路115e的功率，以降低感测放大器电力供应电路115e的功率。
图6是依照本发明一实施例说明属于第二群的电力供应电路的功率示意图。于图6中，横轴表示时间，而纵轴表示功率。当电力控制电路114操作在通常功率控制状态时，电力控制电路114控制属于第二群的电力供应电路的供电输出保持于激活状态。在自刷新模式下，属于第二群的电力供应电路的供电输出不是必要的。依据图4的相关说明，电力控制电路114可以将属于第二群的电力供应电路从通常功率控制状态(激活状态)切换于低功率控制状态。在低功率控制状态中，属于第二群的电力供应电路的供电输出可以操作于浮接状态，以减少漏电流。当电力控制电路114操作在通常功率控制状态时，电力控制电路114控制第二群的电力供应电路的供电输出从浮接状态切换回激活状态。因此，电力控制电路114可以在自刷新模式中进一步管理属于第二群的电力供应电路的功率，以降低这些电力供应电路的功率(如图6所示)。
图7是依照本发明一实施例说明属于第三群的电力供应电路的功率示意图。于图7中，横轴表示时间，而纵轴表示功率。当电力控制电路114操作在通常功率控制状态时，电力控制电路114控制属于第三群的电力供应电路的供电输出保持于激活状态。依据图4的相关说明，电力控制电路114可以将属于第三群的电力供应电路从通常功率控制状态(激活状态)切换于低功率控制状态。在低功率控制状态中，属于第三群的电力供应电路的供电输出可以被箝制(clamp)于接地电压VSS。举例来说，电压VBB和电压VNWL被用来在高温下保持存储单元数据(cell data)，但实际上在室温下并不需要使用。所以，如果pSRAM 110的操作温度低于阈温度，电压VBB和电压VNWL可以被箝制到接地电压VSS。当电力控制电路114操作在通常功率控制状态时该电力控制电路114控制属于第三群的电力供应电路的供电输出回复于激活状态，如表1所示。因此，电力控制电路114可以在自刷新模式中进一步管理属于第三群的电力供应电路的功率，以降低这些电力供应电路的功率(如图7所示)。
请参照表1、图3与图4。当电力控制电路114操作在低功率控制状态与通常功率控制状态时，电力控制电路114控制属于第四群的电力供应电路的供电输出均保持于激活状态。例如，***电路111b需要电压VINT，以便定期发出内部自刷新命令AREF。即使在自刷新模式下，***电力供应电路115b应该保持激活状态，以便持续不间断地供应电压VINT给***电路111b。另一方面，电压VBLH的消耗电流非常低，所以感测放大器电力供应电路115d也可以保持于激活状态。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求所界定者为准。
本发明诸实施例所述pSRAM及其操作方法可以通过温度传感器来感测pSRAM的操作温度。当pSRAM进入自刷新模式时，电力控制电路可以依照pSRAM的操作温度而选择性地切换于低功率控制状态与通常功率控制状态之间。如此一来，在自刷新模式中pSRAM的功率可以进一步被管理，以便降低pSRAM在刷新模式中所消耗的电流。应该注意的是，本发明诸实施例以pSRAM为例进行说明，但是本发明诸实施例也可以应用于具有自刷新模式的DRAM(动态随机存取存储器)。