阅读说明：本技术 一种修调电路 (trimming circuits ) 是由 张明 王新安 汪波 焦炜杰 杨金权 马学龙 于 2018-07-19 设计创作，主要内容包括：本专利申请提供一种修调电路,PAD通过金属线连接金属熔丝FUSE、电阻R1,金属熔丝FUSE另一端接地,电阻R1的另一端接反相器Ⅰ(CMOS1)输入端,反相器Ⅰ(CMOS1)的输出端接或门的输入端A,或门的输入端B接比较器U的输出端,比较器U的输入端接探针,或门的输出端接MOS管Ⅰ的栅极,MOS管Ⅰ的源极接电源AVDD、漏极接MOS管Ⅱ源极,MOS管Ⅱ的栅极接控制部分、漏极接控制offset的调整部分,本专利申请通过探针引入电流至PAD,烧断金属熔丝,电流经电阻R1、反相器Ⅰ(CMOS1)后,高电平变低电平,而经比较器至或门B输入端的电平为高电平,MOS管Ⅰ、MOS管Ⅱ导通,修调offset,同时还可根据控制部分输入的信号切换至控制负offset的调整部分的修调,利用上述结构进行芯片的失调电压以及温漂的调整,在微小的代价下,提高芯片的性能指标。(The application provides trimming circuits, wherein, the PAD is connected with a metal FUSE FUSE and a resistor R1 through a metal wire, the other end of the metal FUSE FUSE is grounded, the other end of the resistor R1 is connected with the input end of an inverter I (CMOS 1), the output end of the inverter I (CMOS 1) is connected with the input end A of or the input end B of is connected with the output end of a comparator U, the input end of the comparator U is connected with a probe or the output end of is connected with the grid of an MOS tube I, the source of the MOS tube I is connected with a power supply AVDD, the drain is connected with the source of the MOS tube II, the grid of the MOS tube II is connected with a control part and the drain is connected with an adjusting part for controlling offset, the current is introduced to the PAD through the probe, the metal FUSE is blown, the high level becomes low after the current passes through the resistor R1 and the inverter I (CMOS 1), the level of the input end of the comparator or B is high level, the MOS tube I and the MOS tube are conducted, the offset is adjusted, and the offset of the voltage of the chip is adjusted by utilizing the above-mentioned indexes, and the small offset of the chip.)

一种修调电路

技术领域

本专利申请涉及半导体领域，尤其涉及一种修调电路，用于调整失调电压（offset）以及其温漂，在微小的代价下，提高芯片的整体性能指标。

背景技术

随着集成电路工艺和设计技术的发展，电路性能要求也越来越高，以便满足广泛的应用需求，但是，电路特性总是会受到半导体制造工艺的非理想因素的影响，这些寄生效应主要表现在电流镜失配、电阻匹配偏差、电阻的温度系数、电阻电容失配、电阻绝对偏差、电阻的温度系数、电阻电容失配、晶体管失配、由封装应力引入的温漂失调和输入失调电压等方面，且这些误差是随机性的，存在芯片与芯片之间、晶圆与晶圆之间、以及批次和批次之间，无法通过仿真软件进行有效的模拟和预测，通过针对性的优化工艺控制精度，可以减少这些非理想因素，但会增加工艺复杂度和芯片的制造成本。

为了在标准工艺上实现高精度的模拟集成电路，对芯片进行制造后调整成为改善是调和温飘、优化电路性能、提高芯片成品率的主流解决方案，修调技术广泛应用于高精度低失调放大器、低温票高性能基准源、射频电路、高性能AD/DA转化器以及搞复杂的SoC芯片中，除了性能改进，为了在同一块芯片上实现不同的性能，也可以通过修调技术对其电路结构和点血参数进行编程，从而满足不同的应用需求。

根据文献“集成电路修调技术分析.黄晓宗.余雷.石建刚.黄文刚.曾未来”所述，目前存在的主流的集成电路修调技术有激光修调、熔丝修调、齐纳击穿二极管、电子熔丝和存储器修调等。

其中，激光修调的基本原理, 是将激光束通过透镜聚焦到电阻膜上, 在瞬时高温作用下, 电阻膜被汽化掉, 在连续的激光脉冲作用下, 随着光束的移动, 电阻膜上形成一条切口, 从而改变了电阻的导电面积( 即电阻方块数), 达到改变电阻( 增大电阻值)的目的。

早在1972年激光修调便使用厚膜电阻的修调，薄膜电阻通常由镍铬合金或者铬硅合金构成，激光局部加热，从而改变局部材料的微观结构或者化学组成，增大总体阻值，激光束光斑直径约为3um-10um的圆形区域，其移动部根据设备精度稍有差异，移动光斑进行激光轰击，连续微调，同时连续监测电阻值的变化，直到获得满意的电阻时才停止修调，精度相对于其他方式来讲精度较高，电阻精度可以达到0.05%以内，同时也具有高成本，且从本质来看，激光调阻同时也是对电阻体的一种损伤。

专利申请内容

本专利申请提供了一种修调电路，对芯片制造后进行调整，确切的说是调整温飘、提高芯片的成品率，为了达到上述目的，本专利申请采用以下技术方案：包括：修调电路、探针，所述修调电路置于芯片上，所述修调电路经过引线与划片槽内的焊盘连接，所述探针连接焊盘，用于引入电流至焊盘。

优选的，所述修调电路包括：金属熔丝FUSE、电阻R1、反相器Ⅰ（CMOS1）、MOS管Ⅰ、MOS管Ⅱ、比较器U、或门，PAD3通过金属线连接金属熔丝FUSE、电阻R1，金属熔丝FUSE另一端接地，电阻R1的另一端接反相器Ⅰ（CMOS1）输入端，反相器Ⅰ（CMOS1）的输出端接或门的输入端A，或门的输入端B接比较器U的输出端，比较器U的输入端接探针，或门的输出端接MOS管Ⅰ的栅极,MOS管Ⅰ的源极接电源AVDD、漏极接MOS管Ⅱ源极，MOS管Ⅱ的栅极接控制部分、漏极接控制offset的调整部分。

优选的，还包括有控制负offset的调整部分修调部分，所述控制负offset的调整部分部分包括：反相器Ⅱ（CMOS2）、MOS管Ⅲ，MOS管Ⅱ的栅极通过引线接在反相器Ⅱ（CMOS2）的输入端，反相器Ⅱ（CMOS2）的输出端接MOS管Ⅲ的栅极，MOS管Ⅲ的源极经引线接至MOS管Ⅰ漏极与MOS管Ⅱ源极的公共端，MOS管Ⅲ的漏极接控制负offset的调整部分。

优选的，电阻R1与反相器Ⅰ（CMOS1）连接的公共端还经过引线接至电源VDD。

优选的，金属熔丝FUSE可埋藏在划片槽表面的钝化层中。

有益效果：本专利申请通过探针引入电流至PAD，烧断金属熔丝，电流经电阻R1、反相器Ⅰ（CMOS1）后，高电平变低电平，而经比较器至或门B输入端的电平为高电平，MOS管Ⅰ、MOS管Ⅱ导通，修调offset，同时还可根据控制部分输入的信号切换至控制负offset的调整部分的修调，利用上述结构进行芯片的失调电压以及温漂的调整，提高芯片的良品率。

具体实施方式

由图1所示可知，本专利申请包括：探针5、修调电路4，修调电路4置于芯片1上，且修调电路4通过金属线连接，探针5引接电流至划片槽2中的焊盘（或PAD）3处，施加瞬间电压脉冲给PAD3，用于开启修调电路4。

图2所示的修调电路4包括：金属熔丝FUSE、电阻R1、反相器Ⅰ（CMOS1）、MOS管Ⅰ、MOS管Ⅱ、比较器U、或门，PAD3通过金属线连接金属熔丝FUSE、电阻R1，金属熔丝FUSE另一端接地，电阻R1的另一端接反相器Ⅰ（CMOS1）输入端，反相器Ⅰ（CMOS1）的输出端接或门的输入端A，或门的输入端B接比较器U的输出端，比较器U的输入端接探针，或门的输出端接MOS管Ⅰ的栅极,MOS管Ⅰ的源极接电源AVDD、漏极接MOS管Ⅱ源极，MOS管Ⅱ的栅极接控制部分、漏极接控制offset的调整部分。

优选的，电阻R1与反相器Ⅰ（CMOS1）连接的公共端还经过引线接至电源VDD。

优选的，还包括有控制负offset的调整部分修调部分，所述控制负offset的调整部分部分包括：反相器Ⅱ（CMOS2）、MOS管Ⅲ，MOS管Ⅱ的栅极通过引线接在反相器Ⅱ（CMOS2）的输入端，反相器Ⅱ（CMOS2）的输出端接MOS管Ⅲ的栅极，MOS管Ⅲ的源极经引线接至MOS管Ⅰ漏极与MOS管Ⅱ源极的公共端，MOS管Ⅲ的漏极接控制负offset的调整部分。

优选的，金属熔丝FUSE可埋藏在划片槽2表面的钝化层中。

优选的，在晶圆中可以设置上述多组独立的修调电路，位于不同的芯片及划片槽2中，利用控制部分统一控制，能够根据需要修调的电压大小，进行任一修调电路的选择、多项修调电路的结合选择。

正常状态时，即处于图2所示的初始状态时，不修调offset：FUSE接地，电阻R1与FUSE公共端电压为低电平，电阻R1与反相器Ⅰ（CMOS1）公共端电平为低（0），经反相器Ⅰ（CMOS1）后低电平变高电平变（0变1）；或门的A输入端为高电平，或门的输出端为高电平，MOS管Ⅰ不满足Ugs>0处于截止状态，不修调offset。

修调offset工作状态时，控制部分给出控制信号（高电平），探针5引入电流至PAD3，瞬间电压下，金属熔丝FUSE烧断，电流经电阻R1、反相器Ⅰ（CMOS1）后，高电平变低电平（1变0），而经比较器至或门B输入端的电平为高电平，MOS管Ⅰ、MOS管Ⅱ导通，修调offset。

同样的，修调控制负offset的调整部分时，控制部分给出负修调控制信号（低电平），此时MOS管Ⅱ截止，且经反相器Ⅱ（CMOS2）后低电平变为高电平，MOS管Ⅲ导通，修调控制负offset的调整部分。

上述实施例仅例示性说明本专利申请的原理及其功效，而非用于限制本专利申请。任何熟悉此技术的人士皆可在不违背本专利申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本专利申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本专利请的权利要求所涵盖。