阅读说明：本技术 具有不同沟道长度的垂直传输鳍式场效应晶体管 (Vertical transfer FinFET with different channel lengths ) 是由 鲍如强 李忠贤 望月省吾 杨振荣 于 2018-06-07 设计创作，主要内容包括：一种形成具有不同沟道长度的多个垂直传输鳍式场效应晶体管(VT FinFETs)的方法,包括：在衬底的第一区域上形成垂直鳍和在衬底的第二区域上形成垂直鳍；在衬底的第二区域上的垂直鳍上形成盖块；在衬底的第一区域上形成第一底部源极/漏极,其中第一底部源极/漏极覆盖第一区域上的垂直鳍的下部；去除盖块；以及在衬底的第二区域中形成第二底部源极/漏极,其中第二底部源极/漏极在衬底的表面下方,其中第二底部源极/漏极不覆盖第二区域上的垂直鳍的下部。(A method of forming a plurality of vertical transfer fin field effect transistors (VT FinFETs) having different channel lengths, comprising: forming a vertical fin on a first region of a substrate and a vertical fin on a second region of the substrate; forming a cap block on the vertical fin on the second region of the substrate; forming a first bottom source/drain on a first region of a substrate, wherein the first bottom source/drain overlies a lower portion of the vertical fin on the first region; removing the cover block; and forming a second bottom source/drain in a second region of the substrate, wherein the second bottom source/drain is below the surface of the substrate, wherein the second bottom source/drain does not cover a lower portion of the vertical fin on the second region.)

具有不同沟道长度的垂直传输鳍式场效应晶体管

技术领域

本发明一般涉及在同一衬底上形成多个垂直传输鳍式场效应晶体管(VTFinFET)，更具体地，涉及通过利用外延生长和离子注入两者以形成底部源极/漏极，形成具有不同沟道长度的VT FinFET，同时保持均匀的间隔物厚度。

背景技术

场效应晶体管(FET)通常具有源极、沟道和漏极，其中电流从源极流向漏极，以及控制通过沟道的电流的栅极。场效应晶体管(FET)可以具有各种不同的结构，例如，FET已经被制造为具有形成在衬底材料本身中的源极、沟道和漏极，其中电流水平地流动(即，在衬底的平面中)，并且FinFET已经被形成为具有从衬底向外延伸的沟道，但是其中电流也从源极水平地流动到漏极。与栅极平行于衬底平面的金属氧化物半导体场效应晶体管(MOSFET)相比，FinFET的沟道可以是薄的近似矩形Si的直立板，通常称为在鳍上具有栅极的鳍。

根据源极和漏极的掺杂，可以形成n型FET(NFET)或p型FET(PFET)。NFET和PFET可以耦合以形成互补金属氧化物半导体(CMOS)器件，其中p沟道MOSFET和n沟道MOSFET耦合在一起。

随着器件尺寸的不断减小，形成各个部件和电触点变得更加困难。因此，需要一种方法，其保持传统FET结构的积极方面，同时克服由形成较小器件部件所产生的按比例缩小问题，包括沟道长度和栅极电介质厚度。

因此，在本领域中需要解决上述问题。

发明内容

从第一方面来看，本发明提供了一种形成具有不同沟道长度的多个垂直传输鳍式场效应晶体管(VT FinFET)的方法，包括：在衬底的第一区域上形成垂直鳍，和在衬底的第二区域上形成垂直鳍；在衬底的第二区域上的垂直鳍上形成盖块；在衬底的第一区域上形成第一底部源极/漏极，其中第一底部源极/漏极覆盖第一区域上的垂直鳍的下部；去除盖块；以及在衬底的第二区域中形成第二底部源极/漏极，其中第二底部源极/漏极在衬底的表面之下，其中第二底部源极/漏极不覆盖第二区域上的垂直鳍的下部。

从另一方面来看，本发明提供了一种形成具有不同沟道长度的多个垂直传输鳍式场效应晶体管(VT FinFET)的方法，该方法包括：在衬底上形成多个垂直鳍，其中多个垂直鳍中的至少一个在衬底的第一区域上，以及多个垂直鳍中的至少一个在衬底的第二区域上；在衬底的第二区域上的多个垂直鳍中的至少一个上形成盖块；在衬底的第一区域上形成第一底部源极/漏极，其中第一底部源极/漏极是通过在衬底的第一区域上外延生长形成；去除盖块；在衬底的第二区域中形成第二底部源极/漏极，其中第二底部源极/漏极通过离子注入到衬底的第二区域中形成，并且其中第一底部源极/漏极和第二底部源极/漏极处于衬底上的两个不同高度；以及在衬底的第一区域上的第一底部源极/漏极上形成第一底部间隔物，在衬底的第二区域上的第二底部源极/漏极上形成第二底部间隔物。

从另一方面来看，本发明提供了具有不同沟道长度的多个垂直传输鳍式场效应晶体管(VT FinFET)，包括：衬底的第一区域上的垂直鳍和衬底的第二区域上的垂直鳍；衬底的第一区域上的第一底部源极/漏极，其中第一底部源极/漏极覆盖第一区域上的垂直鳍的下部；在衬底的第二区域中的第二底部源极/漏极，其中第一底部源极/漏极和第二底部源极/漏极处于衬底上的两个不同高度；以及在衬底的第一区域上的第一底部源极/漏极上的第一底部间隔物，以及在衬底的第二区域上的第二底部源极/漏极上的第二底部间隔物。

根据本发明的实施例，提供了一种形成具有不同沟道长度的多个垂直传输鳍式场效应晶体管(VT FinFET)的方法。该方法包括在衬底的第一区域上形成垂直鳍和在衬底的第二区域上形成垂直鳍。该方法还包括在衬底的第二区域上的垂直鳍上形成盖块。该方法还包括在衬底的第一区域上形成第一底部源极/漏极，其中第一底部源极/漏极覆盖第一区域上的垂直鳍的下部。该方法还包括去除盖块并在衬底的第二区域中形成第二底部源极/漏极，其中第二底部源极/漏极在衬底的表面下方，其中第二底部源极/漏极不覆盖第二区域上的垂直鳍的下部。

根据本发明的另一个实施例，提供了一种形成具有不同沟道长度的多个垂直传输鳍式场效应晶体管(VT FinFET)的方法。该方法包括在衬底上形成多个垂直鳍，其中多个垂直鳍中的至少一个在衬底的第一区域上，并且多个垂直鳍中的至少一个在衬底的第二区域上。该方法还包括在衬底的第二区域上的多个垂直鳍中的至少一个上形成盖块。该方法还包括在衬底的第一区域上形成第一底部源极/漏极，其中通过在衬底的第一区域上外延生长来形成第一底部源极/漏极。该方法还包括去除盖块。该方法还包括在衬底的第二区域中形成第二底部源极/漏极，其中通过离子注入到衬底的第二区域中形成第二底部源极/漏极，并且其中第一底部源极/漏极和第二底部源极/漏极处于衬底上的两个不同高度。该方法还包括在衬底的第一区域上的第一底部源极/漏极上形成第一底部间隔物，以及在衬底的第二区域上的第二底部源极/漏极上形成第二底部间隔物。

根据本发明的又一个实施例，提供了具有不同沟道长度的多个垂直传输鳍式场效应晶体管(VT FinFET)。多个垂直传输鳍式场效应晶体管包括在衬底的第一区域上的垂直鳍和在衬底的第二区域上的垂直鳍。多个VT FinFET进一步包括在衬底的第一区域上的第一底部源极/漏极，其中第一底部源极/漏极覆盖第一区域上的垂直鳍的下部。多个VTFinFET还包括在衬底的第二区域中的第二底部源极/漏极，其中第一底部源极/漏极和第二底部源极/漏极在衬底上处于两个不同的高度。多个VT FinFET进一步包括在衬底的第一区域上的第一底部源极/漏极上的第一底部间隔物，以及在衬底的第二区域上的第二底部源极/漏极上的第二底部间隔物。

这些和其他特征和优点将从其说明性实施例的以下详细描述中变得显而易见，该详细描述将结合附图来阅读。

附图说明

以下描述将参考以下附图提供优选实施例的细节，其中：

图1是示出根据本发明实施例的衬底上的多个鳍模板的截面侧视图；

图2是示出根据本发明实施例的由衬底形成的多个垂直鳍的截面侧视图；

图3是示出根据本发明实施例的形成在多个垂直鳍上的保护性内衬的截面侧视图；

图4是示出根据本发明实施例的在从衬底表面去除保护性内衬之后衬底的暴露部分的截面侧视图；

图5是示出根据本发明实施例的用于形成暴露的鳍延伸部的进一步凹陷的衬底的截面侧视图；

图6是示出根据本发明实施例的在衬底的第一区域上的暴露的垂直鳍和在衬底的第二区域上的垂直鳍的子集上形成的盖块的截面侧视图；

图7是示出根据本发明实施例的在与暴露的鳍延伸部邻接的衬底的第一区域上形成的第一底部源极/漏极的截面侧视图；

图8是示出根据本发明实施例的形成在第一区域中的第一底部源极/漏极上和第二区域中的衬底上的保护性外部衬垫的截面侧视图；

图9是示出根据本发明实施例的在去除保护性外部衬里的一部分之后暴露的第一底部源极/漏极和暴露的衬底的截面侧视图；

图10是示出根据本发明实施例的在垂直鳍下的衬底的第二区域中形成的第二底部源极/漏极的形成的截面侧视图；

图11是示出根据本发明实施例的从底部源极/漏极到第一区上的暴露的鳍部延伸部和第二区中的垂直鳍下方的区域的掺杂剂扩散的截面侧视图；

图12是示出根据本发明实施例的在第一区域的一部分和第二区域的一部分上的硬掩模覆盖部分以及在衬底中形成的隔离区域的截面侧视图；

图13是示出根据本发明实施例的形成在衬底中的隔离区域的截面侧视图，该隔离区域将第一底部源极/漏极与第二底部源极/漏极分开；

图14是示出根据本发明实施例的形成在衬底的第一区域和第二区域上的底部源极/漏极上的底部间隔物的截面侧视图；

图15是示出根据本发明实施例的形成在底部间隔物上的栅极电介质层和形成在栅极电介质层上的工作功能层的截面侧视图；

图16是示出根据本发明实施例的形成在工作功能层上的覆盖层和形成在覆盖层上的填充层的截面侧视图；

图17是示出根据本发明的实施例的凹陷的填充层、覆盖层、工作功能层和栅极电介质层的截面侧视图；

图18是示出根据本发明的实施例的形成在凹陷的填充层、覆盖层、工作功能层和栅极电介质层上的顶部间隔物的截面侧视图；

图19是示出根据本发明实施例的在去除鳍模板之后的凹陷垂直鳍的截面侧视图；以及

图20是根据本发明的实施例的示出形成在垂直鳍的顶面上的顶部源极/漏极的截面侧视图。

具体实施方式

本发明的实施例一般涉及通过使用不同的制造工艺形成底部源极/漏极，同时保持相同的工艺以形成垂直鳍、顶部间隔物和底部间隔物，来在相同衬底上形成具有不同沟道长度的垂直传输鳍式场效应晶体管(VT FinFET)。在同一衬底上形成具有不同沟道长度的垂直传输鳍式场效应晶体管(VT FinFET)可以提供平衡电路性能和功耗。

本发明的实施例一般涉及使用外延生长以升高顶表面来在衬底的第一区域上形成底部源极/漏极，以及使用离子注入以保持第二区域中的衬底的高度来在衬底的第二区域上形成底部源极/漏极。在衬底的区域上利用生长工艺允许控制邻近于第二区域中的垂直鳍的最终表面高度，而使用掺杂剂植入工艺避免表面高度的改变。

本发明的实施例一般涉及通过同时在第一区域和第二区域上形成底部间隔物，在具有不同高度的垂直鳍上形成具有均匀厚度的底部间隔物。维持均匀的底部间隔物厚度和均匀的顶部间隔物厚度可以避免垂直鳍的掺杂延伸区域和与底部源极/漏极的接合点的尺寸的变化，并且避免高的寄生源极/漏极电阻。

本发明可以应用的示例性应用/用途包括但不限于：利用VTFinFET、逻辑器件和存储器件形成互补金属氧化物半导体(CMOS)器件。

现在参考附图，其中相同的数字表示相同或相似的元件，首先参考图1，示出了根据本发明的实施例的衬底上的多个鳍模板的截面侧视图。

在一个或多个实施例中，衬底110可以是具有有源表面半导体层的半导体或绝缘体。衬底可以包括为衬底的其它层提供机械支撑的载体层。基底可包括结晶、半结晶、微晶或非晶区。衬底可以基本上(即，除了污染物之外)是单一元素(例如，硅)，主要(即，掺杂)是单一元素，例如，硅(Si)或锗(Ge)，和/或衬底可以包括化合物，例如，Al2O3、SiO2、GaAs、SiC、Si：C或SiGe。

衬底还可以具有多个材料层，例如，绝缘体上半导体衬底(SeOI)，诸如绝缘体上硅衬底(SOI)、绝缘体上锗衬底(GeOI)或绝缘体上硅锗衬底(SGOI)。衬底还可以具有形成衬底的其它层，包括高k氧化物和/或氮化物。

在一个或多个实施例中，衬底110可以是半导体晶片，例如硅晶片。在各种实施例中，衬底可以是单晶硅(Si)、硅锗(SiGe)或III-V半导体(例如GaAs)晶片，或者具有单晶硅(Si)、硅锗(SiGe)或III-V半导体(例如GaAs)表面/活性层。

在一个或多个实施例中，可以在衬底的表面上形成鳍模板层，并且对鳍模板层进行图案化以形成一个或多个鳍模板121。鳍模板层可为毯覆式沉积，且光刻工艺用于图案化及蚀刻鳍模板层。在各种实施例中，可以通过侧壁图像转移(SIT)工艺、自对准双图案化(SADP)工艺或自对准四图案化(SAQP)工艺来形成多个鳍模板121，以提供紧密的间距。在各种实施例中，直接印刷可以用于从鳍模板层提供鳍模板121。

在各种实施例中，鳍模板121可以是氧化硅(SiO)、氮化硅(SiN)、氮氧化硅(SiON)、碳氮化硅(SiCN)、硼氮化硅(SiBN)、碳化硅(SiC)、硼碳化硅(SiBC)、硼氮化硅(SiBCN)、碳化硼(BC)、氮化硼(BN)或其组合，其中鳍模板121可以包括一个或多个层。

图2是根据本发明的实施例的示出了由衬底形成的多个垂直鳍的截面侧视图。

在一个或多个实施例中，可以使用定向蚀刻(例如，反应离子蚀刻(RIE))从衬底110形成垂直鳍111，其中(一个或多个)鳍模板121掩蔽衬底110的一部分。

在各种实施例中，可以通过侧壁图像转移(SIT)工艺、自对准双图案化(SADP)工艺或自对准四图案化(SAQP)工艺来形成多个垂直鳍111，以提供垂直鳍111之间的紧密间距。浸没式光刻可以直接印刷到约78nm的间距。远紫外光刻(也称为EUV或EUVL)被认为是使用远紫外(EUV)波长的下一代光刻技术，可以将印刷引导到小于50nm的节距。自对准双图案化(SADP)可以实现低至约40nm至60nm的鳍间距。自对准四重图案化(SAQP)可以用于下降到40nm以下的鳍间距。这些其它过程也是可以预期的，并且权利要求和本发明的范围不应限于具体示出的特征。

垂直鳍111可以是与衬底110相同的材料。垂直鳍111可具有约20nm至约80nm范围内的高度，或约30nm至约60nm范围内的高度，但也可预期其它高度。

图3是根据本发明的实施例的示出形成在多个垂直鳍上的保护性内衬的截面侧视图。

在一个或多个实施例中，保护性内衬130可形成在多个垂直鳍111、鳍模板121和衬底110的暴露表面上，其中保护性内衬130可通过保形沉积形成，例如原子层沉积(ALD)或等离子体增强原子层沉积(PEALD)。

保护性内衬130可以是氧化硅(SiO)、氮化硅(SiN)、氮氧化硅(SiON)、碳氮化硅(SiCN)、硼氮化硅(SiBN)、碳化硅(SiC)、硼碳化硅(SiBC)、硼氮化硅(SiBCN)、碳化硼(BC)、氮化硼(BN)或其组合。保护性内衬130可以是与鳍模板121相同的材料，或者材料可以不同以允许选择性蚀刻。

图4是根据本发明的实施例的示出在从衬底表面去除保护性内衬之后衬底的暴露部分的横截面侧视图。

在一个或多个实施例中，可以使用定向蚀刻(例如，RIE)从衬底表面和鳍模板121的顶表面去除保护性内衬130的部分。保护性内衬130的去除可暴露衬底110的邻近于垂直鳍111的部分。

图5是根据本发明的实施例的示出了形成暴露的鳍延伸部的进一步凹陷的衬底的截面侧视图。

在一个或多个实施例中，通过去除衬底的上部，可以进一步使衬底表面凹陷，其中可以使用选择性定向蚀刻(例如RIE)去除衬底。使衬底表面凹陷可以在每个垂直鳍111和保护性内衬130下方形成鳍延伸部112，这在垂直鳍侧壁的一部分上留下保护性内衬区段131。暴露所得鳍延伸部112的侧壁。

在各种实施例中，衬底可凹陷到约15nm到约50nm范围内或约20nm到约35nm范围内的深度。凹陷深度可以在约15nm至约50nm的范围内，或在约20nm至约35nm的范围内增加鳍高度。

图6是根据本发明实施例的示出了在衬底的第一区域上的暴露的垂直鳍和在衬底的第二区域上的垂直鳍的子集上形成的盖块的截面侧视图。

在一个或多个实施例中，覆盖层可以形成在衬底110和垂直鳍111上。可掩蔽并图案化覆盖层，且使用蚀刻工艺在衬底102的第二区域上形成盖块140，而垂直鳍111、鳍模板和保护性内衬130暴露在衬底101的第一区域上。

盖块140可为氧化硅(SiO)、低k介电材料，例如，氟掺杂氧化硅(例如，氟掺杂玻璃)、碳掺杂氧化硅、多孔氧化硅、基于硅的旋涂聚合材料(例如，原硅酸四乙酯(TEOS)、氢倍半硅氧烷(HSQ)和甲基硅倍半氧烷(MSQ))或其组合。

图7是根据本发明实施例的示出在与暴露的鳍延伸部邻接的衬底的第一区域上形成的第一底部源极/漏极的截面侧视图。

在一个或多个实施例中，第一底部源极/漏极150可以形成在第一区域101中的暴露的衬底110上，其中第一底部源极/漏极150可以通过外延生长工艺形成。第一底部源极/漏极150可以从衬底表面生长到预定高度，其中该高度可以是鳍延伸部112的高度。第一底部源极/漏极150可以覆盖第一区域101上的垂直鳍111的下部，其中下部可以在保护衬垫段131之下。第一底部源极/漏极的形成可以减小第一底部源极/漏极的表面上方的垂直鳍111的高度。

在一个或多个实施例中，第一底部源极/漏极150可以生长到约15nm至约50nm范围内的高度或者约20nm至约35nm范围内的高度(即，厚度)。

在各种实施例中，第一区域101中的第一底部源极/漏极150可被掺杂以成为p型底部源极/漏极或n型底部源极/漏极。第一底部源极/漏极150可以具有与衬底相同的晶向。

图8是根据本发明实施例的示出形成在第一区域中的第一底部源极/漏极上和第二区域中的衬底上的保护性外部衬垫的截面侧视图。

在一个或多个实施例中，可以去除盖块140，其中可以在形成第一底部源极/漏极150之后使用选择性蚀刻(例如，湿法化学蚀刻、干法等离子体蚀刻等)去除盖块140。去除盖块可暴露第二区域102中的衬底110的表面，且暴露第二区域102上的垂直鳍111上的保护性衬底区段131。去除盖块可暴露由第一底部源极/漏极150从第一区域过渡到第二区域而形成的源极/漏极台阶(step)152。第一底部源极/漏极的顶表面处于与衬底表面不同的高度。

在一个或多个实施例中，保护性外部衬里160可以形成在第一底部源极/漏极150、第二区域102中的衬底110的暴露表面上以及两个区域101、102两者上的垂直鳍111上的保护性衬里区段131的暴露部上。

保护性外部衬里160可以是氧化硅(SiO)、氮化硅(SiN)、氮氧化硅(SiON)、碳氮化硅(SiCN)、硼氮化硅(SiBN)、碳化硅(SiC)、硼碳化硅(SiBC)、硼氮化硅(SiBCN)、碳化硼(BC)、氮化硼(BN)或其组合。保护性外部衬里160可以是与保护性内部衬里130相同的材料，或者材料可以不同以允许选择性蚀刻。

图9是根据本发明的实施例的示出在去除保护性外部衬里的一部分之后暴露的第一底部源极/漏极和暴露的衬底的截面侧视图。

在一个或多个实施例中，可以使用选择性定向蚀刻(例如，RIE)从衬底表面、第一底部源极/漏极150和鳍模板121的顶表面去除保护性外部衬里160的部分。去除部分保护性外部衬里160可暴露邻近于第二区域102中的垂直鳍111的衬底110的部分。从鳍模板121的顶表面去除部分保护性外部衬里160可以在垂直鳍111的侧壁上形成保护性外部区段161。

在各种实施例中，保护性外部衬里160及保护性衬里区段131可遮蔽衬底110的直接邻近于垂直鳍111的部分。保护性外部衬里160的部分可保持邻接垂直鳍111的侧壁。保护性外部衬里160的部分也可保持邻接第一底部源极/漏极150的侧壁以形成分离柱162。

图10是根据本发明的实施例的示出了在垂直鳍下的衬底的第二区域中形成的第二底部源极/漏极的形成的截面侧视图。

在一个或多个实施例中，第二底部源极/漏极170可以形成在衬底110的第二区域102中，其中第二底部源极/漏极170可以通过离子注入工艺形成。可以使用任何合适的掺杂技术，包括但不限于离子注入和等离子体掺杂，以在衬底中形成第二底部源极/漏极170。第二底部源极/漏极170可以在衬底110的表面之下，使得第二底部源极/漏极不覆盖第二区域102上的垂直鳍111的下部。因此，第二区域上的垂直鳍111的高度不受第二底部源极/漏极的形成的影响。第一底部源极/漏极和第二底部源极/漏极170可以在同一衬底110上处于两个不同的高度。

在一个或多个实施例中，第二底部源极/漏极170可以在衬底110中形成至在约15nm至约50nm的范围内或在约20nm至约35nm的范围内的深度。

在各种实施例中，第二区域102中的第二底部源极/漏极170可经掺杂以成为p型底部源极/漏极或n型底部源极/漏极。第二底部源极/漏极170可以具有与衬底110相同的晶向。第一底部源极/漏极150和第二底部源极/漏极170可以具有相同的掺杂剂极性类型(即，n型或p型)或不同的极性。

在一个或多个实施例中，第一底部源极/漏极150可具有在约5×10¹⁹/cm3至约1×10²¹/cm3范围内的掺杂浓度。在一个或多个实施例中，第二底部源极/漏极170可以具有在大约5×10¹⁹/cm3至大约1×10²¹/cm3范围内的掺杂浓度。第二底部源极/漏极170的掺杂剂注入可以对第一底部源极/漏极150没有影响。

由于隔离柱162，在第一底部源极/漏极150与第二底部源极/漏极170之间会形成间隙，其中间隙的宽度可以是隔离柱162的厚度。该间隙可以帮助将第一底部源极/漏极150与第二底部源极/漏极170电分离。在第一底部源极/漏极150和第二底部源极/漏极170之间可以形成隔离区。

图11是根据本发明的实施例的示出从底部源极/漏极到第一区域上的暴露的鳍延伸部和第二区域中的垂直鳍下方的区域的掺杂剂扩散的横截面侧视图。

在一个或多个实施例中，可以热处理垂直鳍111、保护性衬里区段131、保护性外部区段161、第一底部源极/漏极150和第二底部源极/漏极170，以使掺杂剂从第一底部源极/漏极150和第二底部源极/漏极170扩散到垂直鳍111的邻接部分中。N型或P型掺杂剂扩散到垂直鳍中可以在第一区域中的垂直鳍中形成掺杂鳍区域114和掺杂延伸区域116，并且在第二区域中的垂直鳍中形成掺杂鳍区域115和掺杂延伸区域117，其中掺杂鳍区域114是未掺杂鳍延伸部112。

在一个或多个实施例中，可以从衬底110、垂直鳍111和鳍模板121去除(例如，蚀刻)保护性衬里区段131、保护性外部区段161和分离柱162，以暴露第一底部源极/漏极150和第二底部源极/漏极170。由于第一底部源极/漏极150覆盖垂直鳍111的一部分，且掺杂延伸区域116缩短了沟道长度，因此衬底110的第二区域102上的垂直鳍111可具有比衬底的第一区域上的垂直鳍111更大的高度。掺杂延伸区域117可以缩短第二区域中的垂直鳍111的沟道长度，但是垂直鳍具有更大的初始高度，从而提供更长的沟道。

图12是示出根据本发明实施例的在第一区域的一部分和第二区域的一部分上的硬掩模覆盖部分以及在衬底中形成的隔离区域的截面侧视图。

在一个或多个实施例中，硬掩模覆盖层可以形成在第一底部源极/漏极150、第二底部源极/漏极170、垂直鳍111和鳍模板121上。可以在硬掩模覆盖层上形成光刻抗蚀剂并对其构图，并且可以去除硬掩模覆盖层的暴露部分以在第一区域101的部分和第二区域102的部分上形成硬掩模覆盖部分165。每个硬掩模覆盖部分165可以覆盖具有不同高度的垂直鳍111。

硬掩模覆盖部分165可以是可以从衬底110、第一底部源极/漏极150、第二底部源极/漏极170、垂直鳍111和鳍模板121选择性去除的材料。

在一个或多个实施例中，可以对硬掩模覆盖层进行图案化，以暴露第一底部源极/漏极150、第二底部源极/漏极170和/或衬底110的部分。可以去除第一底部源极/漏极150、第二底部源极/漏极170和衬底110的部分，以在衬底中形成隔离槽，并增加第一底部源极/漏极150和第二底部源极/漏极170之间的物理距离。由于去除了由于形成第一底部源极/漏极150而在第一区域101中产生的增加的材料厚度，与第二区域102相比，隔离槽在第一区域101中可以具有不同的深度。

可以用绝缘的介电材料(例如，SiO2、低K电介质)填充隔离槽，以在衬底的第一区域101中形成隔离区域118，并在衬底的第二区域102中形成隔离区域119。隔离区域118可邻接隔离区域119，其中第一底部源极/漏极150与第二底部源极/漏极170相邻。由于在第一区域101中蚀刻掉的第一底部源极/漏极150的材料厚度增加，隔离区118可以具有与隔离区119不同的深度(即，厚度)。在第一区域101和第二区域102的接合处，在隔离区119和隔离区118之间可以形成台阶。

图13是示出根据本发明实施例的形成在衬底中的隔离区域的截面侧视图，该隔离区域将第一底部源极/漏极与第二底部源/漏极分离。

在一个或多个实施例中，可以去除硬掩模覆盖部分165以暴露第一底部源极/漏极150、第二底部源极/漏极170和垂直鳍111。

图14是示出根据本发明实施例的形成在衬底的第一区域和第二区域上的底部源极/漏极上的底部间隔物的截面侧视图。

在一个或多个实施例中，可以同时在第一区域101和第二区域102上形成底部间隔物，其中底部间隔物可以覆盖第一底部源极/漏极150、第二底部源极/漏极170和隔离区域118、119。底部间隔物层可以包括可以在衬底的第一区域上的第一底部源极/漏极150上形成的第一底部间隔物180，以及可以在衬底的第二区域上的第二底部源极/漏极170上形成的第二底部间隔物185。

在一个或多个实施例中，第一底部间隔物180和第二底部间隔物185可以同时形成，其中第一底部间隔物180和第二底部间隔物185可以通过定向沉积例如离子束沉积(IBD)、物理气相沉积(PVD)、高密度等离子体(HDP)或其组合同时形成在第一区域101和第二区域102上。在各种实施例中，第一底部间隔物180和第二底部间隔物185可以是氮化硅(SiN)、高K电介质或其组合。

在一个或多个实施例中，第一底部间隔物180和第二底部间隔物185可以具有在约4nm至约8nm范围内的厚度。

图15是示出根据本发明实施例的形成在底部间隔物上的栅极电介质层和形成在栅极电介质层上的工作功能层的截面侧视图。

在一个或多个实施例中，栅极电介质层190可以形成在垂直鳍111、鳍模板121、第一底部间隔物180和第二底部间隔物185上，其中栅极电介质层190可以通过保形沉积(例如，ALD、PEALD)来形成以控制层厚度。

在各种实施例中，栅极电介质层190可以是氧化硅(SiO)、氮化硅(SiN)、高k电介质或其组合。栅极电介质层190可以通过保形沉积来形成以控制层厚度。

在一个或多个实施例中，工作功能层200可以形成在栅极电介质层上。工作功能层200可以是过渡金属氮化物、过渡金属碳化物或其组合。

图16是示出根据本发明实施例的形成在工作功能层上的覆盖层和形成在覆盖层上的填充层的截面侧视图。

在一个或多个实施例中，可以在工作功能层200上形成覆盖层210，其中覆盖层210可以通过保形沉积形成。覆盖层210可以是氮化硅(SiN)。

在一个或多个实施例中，填充层220可形成在覆盖层210上，其中填充层覆盖垂直鳍111和鳍模板121。填充层220可通过填充垂直鳍111之间的空间的毯覆式沉积来形成。覆盖层210可以是氧化硅(SiO)。

覆盖层210和填充层220可以封装由栅极电介质190和工作功能层200形成的栅极结构，其中覆盖层210和填充层220可以电隔离栅极结构。

在各种实施例中，填充层可以沉积在鳍模板121之上，并且化学机械抛光(CMP)用于减小填充层220的高度以暴露覆盖层210的顶表面并提供平滑的平坦表面。

图17是示出根据本发明的实施例的凹陷的填充层、覆盖层、工作功能层和栅极电介质层的截面侧视图。

在一个或多个实施例中，填充层220、覆盖层210、工作功能层200和栅极电介质层190的高度可以减小以形成凹陷。通过形成凹陷，可以暴露垂直鳍111的上部。非选择性定向蚀刻或一系列选择性蚀刻可以用于减小填充层220、覆盖层210、工作功能层200和栅极电介质层190的高度。

图18是示出根据本发明的实施例的形成在凹陷的填充层、覆盖层、工作功能层和栅极电介质层上的顶部间隔物的截面侧视图。

在一个或多个实施例中，顶部间隔物230可以形成在垂直鳍111、填充层220、覆盖层210、工作功能层200和栅极电介质层190上。顶部间隔物230可毯覆式沉积及回蚀。鳍模板121可以暴露在顶部间隔物230上方。

图19是示出根据本发明的实施例的在去除鳍模板之后的凹陷的垂直鳍的横截面侧视图。

可以去除暴露的鳍模板121以暴露垂直鳍111的下层顶表面，其中可以使用选择性蚀刻去除鳍模板121。

可去除垂直鳍的上部以在顶部间隔物230中形成沟槽，其中垂直鳍111的顶部表面可减小到顶部间隔物230的底部表面以下。

图20是根据本发明的实施例的示出形成在垂直鳍的顶表面上的顶部源极/漏极的截面侧视图。

在一个或多个实施例中，顶部源极/漏极240、245可形成于垂直鳍111的暴露的顶部表面上。顶部源极/漏极240、245可外延生长在单晶垂直鳍111上，其中顶部源极/漏极240、245可延伸到顶部间隔物230的顶部表面上方。

在各种实施例中，衬底的第一区域101上的垂直鳍111可具有在约20nm到约80nm的范围内或在约30nm到约60nm的范围内的高度，但还预期其它高度。衬底的第二区域102上的垂直鳍111可具有在约35nm至约130nm范围内或在约50nm至约95nm范围内的高度，但也可预期其它高度。在各种实施例中，衬底的第一区域101上的垂直鳍111可具有与第二区域102上的垂直鳍111的高度差，所述高度差在约15nm到约50nm的范围内，或在约20nm到约35nm的范围内。

在一个或多个实施例中，第一底部源极/漏极150和第一顶部源极/漏极240可以是第一区域101上的n型源极/漏极，并且第二底部源极/漏极170和第二顶部源极/漏极245可以是第二区域102上的p型源极/漏极。在各种实施例中，第一底部源极/漏极150和第一顶部源极/漏极240可以与第二底部源极/漏极170和第二顶部源极/漏极245具有相同的极性。

应当理解，将根据给定的说明性体系结构来描述本发明的各方面；然而，在本发明的各方面的范围内，可以改变其它架构、结构、衬底材料和工艺特征和步骤。

还将理解，当诸如层、区域或衬底的元件被称为在另一元件"上"或"上方"时，其可以直接在另一元件上或者也可以存在中间元件。相反，当元件被称为"直接在另一元件上"或"直接在另一元件上方"时，不存在中间元件。还将理解，当元件被称为"连接"或"耦合"到另一元件时，其可以直接连接或耦合到另一元件，或者可以存在中间元件。相反，当元件被称为"直接连接"或"直接耦合"到另一元件时，不存在中间元件。

本实施例可以包括集成电路芯片的设计，其可以以图形计算机编程语言创建，并且存储在计算机存储介质(诸如盘、磁带、物理硬盘驱动器或诸如存储访问网络中的虚拟硬盘驱动器)中。如果设计者不制造芯片或用于制造芯片的光刻掩模，则设计者可以通过物理手段(例如，通过提供存储设计的存储介质的拷贝)或电子地(例如，通过因特网)直接或间接地将所得到的设计传输到这样的实体。然后，将所存储的设计转换为用于制造光刻掩模的适当格式(例如，GDSII)，其通常包括要在晶片上形成的所讨论的芯片设计的多个副本。光刻掩模用于限定晶片(和/或其上的层)的要被蚀刻或以其他方式处理的区域。

本文所述的方法可用于集成电路芯片的制造。制造者可以以原始晶片形式(即，作为具有多个未封装芯片的单个晶片)、作为裸芯片或以封装形式分发所得到的集成电路芯片。在后一种情况下，芯片被安装在单个芯片封装(例如塑料载体，具有被固定到母板或其它更高级载体的引线)中或多芯片封装(例如陶瓷载体，具有表面互连或掩埋互连中的任一个或两者)中。在任何情况下，芯片然后与其它芯片、分立电路元件和/或其它信号处理设备集成，作为(a)中间产品(诸如母板)或(b)最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品，范围从玩具和其它低端应用到具有显示器、键盘或其它输入设备以及中央处理器的高级计算机产品。

还应当理解，将根据所列元素，例如SiGe来描述材料化合物。这些化合物包括化合物内不同比例的元素，例如SiGe包括SixGe1-x，其中x小于或等于1等。此外，其它元素可以包括在该化合物中并且仍然根据本原理起作用。具有附加元素的化合物在本文中将被称为合金。

说明书中对"一个实施例"或"实施例"及其它变型的引用意味着结合该实施例描述的特定特征、结构、特性等被包括在至少一个实施例中。因此，在整个说明书中的各个地方出现的短语"在一个实施例中"或"在实施例中"以及任何其它变型的出现不一定全部指代相同的实施例。

应当理解，例如在"A/B"、"A和/或B"以及"A和B中的至少一个"的情况下，使用以下"/"、"和/或"以及"中的至少一个"中的任何一个旨在涵盖仅对第一列出的选项(A)的选择、或仅对第二列出的选项(B)的选择、或对两个选项(A和B)的选择。作为进一步的例子，在"A、B和/或C"和"A、B和C中的至少一个"的情况下，这样的措词旨在包括仅选择第一列出的选项(A)，或仅选择第二列出的选项(B)，或仅选择第三列出的选项(C)，或仅选择第一和第二列出的选项(A和B)，或仅选择第一和第三列出的选项(A和C)，或仅选择第二和第三列出的选项(B和C)，或选择所有三个选项(A和B和C)。如本领域和相关领域的普通技术人员容易明白的，这可以延伸到所列的许多项目。

本文所使用的术语仅用于描述特定实施例的目的，且不希望限制示例实施例。如本文所用，单数形式"一"、"一个"和"该"旨在也包括复数形式，除非上下文另有明确指示。还将理解，术语"包括"、"包含"和/或"包含"在用于本文时指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。

空间相对术语，例如"下方"、"下部"、"上方"、"上部"等，在本文中可用于方便描述，以描述一个元件或特征与另一元件或特征的关系，如图中所示，将理解，空间相对术语旨在包含除了图中所示的定向之外的装置在使用或操作中的不同定向，例如，如果图中的装置翻转，则描述为在其它元件或特征"下方"或"下方"的元件将定向在其它元件或特征"上方"。因此，术语"下方"可以包括上方和下方的取向。该装置可以以其它方式定向(旋转90度或处于其它定向)，并且可以相应地解释本文所使用的空间相对描述。此外，还将理解，当层被称为在两个层"之间"时，它可以是两个层之间的唯一层，或者也可以存在一个或多个中间层。

应当理解，尽管术语第一、第二等可以在这里用来描述各种元件，但是这些元件不应当受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分。因此，在不脱离本概念的范围的情况下，下面讨论的第一元件可以被称为第二元件。

已经描述了具有不同沟道长度的垂直传输鳍式场效应晶体管的优选实施例和制造方法(其旨在说明而非限制)，注意，本领域技术人员根据上述教导可以进行修改和变化。因此，应当理解，在所公开的特定实施例中可以进行改变，这些改变在由所附权利要求概括的本发明的范围内。因此，已经用专利法所要求的细节和特性描述了本发明的各方面，在所附权利要求中阐述了所要求保护的和期望由专利证书保护的内容。