集成电路系统、存储器集成电路系统以及用于形成集成电路系统的方法

文档序号：1695856 发布日期：2019-12-10 浏览：17次 >En<

阅读说明：本技术 集成电路系统、存储器集成电路系统以及用于形成集成电路系统的方法 (Integrated circuit system, memory integrated circuit system and method for forming integrated circuit system ) 是由 M·J·戈斯曼 M·J·巴克利 M·J·金 E·纳尔逊 M·帕克 J·里斯徐丽芳赵于 2019-05-29 设计创作，主要内容包括：本申请涉及一种集成电路系统、一种存储器集成电路系统以及用于形成集成电路系统的方法。一种用于形成集成电路系统的方法包括形成不同组成材料的竖直交替层的堆叠。形成至所述堆叠中的阶梯梯级结构,并且邻近所述阶梯梯级结构并在其之上形成上部平台。将所述阶梯梯级结构形成为包括所述不同组成材料的竖直交替层。多个阶梯个别地包括所述不同组成材料层中的两层。所述阶梯中的至少一些个别地具有仅两层,每层仅具有所述不同组成材料中的不同一者。位于所述上部平台下方的所述阶梯的上部包括所述不同组成材料层中的至少四层。公开了独立于方法的结构。(The present application relates to an integrated circuit system, a memory integrated circuit system and a method for forming an integrated circuit system. A method for forming an integrated circuit system includes forming a stack of vertically alternating layers of different constituent materials. A stair step structure is formed into the stack and an upper landing is formed adjacent to and above the stair step structure. Forming the stair step structure to include vertically alternating layers of the different constituent materials. The plurality of steps individually include two of the different composition material layers. At least some of the steps individually have only two layers, each layer having only a different one of the different composition materials. An upper portion of the stair step located below the upper landing includes at least four of the layers of different composition materials. A method independent structure is disclosed.)

技术领域

本文公开的实施例涉及集成电路系统、存储器集成电路系统以及用于形成集成电路系统的方法。

背景技术

存储器是一种类型的集成电路系统且用于计算机系统中以存储数据。存储器可以被制造在个别存储器单元的一或多个阵列中。可以使用数字线(其也可被称作位线、数据线或感测线)和存取线(其也可被称作字线)向存储器单元进行写入或从存储器单元进行读取。感测线可以使存储器单元沿着阵列的列以导电方式互连，且存取线可以使存储器单元沿着阵列的行以导电方式互连。每个存储器单元可以通过感测线与存取线的组合唯一地寻址。

存储器单元可以是易失性的、半易失性的或非易失性的。非易失性存储器单元可以在不通电的情况下延长存储数据的时间段。非易失性存储器通常被指定为具有至少约10年保留时间的存储器。易失性存储器是耗散的且因此被刷新/重写以维持数据存储。易失性存储器可以具有数毫秒或更短保留时间。无论如何，存储器单元经配置以至少两个不同的可选择状态保持或存储存储器。在二进制系统中，状态被认为是“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储多于两个位或状态的信息。

场效应晶体管是一种类型的可用于存储器单元中的电子组件。这些晶体管包括一对导电源极/漏极区，所述一对导电源极/漏极区在其间具有半导电沟道区。导电栅极邻近于沟道区且通过薄的栅极绝缘体与所述沟道区分离。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一个区流动到另一个区。当从栅极移除电压时，大大地防止了电流流动通过沟道区。场效应晶体管还可以包含额外结构，例如，可逆向编程电荷存储区，作为栅极绝缘体与导电栅极之间的栅极构造的部分。

快闪存储器是一种类型存储器并大量用于现代计算机和装置中。举例来说，现代个人计算机可以将BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态驱动器的快闪存储器来替代传统的硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为所述快闪存储器使得制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使得制造商能够提供针对增强特征远程升级装置的能力。

NAND可以是集成快闪存储器的基本架构。NAND单元单位包括与存储器单元的串行合并串联连接的至少一个选择装置(所述串行合并通常被称作NAND字符串)。NAND架构可以被配置成三维布置，其包括竖直堆叠的存储器单元，所述竖直堆叠的存储器单元个别地包括可逆向编程竖直晶体管。控制电路系统或其它电路系统可以形成于竖直堆叠的存储器单元下方。

一种提出的增加集成电路系统密度的方法是形成包括电子组件层的三维(3D)阵列，例如多层非可编程晶体管和/或可编程晶体管，它们可以是存储器电路的部分。这些晶体管的栅极可以被图案化成各层中的栅极线(并且可以是板状的)。与这些栅极线的连接可以在晶体管或其它电子组件层的末端或边缘处的所谓“阶梯梯级结构”中发生。阶梯梯级结构包含个别“阶梯”(可替代地称为“梯级”或“阶梯阶梯”)，其限定个别栅极线的接触区，在所述接触区上，竖向延伸的导电通孔接触以提供对栅极线或其它导电结构的电接入。

发明内容

本申请的一个实施例涉及一种集成电路系统。所述集成电路系统包括：三维(3D)阵列，其包括电子组件层；电路操作阶梯梯级结构；邻近所述电路操作阶梯梯级结构且在其上方的上部平台；并且所述电路操作阶梯梯级结构包括：竖直交替的绝缘层和导电层；多个阶梯，其个别地包括所述导电层中的一者和所述绝缘层中的一者，所述阶梯中的至少一些个别地具有所述导电层中的仅一者和所述绝缘层中的仅一者，所述仅一个导电层延伸到所述电子组件的所述3D阵列的所述层中的一者中，并且电耦合到所述一个层中的所述电子组件中的至少一者；以及位于所述上部平台下方的所述阶梯中的最上面的阶梯，在所述阶梯中具有至少一个导电层，所述导电层不从所述电路操作阶梯梯级结构延伸到所述电子组件的所述3D阵列中。

本申请的另一实施例涉及一种集成电路系统。所述集成电路系统包括：三维(3D)阵列，其包括电子组件层；电路操作阶梯梯级结构；邻近所述电路操作阶梯梯级结构且在其上方的上部平台；并且所述电路操作阶梯梯级结构包括：竖直交替的绝缘层和导电层；多个阶梯，其个别地包括所述导电层中的一者和所述绝缘层中的一者，所述阶梯中的至少一些个别地具有所述导电层中的仅一者和所述绝缘层中的仅一者，所述仅一个导电层延伸到所述电子组件的所述3D阵列的所述层中的一者中，并且电耦合到所述一个层中的所述电子组件中的至少一者；以及位于所述上部平台下方的所述阶梯中的最上面的阶梯，在所述阶梯中具有虚设导电层。

本申请的又一实施例涉及一种集成电路系统。所述集成电路系统包括：电子组件的三维(3D)阵列；电路操作阶梯梯级结构，其电耦合到所述3D阵列的所述电子组件；邻近所述电路操作阶梯梯级结构且在其上方的上部平台；并且所述电路操作阶梯梯级结构包括：竖直交替的绝缘层和导电层；多个阶梯，其个别地包括所述导电层中的一者和所述绝缘层中的一者，所述阶梯中的至少一些个别地具有所述导电层中的仅一者和所述绝缘层中的仅一者；以及位于所述上部平台下方的所述阶梯中的最上面的阶梯，其包括所述导电层中的至少两者和所述绝缘层中的至少两者。

本申请的再一实施例涉及一种集成电路系统。所述集成电路系统包括：电子组件的三维(3D)阵列；电路操作阶梯梯级结构，其电耦合到所述3D阵列的所述电子组件；邻近所述电路操作阶梯梯级结构且在其上方的上部平台；并且所述电路操作阶梯梯级结构包括：竖直交替的绝缘层和导电层；多个阶梯，其个别地包括所述导电层中的一者和所述绝缘层中的一者，所述阶梯中的至少一些个别地具有所述导电层中的仅一者和所述绝缘层中的仅一者，所述导电层中仅相应者延伸到所述阵列中并直接与所述电子组件中的相应者电耦合；位于所述上部平台下方的所述阶梯中的最上面的阶梯，其包括所述导电层中的至少两者和所述绝缘层中的至少两者；以及间隙，其位于所述最上面的阶梯与所述上部平台之间。

本申请的又另一实施例涉及一种存储器集成电路系统。所述存储器集成电路系统包括：存储器单元竖向延伸串阵列，所述存储器单元个别地包括可编程电荷存储晶体管，所述阵列包括竖直交替的绝缘层和字线层；电路系统区，其邻近所述阵列并且包括多个电路操作阶梯梯级结构，在所述电路操作阶梯梯级结构中的紧邻电路操作阶梯梯级结构之间和之上具有上部平台，所述电路操作阶梯梯级结构个别地包括：所述竖直交替的绝缘层和所述字线层中的一些；多个阶梯，其个别地包括所述字线层中的一者和所述绝缘层中的一者，所述阶梯中的至少一些个别地具有所述字线层中的仅一者和所述绝缘层中的仅一者，所述至少一些阶梯中的个别者的仅一个字线层延伸到所述阵列中，并且直接电耦合到所述一个字线层中的所述可编程电荷存储晶体管中的至少一者；并且所述电路操作阶梯梯级结构中的至少一者在其中具有最上面的阶梯，其在一个电路操作阶梯梯级结构与朝向所述阵列紧邻所述一个电路操作阶梯梯级结构的电路操作阶梯梯级结构之间位于所述上部平台下方，所述最上面的阶梯中具有虚设字线。

本申请的又再一实施例涉及一种用于形成集成电路系统的方法。所述方法包括：形成不同组成材料的竖直交替层的堆叠；形成至所述堆叠中的阶梯梯级结构，并且邻近所述阶梯梯级结构并在其之上形成上部平台，所述阶梯梯级结构形成为包括：所述不同组成材料的竖直交替层；多个阶梯，其个别地包括所述不同组成材料层中的两层，所述阶梯中的至少一些个别地具有仅两层，每层仅具有所述不同组成材料中的不同一者；以及位于所述上部平台下方的所述阶梯的上部，其包括所述不同组成材料层中的至少四层。

附图说明

图1是在根据本发明实施例的方法中衬底构造的一部分的图解横截面视图。

图2是在图1所示步骤之后的处理步骤处图1构造的视图。

图2A是图2的一部分的放大视图。

图3是在图2所示步骤之后的处理步骤处图2构造的视图。

图4是在图3所示步骤之后的处理步骤处图3构造的视图。

图5是在图4所示步骤之后的处理步骤处图4构造的视图。

图6是在图5所示步骤之后的处理步骤处图5构造的视图。

图6A是图6的一部分的放大视图。

图7是在根据本发明实施例的方法中衬底构造的一部分的图解横截面视图。

图8是在图6所示步骤之后的处理步骤处图6构造的视图。

图9是在根据本发明实施例的方法中衬底构造的一部分的图解横截面视图。

图10是在根据本发明实施例的方法中衬底构造的一部分的图解横截面视图。

图11是图10衬底构造的一部分的视图，并且示出了其在图10中不可见的另一部分。

具体实施方式

本发明的实施例包括用于形成集成电路系统的方法，所述集成电路系统例如是包括电子组件层的三维(3D)阵列。在一些实施例中，那些电子组件包括晶体管，并且在一些实施例中，那些电子组件包括存储器单元(例如，所述存储器单元可以个别地包含晶体管)。在一些实施例中，形成的集成电路系统是存储器集成电路系统，其包括存储器单元竖向延伸串阵列，所述存储器单元个别地包括可编程电荷存储晶体管，例如NAND阵列或其***电路系统在阵列下(例如，CMOS下阵列)的其它存储器单元。本发明的实施例涵盖所谓的“后栅”或“替换栅”处理、所谓的“先栅”处理和其它处理，而不论是现有还是独立于形成晶体管栅极的时间而待开发。参考图1到8描述第一实例实施例，其可被视为“后栅”或“替换栅”过程。

图1示出在形成存储器单元竖向延伸串13的阵列12的方法的过程中的衬底构造10。一个实施例中的存储器单元将个别地包括可编程电荷存储晶体管。构造10的示例性基础衬底11可以包含传导性的/导体/传导的(即，本文中电传导)、半传导性的/半导体/半传导的、或绝缘性的/绝缘体/绝缘的(即，本文中电绝缘)材料中的任何一种或多种。在基础衬底11上方已形成各种材料。材料可以在图1所示材料的旁边、高程向内或高程向外。例如，可以在基础衬底11上方、周围或内部的某处提供集成电路系统的其它部分或全部制造的组件。还可以制造用于操作存储器单元竖向延伸串的阵列(例如，阵列12)内的组件的控制和/或其它***电路系统，并且所述系统可以或可以不完全或部分地在阵列或子阵列内。此外，也可以相对彼此独立地、先后地或以其它方式制造和操作多个子阵列。本文中，“子阵列”也可被视为阵列。电路系统区14与阵列12相邻。示例性描绘的竖向延伸串13示出为在下文关于图1到8的处理描述的某些动作之前已制造，但是，其可以在图1至8所示的处理中间或之后形成。

分别形成了具有不同组成的第一材料19和第二材料21的竖直交替层18、20的堆叠16。层18或层20可以是牺牲的，而层18或20中的另一者是绝缘的。替代地，作为实例，层18或20可以是导电的，而层18或20中的另一者可以是绝缘的。在实例实施例中，层20是牺牲的并且最终将包括字线层20，并且层18是绝缘的。实例牺牲材料21是氮化硅，且实例绝缘材料19是二氧化硅。这可以形成为彼此具有相同或不同的厚度，并且在示例性描绘的堆叠内各自不需要具有相同的相应厚度。构造10显示为具有五十三个竖直交替的层18和20，但是可以形成更少或可能更多(例如，数百等)。因此，更多层18、20可以在所描绘的层之下并且在基础衬底11之上，和/或更多层18、20可以在所描绘的层之上。

阶梯梯级结构将形成至电路系统区14中的堆叠16中。这种阶梯梯级结构可以通过任何现有的或以后开发的方法形成。举例而言，已在堆叠16的顶上形成掩蔽材料22(例如，光致成像材料，例如光致抗蚀剂)，并且已穿过所述掩蔽材料形成开口24。然后，例如，如图所示，在通过开口24蚀刻(例如，各向异性地)以将此类开口24延伸到最外面的两层18、20中时，已将掩蔽材料22用作掩蔽。

参考图2和2A，图1的衬底构造10已经过连续交替的一系列掩蔽材料22的横向修整蚀刻，然后使用修整的掩蔽材料22作为掩蔽一次更深地蚀刻成堆叠16的两层18、20。这导致将阶梯梯级结构26形成为堆叠16，所述堆叠包括不同组成材料19、21的竖直交替层18、20，这还导致形成与阶梯梯级结构26相对并面对的另一阶梯梯级结构28。实例阶梯梯级结构26和28各自示出为包括多个阶梯34(例如，作为相应的阶梯步级34)，其个别地包括不同组成材料19、21的两层18、20。阶梯梯级结构26中的至少一些阶梯34(均如图2和2A所示)个别地仅具有两层18和20，所述层18和20各自仅是具有不同组成材料19、21的不同一层18或20中的一者。无论如何，仅作为实例，可以仅形成一个阶梯步级，可以形成两个以上的阶梯步级(例如，在彼此旁边和/或纵向间隔开)，并且如果形成多个阶梯步级，则所述阶梯步级可以不相对于彼此具有相同形状、配置和/或梯级数(未示出)。可以使用替代的现有或以后开发的方法来形成阶梯梯级结构26和/或28。

在一个实施例中并且如图所示，阶梯梯级结构26和28相对于彼此镜像。替代地，例如，可以仅形成单个阶梯梯级结构26或28，其中相对的壁基本上竖直(未示出)以代替所述阶梯梯级结构中的另一者。上部平台30和/或31邻近并且在阶梯梯级结构26上方(不管在实例过程中此时是否由掩蔽材料22覆盖)，其中上部平台30紧邻阶梯梯级结构26。下部平台32邻近阶梯梯级结构26，并且在所示实施例中位于阶梯梯级结构26与阶梯梯级结构28之间。平台30、31和32可以个别地具有任何横向宽度，并且不需要与平台30、31和32中的任何其它具有相同的横向宽度。

出于继续讨论的目的，阶梯34可以被认为是个别地包括梯高部分33和梯宽部分35所有梯高部分不需要彼此具有相同尺寸，所有梯宽部分不需要彼此具有相同尺寸，并且如果相同，梯高部分和梯宽部分一起不需要彼此具有相同尺寸。仅作为实例，梯高部分33和梯宽部分35的尺寸在所示的横截面中全部示出为彼此相等。而且，阶梯梯级结构26和28各自示出为在上部平台与下部平台之间具有五个阶梯。阶梯梯级结构中可以有更多或更少的阶梯(可能更多)。阶梯梯级结构26和28一起可以限定凹部15(例如，凹陷部分)。

参考图3，通过更深地蚀刻至堆叠16中，阶梯梯级结构26和28已经至少部分地(如图所示，完全地)更深地转移到堆叠16中。在所示的实例中，已经将这样的四层18、20深蚀刻至堆叠16中，但是可以从平台30蚀刻更多的层18、20至堆叠16中。无论如何，实例阶梯梯级结构26(以及相应的阶梯梯级结构28)被示出为现在在上部平台30与下部平台32之间具有六个阶梯34，使得掩蔽材料22已从顶层20和18的所描绘的竖直边缘横向修剪回来，如图2和2A所示。如果掩蔽材料22没有如此横向修整，则将产生总共五个梯级(未示出)。

参考图4，掩蔽材料22已经横向修整，如图所示。这样就暴露了堆叠16的横向相对的部分27(例如，如果通过图2的处理暴露，则更多的平台30和31)。在所描绘的实例中，经暴露部分27示出为个别地是梯宽部分35的一般尺寸的两倍深(为了图4的清楚可见，梯宽部分35在图2和2A中示出，而在图4中未示出)。然而，部分27的横向尺寸可以个别地等于、小于或大于任何阶梯34的任何梯宽部分35，并且横向相对部分27不需要相对于彼此具有相同的横向尺寸。

参考图5，通过使用图4的掩蔽材料22作为掩蔽更深地蚀刻至堆叠16中，阶梯梯级结构26、28已再次至少部分地(如图所示，完全地)更深地转移到堆叠16中。仅作为实例，这被示出为将十层18、20蚀刻成堆叠16。可以交替地蚀刻多于或少于十层18、20。无论如何，更深的阶梯梯级结构26(并且在一个实施例中为阶梯梯级结构28)包括上部阶梯34U1，其位于上部平台30下方并且包括具有不同组成材料19、21的至少四层18、20。实例上部阶梯34U1示出为仅具有四层18、20，但是在上部阶梯34U1中可以有更多层18、20(例如，6、8、10等，并且所述层可以包含奇数层，并且未示出)。在一个实施例中并且至少在实例过程中的这一点上示出，上部阶梯34U1是在平台30下方的阶梯梯级结构26的最上面的阶梯。

参考图6和6A，通过蚀刻，图5的阶梯梯级结构26(以及相应的阶梯梯级结构28)已经至少部分地(如图所示，完全地)更深地转移到堆叠16中。在一个实施例中，上部阶梯34U1已被用作掩蔽材料，以防止在这样的更深地蚀刻至堆叠16期间，在上部阶梯34U1下方紧邻的阶梯34的梯宽部分35与梯高部分33之间形成间隙(未示出)。在一个实施例中并且如图所示，在最上面的阶梯34U1与上部平台30之间形成间隙38。在一个实施例中并且如图所示，间隙38已经形成为包括至少一个阶梯梯级40，所述阶梯梯级具有梯宽部分37和梯高部分39，包括两层18、20，并且在一个实施例中且如图所示，包括个别地具有至少一个阶梯梯级40的相对且面对的阶梯梯级。替代地并且作为实例，在间隙38中可能不形成任何阶梯(未示出)，例如具有这样的间隙，所述间隙具有从竖直方向倾斜的非梯级式竖直或侧壁，并且无论如何，间隙38不需要完全延伸穿过上部阶梯34U1(未示出)。此外并且仅作为实例，可以在间隙38的相对横向侧中的仅一侧上(未示出)形成至少一个阶梯梯级40。

图7示出了与图6所示的衬底构造相比较的替代实例衬底构造10a。已在适当时使用上文所描述实施例的相同标号，其中用后缀“a”指示某些构造差异。图7示出实例实施例，其中阶梯梯级结构26a的(以及相应的阶梯梯级结构28a的)上部阶梯34U1a也被用作掩蔽，以防止在此类蚀刻期间在上部阶梯34U1下方紧邻的阶梯34的梯宽部分与梯高部分之间形成间隙(未示出)，但其中没有形成间隙38(未示出间隙38)。仅作为实例，替代实例上部阶梯34U1a被示出为具有梯宽部分35，其等同于其它阶梯34的个别梯宽部分35的实例一般尺寸。可以使用本文中示出和/或描述的关于其它实施例的任何其它属性或方面。

图8示出了图6的示例性后续处理，其中已经用导电材料25(例如，导电掺杂的半导体材料和/或例如TiN的金属材料)代替牺牲材料21(未示出)。这可以通过首先形成穿过堆叠16的狭缝/沟槽(未示出)以暴露材料19和21的横向边缘而发生。然后，可以相对于绝缘材料19选择性地各向同性地蚀刻材料21，然后沉积导电材料以填充通过去除材料21留下的空隙，然后从狭缝/沟槽各向异性地蚀刻导电材料25。此后，已在阶梯梯级结构26和28上形成绝缘体材料48(例如，掺杂或未掺杂的二氧化硅)，并且已形成竖向延伸的操作性导电通孔42以个别地与阶梯梯级结构26中的各个阶梯34的导电材料25电耦合。已在阶梯梯级结构26上方形成互连线82，并且所述互连线可以通过导电延伸部69个别地将不同的导电通孔42电耦合在一起。绝缘体材料86(例如，掺杂或未掺杂的二氧化硅)被示出为围绕互连线82和导电延伸部69。

同样，关于“后栅”或“替换栅”处理描述和示出了上述实例处理。作为替代实例，处理可以根据“先栅”处理进行，其中例如，图1的处理以导电材料25而不是牺牲材料21开始。此外，无论是现有的还是以后开发的其它处理都可以在形成晶体管栅极时独立使用。无论如何，可以关于上述实施例使用本文关于其它实施例示出和/或描述的任何其它属性或方面。

在一个实施例中并且如图所示，阵列12形成为包括存储器单元52的竖向延伸串13，其个别地包括可编程电荷存储晶体管52(可编程电荷存储晶体管在一些应用中可以是电路功能存储器单元，而在其它应用中可不是)。实例晶体管材料51以个别串13竖向延伸穿过堆叠16并且可以基本上是环形的。这可以包括(例如并且按照沉积的顺序)电荷阻挡区或材料(例如，二氧化硅和/或氮化硅)、电荷存储材料(例如，诸如掺杂或未掺杂的硅等浮动栅极材料，或诸如氮化硅、金属点等电荷俘获材料)、电荷传递材料(例如，具有含氮材料的带隙工程结构，含氮材料例如是横向夹在两个绝缘氧化物层之间的氮化硅，例如二氧化硅)和晶体管沟道材料(例如，适当掺杂的多晶硅等)。串13的径向中心部分可以填充有晶体管材料(未示出)、固体绝缘体材料53，或是中空的(未示出)。与阵列12相邻的电路系统区14中的阶梯梯级结构26是电路操作的(例如，其具有至少一些导电阶梯34，所述导电阶梯与晶体管和/或存储器单元等阵列12中的电子组件以及阵列12外部的电子组件电耦合并且在所述电子组件之间)。层20包括字线层。在一个实施例中并且如图所示，最上面的阶梯34U1中具有虚设字线层20D，示出了两个这样的虚设字线层20D。

本发明的一些方面的目的是克服在将阶梯梯级结构深入(通过蚀刻)转移到堆叠16中时发生的问题，例如，如与图5相比图6所示。此类处理通常通过等离子蚀刻发生。在此期间，特别是在实例凹部15的横向最外面的竖直壁的基部处的离子轰击可以足够大，使得类似于间隙38的间隙完全通过阶梯梯级结构顶部的操作性阶梯梯级形成。迄今为止，这导致那些最外面的阶梯梯级中的断裂或“打开”，由此那些阶梯梯级中的导电材料不会延伸到阵列中并导致至少部分不起作用的电路系统。此类问题可以通过提供最上面的阶梯34U1来克服，由此在其中形成的任何间隙38都是无关紧要的，并且容纳那些层中将被接触并从不同的阶梯梯级结构延伸到阵列12中的导电材料。

在一个实施例中，阶梯梯级结构28中的阶梯34可以是电路不起作用的(即，可以是“虚设的”，意味着没有电流流过，并且其可以是电路不可操作的死端，不是电路的电流流动路径的一部分，即使延伸到电子组件或从电子组件延伸也是如此)。无论如何，其***被绝缘体材料(未示出)围绕的竖直导电通孔(未示出)可以延伸穿过阶梯梯级结构28、阶梯梯级结构26中的阶梯34，和/或穿过上部平台30、31中的一或两个以与堆叠16下方的电路系统连接。

本发明的实施例包括形成多个阶梯梯级结构26(并且相应地，在一些实施例中，多个阶梯梯级结构28)，由此上述阶梯梯级结构26是所形成的多个阶梯梯级结构26中的一者。然而，当形成多个阶梯梯级结构26时，没有两个这样的阶梯梯级结构需要彼此相同的构造，也不一定需要多于一个的阶梯梯级结构26具有包括具有不同组成材料19、21的至少四层18、20的上部阶梯。图9示出其中形成了两个阶梯梯级结构26(并且相应地，在一个实施例中，两个阶梯梯级结构28)的实例衬底构造10b。在适当的地方使用了上述实施例的相同标号，其中一些构造差异用后缀“b”、“A”和“B”表示。由于图纸大小限制，图9中未示出阵列12。邻接的多个阶梯梯级结构26在其间具有相应上部平台30/31。成对的阶梯梯级结构26和28可以个别地限定凹部15A或15B(例如，凹陷部分)，而平台30/31可以个别地限定紧邻的凹部之间的顶峰。在一个实施例中并且如图所示，左边描绘的凹部15A中的相对且面向的阶梯梯级结构28位于阶梯梯级结构26中的两个紧邻阶梯梯级结构之间。凹部15A和15B的全部或部分可以同时形成和/或在彼此相对的不同时间形成。

无论如何，在一个实施例中并且如图所示，除了一个阶梯梯级结构26之外，至少还有一个其它阶梯梯级结构26具有位于相应平台(例如，平台30)下方并且包括具有不同组成材料19、21的至少四层18、20的上部阶梯(例如，34U1)。图9示出了左边描绘的和右边描绘的阶梯梯级结构26中的每一者具有这种实例上部阶梯34U1。右边描绘的上部阶梯34U1示出为具有间隙38，而左边描绘的上部阶梯34U1不具有间隙38。替代地通过实例，上部阶梯34U1均可以具有间隙38(未示出)，或者上部阶梯34U1都可以不具有间隙38(未示出)。