阅读说明：本技术 非易失性存储器器件及其制造方法 (Non-volatile memory device and method of manufacturing the same ) 是由 白石千 林根元 于 2019-03-27 设计创作，主要内容包括：提供了一种用于制造非易失性存储器器件的方法。该方法包括：同时形成沟道孔和第一接触孔若干次,以实现期望的高深宽比。(A method for manufacturing a non-volatile memory device is provided. The method comprises the following steps: the channel hole and the first contact hole are simultaneously formed several times to achieve a desired high aspect ratio.)

非易失性存储器器件及其制造方法

相关申请的交叉引用

本申请要求于2018年6月8日在韩国知识产权局递交的韩国专利申请号10-2018-0065886的优先权，并在此通过参考引入其全部公开的内容。

技术领域

本发明构思涉及一种非易失性存储器器件及其制造方法。

背景技术

半导体存储器器件是可以使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)和磷化铟(InP)的半导体实现的存储器器件。半导体存储器器件大致分为易失性存储器器件和非易失性存储器器件。易失性存储器器件是其中当电源被切断时存储的数据丢失的存储器器件。易失性存储器器件包括SRAM(静态RAM)、DRAM(动态RAM)、SDRAM(同步DRAM)等。非易失性存储器器件是即使在电源被切断时也保持存储的数据的存储器器件。非易失性存储器器件包括闪存器件、ROM(只读存储器)、PROM(可编程ROM)、EPROM(电可编程ROM)、EEPROM(电可擦除可编程ROM)、电阻存储器器件(例如，PRAM(相变RAM)、FRAM(铁电RAM)、RRAM(电阻RAM))等。同时，非易失性存储器器件的集成度正在增加，以便满足消费者所需的增加的性能和/或更低的价格。在二维或平面存储器器件的情况下，集成度由单位存储器单元占据的面积确定。因此，最近开发了一种三维存储器器件，其中单位存储器单元竖直排列。

发明内容

本发明构思的各方面提供了一种非易失性存储器器件及其制造方法，该非易失性存储器器件能够通过同时形成沟道孔和接触孔来简化非易失性存储器器件的制造工艺。

本发明构思的各方面不限于上述那些内容，并且本领域技术人员根据下面的描述可以清楚地理解未提及的另一方面。

根据本发明构思的一些实施例，提供了一种用于制造非易失性存储器器件的方法，所述方法包括：设置***电路区域，***电路区域包括下衬底上的***晶体管以及与***晶体管电连接的下连接布线；在***电路区域上的上衬底上形成第一模制层，在第一模制层中，第一牺牲层和第二牺牲层交替堆叠；在***电路区域上的基层上形成第二模制层；形成第一沟道孔，第一沟道孔穿透第一模制层以暴露上衬底；形成第一接触孔，第一接触孔穿透第二模制层和基层，并且延伸到***电路区域的内部以暴露下连接布线；在第一沟道孔中形成垂直于上衬底延伸的沟道；用接触材料填充第一接触孔以形成接触件；形成沟槽，沟槽与沟道间隔开并穿透第一模制层以暴露上衬底；去除由沟槽暴露的且在沟道与沟槽之间的第二牺牲层以形成凹陷；以及在凹陷上形成栅电极，其中，第一沟道孔和第一接触孔同时形成。

根据本发明构思的一些实施例，提供了一种用于制造非易失性存储器器件的方法，所述方法包括：设置***电路区域，***电路区域包括第一衬底上提供的***晶体管以及与***晶体管连接的连接布线；在第二衬底上形成第一模制层，在第一模制层中，第一牺牲层和第二牺牲层交替堆叠；形成沟道孔，沟道孔通过第一模制层暴露第二衬底；形成接触孔，接触孔暴露***电路区域中的连接布线；用沟道材料填充沟道孔以形成垂直于第二衬底延伸的沟道；用接触材料填充接触孔以形成接触件；形成沟槽，所述沟槽与沟道间隔开并穿透第一模制层以暴露第二衬底；去除由沟槽暴露的且在沟道与沟槽之间的第二牺牲层以形成凹陷；以及在凹陷上形成栅电极，其中，沟道孔和接触孔同时形成，并且接触件电连接栅电极和连接布线。

根据本发明构思的一些实施例，提供了一种用于制造非易失性存储器器件的方法，所述方法包括：设置***电路区域，***电路区域包括下衬底上的***晶体管以及与***晶体管电连接的下连接布线；在***电路区域上的上衬底上形成第一模制层，在第一模制层中，第一牺牲层和第二牺牲层交替堆叠；形成沟道孔，沟道孔穿透第一模制层以暴露上衬底；形成接触孔，接触孔与沟道孔间隔开、穿透第一模制层和上衬底、延伸到***电路区域中以暴露下连接布线；用沟道材料填充沟道孔以形成相对于上衬底垂直延伸的沟道；用接触材料填充接触孔以形成接触件；形成沟槽，沟槽穿透第一模制层以暴露沟道与接触件之间的上衬底；去除由沟槽暴露的且在沟道与沟槽之间的第二牺牲层以形成凹陷；以及在凹陷上形成栅电极，其中，沟道孔和接触孔同时形成。

附图说明

通过参考附图详细描述本发明构思的示例实施例，本发明构思的以上和其他方面和特征将变得更显而易见，在附图中：

图1是用于说明根据本发明构思的一些实施例的非易失性存储器器件的概念图；

图2是示出根据本发明构思的技术思想的一些实施例的非易失性存储器器件的布局图；

图3A和图3B是沿图1的线A-A′、B-B′和C-C′截取的横截面图；

图4A是图3A的区域K的放大图；

图4B是图3A的区域J的放大图；

图5是沿图1的线线A-A′、B-B′和C-C′截取的横截面图；

图6是沿图2的线A-A′和B-B′截取的横截面图；

图7是用于说明根据本发明构思的技术思想的一些实施例的非易失性存储器器件的布局图；

图8是沿图7的线D-D′截取的横截面图；

图9是用于说明根据本发明构思的技术思想的一些实施例的非易失性存储器器件的布局图；

图10是沿图9的线F-F′、G-G′和M-M′截取的横截面图；

图11至图22B是用于说明根据本发明构思的技术思想的一些实施例的用于制造非易失性存储器器件的方法的中间阶段图；

图23至图29是用于说明根据本发明构思的技术思想的一些实施例的用于制造非易失性存储器器件的方法的中间阶段图；以及

图30至图37是用于说明根据本发明构思的技术思想的一些实施例的用于制造非易失性存储器器件的方法的中间阶段图。

具体实施方式

在本发明构思的一些实施例中，提供了一种三维(3D)存储器阵列。三维存储器阵列可以单片地形成在存储器单元阵列的一个或多个物理层级上，该存储器单元阵列具有与存储器单元的操作相关联的电路和形成在硅衬底上的有源区相关电路可以形成在衬底内或在衬底上。术语“单片(monolithic)”可以表示阵列的每个层级的层直接放置在阵列的每个下一层级的层上的配置。

在本发明构思的一些实施例中，三维存储器阵列可以包括“竖直NAND串”，其中至少一个存储器单元设置在另一存储器单元上并且竖直延伸。所述至少一个存储器单元可以包括电荷俘获层。美国专利注册No.7,679,133、8,553,466、8,654,587、8,559,235和美国公开No.2011/0233648(通过引用提供)描述了三维存储器阵列的合适配置。三维存储器阵列可以包括在层级之间共享的位线和/或字线、以及多个层级。

在下文中，将参考图1至图4描述根据本发明构思的技术思想的一些实施例的非易失性存储器器件。

图1是用于说明根据本发明构思的一些实施例的非易失性存储器器件的概念图。

参考图1，根据本发明构思的一些实施例的非易失性存储器器件的存储器单元阵列可以包括多个存储器块(BLK1至BLKn，其中n是自然数)。每个存储器块(BLK1至BLKn)可以在第一方向至第三方向(D1、D2和D3)上延伸。第一方向至第三方向(D1、D2和D3)是彼此相交的方向，并且可以是如图所示的彼此不同的方向。例如，第一方向至第三方向(D1、D2和D3)可以是但不限于以直角彼此相交的方向。

图2是示出根据本发明构思的技术思想的一些实施例的非易失性存储器器件的布局图。图3A和图3B是沿图1的线A-A′、B-B′和C-C′截取的横截面图。图4A是图3A的区域K的放大图。图4B是图3A的区域J的放大图。

参考图2，根据本发明构思的技术思想的一些实施例的非易失性存储器器件可以包括***电路区域(PR)、第一区域R1、第二区域R2和/或第三区域R3。第一区域R1、第二区域R2和/或第三区域R3可以是设置在***电路区域(PR)上的区域。

第一区域R1可以是其中布置有多个非易失性存储器单元阵列的单元阵列区域。第二区域R2可以是其中布置多个竖直布线、多个焊盘等以用于路由多个堆叠电极(例如，字线)的区域。第三区域R3可以是其中用于连接图3A的上连接布线220和***电路区域(PR)的连接布线(例如，图3的下连接布线120)的至少一个接触件(例如，图3A的接触件230)的区域。

参考图3A，根据本发明构思的技术思想的一些实施例的非易失性存储器器件的***电路区域(PR)和第一区域至第三区域R1、R2和R3中的每一个的至少一些部分可以彼此竖直重叠。

***电路区域(PR)可以包括第一衬底100、***晶体管110和下连接布线120。

第一衬底100可以例如是体硅或绝缘体上硅(SOI)。备选地，第一衬底100可以是硅衬底，或者可以包括其他材料，例如，硅锗、锑化铟、铅碲化合物、砷化铟、磷化铟、砷化镓或锑化镓。备选地，第一衬底100可以具有形成在基底衬底上的外延层级。

***晶体管110可以设置在第一衬底100中。下连接布线120可以电连接到***晶体管110。***晶体管110可以经由下连接布线120和接触件230电连接到上连接布线220。

下连接布线120可以包括设置在第一衬底100上的第一下接触件121_1、第二下接触件121_2和/或第三下接触件121_3以及第一下连接布线122_1、第二下连接布线122_2和/或第三下连接布线122_3。第一下接触件121_1可以连接***晶体管110和第一下连接布线122_1。第二下接触件121_2可以连接第一下连接布线122_1和第二下连接布线122_2。第二下连接布线122_2可以例如从第二区域R2延伸到第三区域R3。第三下接触件121_3可以连接第二下连接布线122_2和第三下连接布线122_3。

第一层间绝缘层151可以覆盖***晶体管110和下连接布线120。第一层间绝缘层151可以包括例如低介电常数材料、氧化物层、氮化物层和氧氮化物层中的至少一种。低介电常数材料可以包括但不限于例如FOX(可流动氧化物)、TOSZ(东燃硅氮烷)、USG(未掺杂的二氧化硅玻璃)、BSG(硼硅酸盐玻璃)、PSG(磷酸硅玻璃)、BPSG(硼磷硅酸盐玻璃)、PETEOS(等离子体增强四乙基正硅酸盐)、FSG(氟化硅酸盐玻璃)、HDP(高密度等离子体)、PEOX(等离子体增强氧化物)、FCVD(可流动CVD)或其组合。

第一区域R1可以包括第二衬底201、沟道210、导线242、栅电极260和/或位线焊盘(BLP)。第二区域R2可以包括字线接触件(WLC)。第三区域R3可以包括接触件230和/或基层202。

第二衬底201可以设置在***电路区域(PR)中。第二衬底201可以设置在第一衬底100上。第二衬底201可以例如从第一区域R1延伸到第二区域R2。第二衬底201可以例如是体硅或绝缘体上硅(SOI)。备选地，第二衬底201可以是硅衬底，或者包括其他材料，例如，硅锗、锑化铟、铅碲化合物、砷化铟、磷化铟、砷化镓或锑化镓。备选地，第二衬底201可以具有形成在基底衬底上的外延层级。

在一些实施例中，第二衬底201可以不延伸到第三区域R3。当第二衬底201没有延伸到第三区域R3时，基层202可以设置在第三区域R3中。基层202可以设置在***电路区域(PR)中。基层202可以包括例如氧化物。

基层202可以布置在例如第二衬底201中以穿透第二衬底201。例如，可以在去除第二衬底201的一部分之后形成基层202，在所述基层202上设置接触件230。

第二衬底201可以包括提供给公共源极线的杂质区域203。导线242可以垂直于第二衬底201延伸。导线242的一部分可以例如延伸到杂质区域203中。导线的绝缘层241可以包裹导线242。导线242可以经由例如第一上接触件221_1连接到第一上连接布线222_1。

导线242可以包括导电材料。导线242可以包括例如钨。导线242连接到第二衬底201的杂质区域203，并且可以作为公共源极线操作。导线的绝缘层241可以包括可以使导线242、栅电极260等绝缘的绝缘材料。

沟道210垂直于第二衬底201延伸，并且可以以线图案布置。沟道210可以设置为与导线242间隔开。沟道210可以以柱的形式设置在第二衬底201上。沟道210的一部分可以例如延伸到第二衬底201中。然而，本发明构思的技术思想不限于此。例如，沟道210的一部分可以不延伸到第二衬底201中。

沟道210可以包括第一沟道层级CH1和第二沟道层级CH2。第一沟道层级CH1可以包裹第二沟道层级CH2。第一沟道层级CH1可以包括例如沟道绝缘层级和表面层级。沟道绝缘层级可以包括例如隧穿绝缘层、电荷存储层和阻挡绝缘层。

例如，隧穿绝缘层可以允许电荷在表面层级与电荷存储层级之间穿过。例如，电荷存储层可以存储已经在阻挡绝缘层与隧穿绝缘层之间穿过隧穿绝缘层的电荷。阻挡绝缘层可以减少或防止例如由电荷存储层捕获的电荷被释放到栅电极260。表面层级设置在沟道绝缘层级和第二沟道层级CH2之间，并且可以作为沟道区域操作。表面层级可以提供由沟道绝缘层级捕获或释放的电荷。

第二沟道层级CH2可以包括绝缘材料。沟道210可以包括第一沟道部211和第二沟道部212。第二沟道部212可以布置在第一沟道部211上。第一沟道部211可以包括第一沟道层级CH1的下部和第二沟道层级CH2的下部。第二沟道部212可以包括第一沟道层级CH1的上部和第二沟道层级CH2的上部。

参考图4A，第一沟道部211的宽度WC1和第二沟道部212的宽度WC2可以在第一沟道部211和第二沟道部212之间的边界处彼此不同。第一沟道部211的宽度WC1可以大于第二沟道部212的宽度WC2。

再次参考图3A，在附图中示出了单个沟道210，但是当然非易失性存储器器件还可以包括彼此间隔开的多个沟道。

位线焊盘(BLP)设置在沟道210上，并且可以连接沟道210和第一上接触件221_1。沟道210可以经由位线焊盘(BLP)和第一上接触件221_1连接到第一上连接布线222_1。此外，沟道210可以经由第一上连接布线222_1和第二上接触件221_2连接到第二上连接布线222_2。

栅电极260可以设置在导线242和沟道210之间。栅电极260可以与沟道210和导线242相交。多个栅电极260可以竖直堆叠在第二衬底201上。例如，沟道210和导线242可以穿透其中顺序堆叠栅电极260和第二层间绝缘层251的结构。

栅电极260可以包括导电材料。栅电极260可以包括诸如钨(W)、钴(Co)和镍(Ni)的导电材料、或者诸如硅的半导体材料，但是本发明构思不限于此。栅电极260不需要是单层，以及在多层结构的情况下，栅电极260还可以包括导电材料和彼此不同的绝缘材料。栅电极260可以作为字线操作。例如，在多个栅电极260中，竖直堆叠的每个栅电极260可以作为彼此不同的字线操作。

字线接触件(WLC)可以布置在第二区域R2中。字线接触件(WLC)可以从栅电极260竖直延伸。字线接触件(WLC)可以连接第一上接触件221_1和栅电极260。栅电极260可以经由字线接触件(WLC)和第一上接触件221_1连接到第一上连接布线222_1。

在图中的六个栅电极260上示出了三个字线接触件(WLC)，但是本发明构思的技术思想不限于此。例如，字线接触件(WLC)可以设置在每个栅电极260上。

字线接触件(WLC)可以设置在例如栅电极260的远端。多个栅电极260中的任何一个可以布置成暴露位于正下方的多个栅电极260的另一个远端。换句话说，多个栅电极260的远端可以在第二区域R2中具有台阶形状。字线接触件(WLC)可以设置在由多个栅电极260中的任何一个暴露的多个栅电极260的另一个远端上。

第二层间绝缘层251可以设置在多个栅电极260之间、以及在导线242与沟道210之间。第二层间绝缘层251可以覆盖栅电极260、第二衬底201和/或基层202。第二层间绝缘层251可以覆盖沟道210、位线焊盘(BLP)、导线242、字线接触件(WLC)和/或接触件230。

第二层间绝缘层251可以包括例如低介电常数材料、氧化物层、氮化物层和氧氮化物层中的至少一种。第二层间绝缘层251可以包括例如与稍后将描述的第一牺牲层(图11的SL1)相同的材料，但是不限于此。

接触件230可以设置在第三区域R3中。接触件230可以将上连接布线220和下连接布线120相互连接。接触件230可以设置为与沟道210、导线242和字线接触件(WLC)间隔开。接触件230可以穿过第二层间绝缘层251、基层202和第一层间绝缘层151。例如，接触件230可以从第二层间绝缘层251的上表面延伸到下连接布线120(例如，第三下连接布线122_3)的上表面。

接触件230可以包括第一接触部231和第二接触部232。第二接触部232可以设置在第一接触部231上。

参考图4B，在第一接触部231和第二接触部232之间的边界处，第一接触部231的宽度WT1和第二接触部232的宽度WT2可以彼此不同。第一接触部231的宽度WT1可以大于第二接触部232的宽度WT2。

再次参考图3A，基于第一衬底100的上表面，第一沟道部211和第二沟道部212之间的边界的高度可以是第一高度H1。而且，基于第一衬底100的上表面，第一接触部231和第二接触部232之间的边界的高度可以是第二高度H2。例如，第一高度H1可以与第二高度H2相同。换句话说，第一沟道部211和第二沟道部212之间的边界可以位于与第一接触部231和第二接触部232之间的边界相同的平面上。

尽管图3A示出了其中沟道210和接触件230中的每一个包括宽度变化的两个部分的配置，但是本发明构思的技术思想不限于此。参考图3B，沟道210和接触件230中的每一个可以包括宽度变化的多个部分。例如，沟道210还可以包括第二沟道部212上的第三沟道部213。在第二沟道部212和第三沟道部213之间的边界处，第二沟道部212的宽度WC2和第三沟道部213的宽度可以彼此不同。此外，例如，接触件230还可以包括第二接触部232上的第三接触部233。第二接触部232的宽度WT2和第三接触部233的宽度可以在第二接触部232和第三接触部233之间的边界处彼此不同。在一些实施例中，基于第一衬底100的上表面，第二沟道部212和第三沟道部213之间的边界的高度可以与第二接触部232和第三接触部233之间的边界的高度相同。换句话说，第二沟道部212和第三沟道部213之间的边界以及第二接触部232和第三接触部233之间的边界可以位于同一平面上。

由于根据本发明构思的技术思想的一些实施例的非易失性存储器器件在制造工艺中同时形成用于形成第一沟道部211的第一沟道孔(图12的CHH1)和用于形成第一接触部231的第二沟道孔(图12的TH1)，所以第一高度H1和第二高度H2可以相同。稍后将提供其详细描述。

根据本发明构思的技术思想的一些实施例的非易失性存储器器件可以包括：通过在形成沟道210和接触件230时形成沟道孔(图16的CHH)和接触孔(图18的TH)若干次而宽度变化的部分。例如，在同时形成其中形成有第一沟道部211的第一沟道孔(图12的CHH1)和其中形成有第一接触部231的第一接触孔(图12的TH1)之后，可以同时形成其中形成有第二沟道部212的第二沟道孔(图14的CHH2)和其中形成有第二接触部232的第二接触孔(图14的TH2)。在形成沟道孔(图16的CHH)和接触孔(图18的TH)若干次的情况下，可以解决沟道孔(图16的CHH)和接触孔(图18的TH)由于更高的深宽比而无法形成到所期望的深度的问题。稍后将提供其详细描述。

上连接布线220可以电连接到非易失性存储器单元阵列。非易失性存储器单元阵列设置在第一区域R1中，并且可以包括栅电极260、沟道210、导线242等。上连接布线220可以经由接触件230电连接到下连接布线120。例如，第三下连接布线122_3可以经由接触件230和第一上接触件221_1连接到第一上连接布线222_1。例如，接触件230可以电连接栅电极260和下连接布线120。第一上连接布线222_1可以经由第二上接触件2212连接到第二上连接布线2222。

在附图中，下连接布线120和上连接布线220中的每一个具有特定数量的接触件和布线，但是本发明构思的技术思想不限于此。例如，当然下连接布线120和上连接布线220中的每一个可以根据需要具有任意数量的接触件和布线。

在下文中，将参考图2和图5描述根据本发明构思的技术思想的一些实施例的非易失性存储器器件。为了清楚地说明，将简化或省略前述描述的重复部分。

图5是沿图1的线线A-A′、B-B′和C-C′截取的横截面图。

参考图5，接触件230可以设置在第二层间绝缘层251、第一牺牲层SL1和第二牺牲层SL2中。例如，第一接触部231可以设置在第一牺牲层SL1和第二牺牲层SL2中。例如，第二接触部232的一部分可以设置在第一牺牲层SL1和第二牺牲层SL2中，并且第二接触部232的剩余部分可以设置在第二层间绝缘层251中。第一牺牲层SL1可以包括例如氧化物。第一牺牲层SL1可以包括与第二层间绝缘层251相同的材料，但是不限于此。第二牺牲层SL2可以包括例如氮化硅。

在附图中，沟道210和接触件230中的每一个被示出为包括具有变化宽度的两个部分，但是本发明构思的技术思想不限于此。例如，沟道210和接触件230中的每一个可以包括宽度变化的多个部分。例如，沟道210还可以包括第二沟道部212上的第三沟道部，并且第二沟道部212的宽度和第三沟道部的宽度可以在第二沟道部212和第三沟道部之间的边界处彼此不同。此外，例如，接触件230还可以包括第二接触部232上的第三接触部，并且接触部232的宽度WT2和第三接触部的宽度可以在第二接触部232和第三接触部之间的边界处彼此不同。

在下文中，将参考图2和图6描述根据本发明构思的技术思想的一些实施例的非易失性存储器器件。为了清楚地说明，将简化或省略前述描述的重复部分。

图6是沿图2的线A-A′和线B-B′截取的横截面图。

参考图2和图6，接触件230可以设置在第二区域R2中。接触件230可以设置在字线接触件(WLC)之间。接触件230穿透多个栅电极260、第二层间绝缘层251、第二衬底201和/或第一层间绝缘层151，并且可以连接到下连接布线120。例如，接触件230从第二层间绝缘层251的上表面穿透多个栅电极260、第二层间绝缘层251、第二衬底201和第一层间绝缘层151，并且可以延伸到第三下连接布线122_3的上表面。

在下文中，将参考图7和图8描述根据本发明构思的技术思想的一些实施例的非易失性存储器器件。为了清楚地说明，将简化或省略前述描述的重复部分。

图7是用于说明根据本发明构思的技术思想的一些实施例的非易失性存储器器件的布局图。图8是沿图7的线D-D′截取的横截面图。

参考图7和图8，接触件230可以设置在第一区域R1和第二区域R2之间的边界处。接触件230可以设置在例如导线242、沟道210和字线接触件(WLC)之间。接触件230可以将上连接布线220和下连接布线120相互连接。接触件230穿透多个栅电极260、第二层间绝缘层251、第二衬底201和/或第一层间绝缘层151，并且可以延伸到下连接布线120的第三下连接布线122_3。

在下文中，将参考图9和图10描述根据本发明构思的技术思想的一些实施例的非易失性存储器器件。为了清楚地说明，将简化或省略前述描述的重复部分。

图9是用于说明根据本发明构思的技术思想的一些实施例的非易失性存储器器件的布局图。图10是沿图9的线F-F′、G-G′和M-M′截取的横截面图。

参考图9，***电路区域(PR)可以不竖直地与第一区域R1和第二区域R2重叠。***电路区域(PR)可以与第一区域R1和第二区域R2间隔开。

参考图10，第三衬底204可以不竖直地与第一衬底100重叠。第三衬底204可以是例如第一衬底100的一部分。换句话说，第一衬底100可以经由第一区域R1和第二区域R2延伸到***电路区域(PR)。***电路区域(PR)的第一衬底100的部分可以是第三衬底204。

***电路区域(PR)可以包括***晶体管110、***电路连接布线130和/或接触件230。***晶体管110可以设置在第三衬底204上。***电路连接布线130可以连接***晶体管110和接触件230。

接触件230可以连接上连接布线220和***电路连接布线130。接触件230可以穿透第二层间绝缘层251并且从第二层间绝缘层251的上表面延伸到***电路连接布线130的上表面。

基于第二衬底201的上表面，第一沟道部211和第二沟道部212之间的边界的高度可以是第三高度H3。基于第三衬底204的上表面，第一接触部231和第二接触部232之间的边界的高度可以是第四高度H4。第三高度H3可以与例如第四高度H4相同。换句话说，第三高度H3可以位于与第四高度H4相同的平面上。

由于根据本发明构思的一些实施例的非易失性存储器器件在制造工艺中同时形成用于形成第一沟道部211的沟道孔和用于形成第一接触部231的接触孔，因此第三高度H3和第四高度H4可以相同。

在下文中，将参考图11至图22B描述根据本发明构思的技术思想的一些实施例的用于制造非易失性存储器器件的方法。为了清楚地说明，将简化或省略前述描述的重复部分。

图11至图22B是用于说明根据本发明构思的技术思想的一些实施例的用于制造非易失性存储器器件的方法的中间阶段图。

参考图11，可以提供包括设置在第一衬底100上的***晶体管110和电连接到***晶体管110的下连接布线120在内的***电路区域(PR)。

第一模制层MO1可以形成在第一区域R1和第二区域R2中。第一模制层MO1可以形成在第二衬底201上。第一模制层MO1可以形成在***电路区域(PR)上。第一模制层MO1可以包括交替堆叠的第一牺牲层SL1和第二牺牲层SL2。

形成在第二区域R2中的交替堆叠的第一牺牲层SL1和第二牺牲层SL2的远端可以形成台阶形状。例如，形成在第一牺牲层SL1上的第二牺牲层SL2可以形成为暴露第一牺牲层SL1的远端。

第二模制层MO2可以形成在第三区域R3中。第二外延层MO2可以形成在基层202上。第二模制层MO2可以形成在***电路区域(PR)上。第二模制层MO2可以包括交替堆叠的第一牺牲层SL1和第二牺牲层SL2。

参考图12，第一沟道孔CHH1可以形成在于第一区域R1中形成的第一模制层MO1中。此外，第一接触孔TH1可以形成在于第三区域R3中形成的第二模制层MO2中。第一沟道孔CHH1和第一接触孔TH1可以同时形成，即在同一工艺操作中形成。

第一沟道孔CHH1可以通过形成在第一区域R1中的第一模制层MO1来暴露第二衬底201。第一沟道孔CHH1可以例如延伸到第二衬底201的一部分。换句话说，第一沟道孔CHH1可以形成在第二衬底201中。

第一接触孔TH1可以穿透形成在第三区域R3中的第二模制层MO2和基层202。第一接触孔TH1可以延伸到***电路区域(PR)的内部以暴露下连接布线120。例如，第一接触孔TH1可以穿透***电路区域(PR)的第一层间绝缘层151，以暴露第三下连接布线122_3的上表面。

在附图中，第一沟道孔CHH1的侧壁和第一接触孔TH1的侧壁被示出为具有基于第二衬底201的上表面的任意倾斜。然而，本发明构思的技术思想不限于此。例如，第一沟道孔CHH1的侧壁和第一接触孔TH1的侧壁可以具有基于第二衬底201的上表面的竖直倾斜。

根据本发明构思的技术思想的一些实施例，用于制造非易失性存储器器件的方法可以通过同时(例如，在同一工艺操作期间)形成第一沟道孔CHH1和第一接触孔TH1，简化非易失性存储器器件的制造工艺。

参考图13，可以形成第一预沟道部211p和第一预接触部231p。可以通过用第一牺牲沟道材料填充第一沟道孔CHH1来形成第一预沟道部211p。在一些实施例中，第一牺牲沟道材料可以是例如多晶硅。可以通过用第一牺牲接触材料填充第一接触孔TH1来形成第一预接触部231p。在一些实施例中，第一牺牲接触材料可以是例如多晶硅。

第三模制层MO3可以形成在第一区域R1的第一模制层MO1和第一预沟道部211p上。第三模制层MO3可以包括交替堆叠的第一牺牲层SL1和第二牺牲层SL2。第三模制层MO3也可以形成在第二区域R2的第一模制层MO1上。形成在第二区域R2中的第三模制层MO3的远端可以形成台阶形状。可以在第三区域R3中形成第四模制层MO4。第四模制层MO4可以形成在第二模制层MO2和第一预接触部231p上。第四模制层MO4可以包括交替堆叠的第一牺牲层SL1和第二牺牲层SL2。第一区域R1和第二区域R2的模制层MO可以包括第一模制层MO1和第三模制层MO3，并且第三区域R3的模制层MO可以包括第二模制层MO2和第四模制层MO4。

参考图14A，第二沟道孔CHH2可以形成在第一区域R1的模制层MO中。此外，第二接触孔TH2可以形成在第三区域R3的模制层MO中。第二沟道孔CHH2和第二接触孔TH2可以同时(例如，在同一工艺操作期间)形成。

第二沟道孔CHH2可以穿透第一区域R1的模制层MO以暴露第一预沟道部211p。例如，第二沟道孔CHH2可以延伸到第一预沟道部211p的一部分。换句话说，第二沟道孔CHH2的一部分可以形成在第一预沟道部211p中。

第二接触孔TH2可以穿透第三区域R3的模制层MO以暴露第一预接触部231p。例如，第二接触孔TH2可以延伸到第一预接触部231p的一部分。换句话说，第二接触孔TH2的一部分可以形成在第一预接触部231p中。

在一些实施例中，第三沟道孔CHH3和第三接触孔TH3可以分别形成在第二沟道孔CHH2和第二接触孔TH2上。参考图14B，第二沟道孔CHH2和第二接触孔TH2中的每一个可以填充有第二牺牲沟道材料和第二牺牲接触材料，以形成第二预沟道部212p和第二预接触部232p。在一些实施例中，第二牺牲沟道材料和第二牺牲接触材料可以是例如多晶硅。第五模制层MO5可以形成在第三模制层MO3和第二预沟道部212p上。第六模制层MO6可以形成在第四模制层MO4和第二预接触部232p上。第五模制层MO5和第六模制层MO6可以包括交替堆叠的第一牺牲层SL1和第二牺牲层SL2。第一区域R1和第二区域R2的模制层MO还可以包括第五模制层MO5，并且第三区域R3的模制层MO还可以包括第六模制层MO6。第三沟道孔CHH3可以形成在于第一区域R1中形成的第五模制层MO5中。第三沟道孔CHH3可以穿透形成在第一区域R1中的第五模制层MO5，以暴露第二预沟道部212p。第三接触孔TH3可以穿透第六模制层MO6以暴露第二预接触部232p。第三沟道孔CHH3和第三接触孔TH3可以同时(例如，在同一工艺操作期间)形成。

根据本发明构思的技术思想的一些实施例，用于制造非易失性存储器器件的方法可以通过同时(例如，在同一工艺操作期间)形成第二沟道孔CHH2和第二接触孔TH2，简化非易失性存储器器件的制造工艺。在一些实施例中，根据本发明构思的技术思想的一些实施例的用于制造非易失性存储器器件的方法可以通过同时(例如，在同一工艺操作期间)形成第三沟道孔CHH3和第三接触孔TH3，简化非易失性存储器器件的制造工艺。

参考图15A和图15B，第二层间绝缘层251可以形成在第二沟道孔CHH2、第二接触孔TH2和模制层MO上。第二层间绝缘层251可以包括例如具有差的间隙填充特性的材料。因此，第二层间绝缘层251不填充第二沟道孔CHH2或第三沟道孔CHH3，从而可以形成沟道孔凹陷CHHr。此外，第二层间绝缘层251可以不填充第二接触孔TH2或第三接触孔TH3，从而可以形成接触孔凹陷THr。

沟道孔凹陷CHHr可以形成在于第一区域R1的模制层MO上形成的第二层间绝缘层251中。接触孔凹陷THr可以形成在于第三区域R3的模制层MO上形成的第二层间绝缘层251中。

第二层间绝缘层251和第一牺牲层SL1可以包括相同的材料，但是本发明构思的技术思想不限于此。例如，第二层间绝缘层251和第一牺牲层SL1可以包括彼此不同的材料。当第二层间绝缘层251和第一牺牲层SL1包括不同材料时，第一牺牲层SL1和第二层间绝缘层251可以彼此区分。

参考图16A和图16B，沟道孔CHH可以形成在第一区域R1中。通过去除第二层间绝缘层251的沟道孔凹陷CHHr上的部分，并通过去除第一预沟道部211p或第二预沟道部212p(例如，第一牺牲沟道材料或第二牺牲沟道材料)，可以形成沟道孔CHH。沟道孔CHH可以穿透第一区域R1的第二层间绝缘层251和模制层MO以暴露第二衬底201。沟道孔CHH可以垂直于第二衬底201延伸。

根据本发明构思的技术思想的一些实施例的用于制造非易失性存储器器件的方法可以：通过在具有更高的深宽比的非易失性存储器器件中形成第一沟道孔CHH1之后在第一沟道孔CHH1上进一步形成至少一个沟道孔来形成沟道孔CHH。在一些实施例中，可以解决沟道孔CHH由于较高的深宽比而不暴露第二衬底201的问题。

此外，根据本发明构思的用于制造非易失性存储器器件的方法的沟道孔CHH可以包括：通过在形成第一沟道孔CHH1之后在第一沟道孔CHH1上进一步形成至少一个沟道孔以形成沟道孔CHH而使沟道孔CHH的宽度变化的部分。例如，第一预沟道部211p的上表面的宽度可以大于第二沟道孔CHH2的底表面的宽度。

参考图17A，沟道210和位线焊盘(BLP)可以形成在第一区域R1中。可以通过在第一沟道孔CHH1和第二沟道孔CHH2中形成第一沟道层级CH1和第二沟道层级CH2来形成沟道210。例如，第一沟道层级CH1可以形成在第一沟道孔CHH1和第二沟道孔CHH2的侧壁上。第一沟道层级CH1可以不完全填充第一沟道孔CHH1和第二沟道孔CHH2。第二沟道层级CH2可以形成为填充第一沟道孔CHH1和第二沟道孔CHH2的在形成第一沟道层级CH1之后留下的部分。

参考图17B，可以通过分别在第一沟道孔CHH1、第二沟道孔CHH2和第三沟道孔CHH3中形成第一沟道层级CH1、第二沟道层级CH2和第三沟道层级CH3来形成沟道210。

参考图17A和图17B，可以形成位线焊盘(BLP)以填充沟道孔凹陷CHHr和去除沟道孔凹陷CHHr上的第二层间绝缘层251的部分。位线焊盘(BLP)可以形成在沟道210上。

参考图18A和图18B，接触孔TH和第一凹陷区域(pr)可以形成在第三区域R3中。通过去除接触孔凹陷THr上的第二层间绝缘层251的一部分，并通过去除第一预接触部231p或第二预接触部232p(例如，第一牺牲接触材料或第二牺牲接触材料)，可以形成接触孔TH。接触孔TH可以穿透第二层间绝缘层251、第三区域R3的模制层MO、基层202和第一层间绝缘层151，以暴露下连接布线120。接触孔TH可以垂直于第二衬底201延伸。

根据本发明构思的技术思想的一些实施例的用于制造非易失性存储器器件的方法可以：通过在具有更高的深宽比的非易失性存储器器件中形成第一接触孔TH1之后在第一接触孔TH1上进一步形成至少一个接触孔来形成接触孔TH。在一些实施例中，可以解决接触孔TH由于较高的深宽比而不暴露下连接布线120的问题。

此外，根据本发明构思的技术思想的用于制造非易失性存储器器件的方法的接触孔TH可以包括：通过在形成第一接触孔TH1之后在第一接触孔TH1上进一步形成至少一个接触孔以形成接触孔TH而使接触孔TH的宽度变化的部分。例如，第一预接触部231p的上表面的宽度可以大于第二接触孔TH2的底表面的宽度。

可以通过去除由接触孔TH暴露的第二牺牲层SL2来形成第一凹陷区域(pr)。可以与第一牺牲层SL1一起选择性地去除第二牺牲层SL2。

参考图19A，可以在第三区域R3中形成接触件230。接触件230可以通过用接触材料来填充第一接触孔TH1、第二接触孔TH2、接触孔凹陷THr、以及其中去除接触孔凹陷THr上的第二层间绝缘层251的部分来形成。接触材料可以是例如导电材料。接触材料可以是例如金属材料。

参考图19B，接触件230可以通过用接触材料来填充第一接触孔TH1、第二接触孔TH2、第三接触孔TH3、接触孔凹陷THr和/或其中去除接触孔凹陷THr上的第二层间绝缘层251的部分来形成。

参考图19A和图19B，第一凹陷区域(pr)可以填充有例如包含在第二层间绝缘层251中的材料。

参考图20A和图20B，沟槽(T)可以形成在第一区域R1的第二层间绝缘层251和模制层MO中。沟槽(T)可以形成在第一区域R1中以与沟道210间隔开。沟槽(T)可以穿透第一区域R1的模制层MO以暴露第二衬底201。沟槽(T)可以延伸到例如第二衬底201的一部分。换句话说，沟槽(T)的一部分可以形成在第二衬底201中。

参考图21A和图21B，可以形成第二凹陷区域(gr)。第一牺牲层SL1和第二牺牲层SL2可以由沟槽(T)暴露。可以通过去除由沟槽(T)暴露的第二牺牲层SL2来形成第二凹陷区域(gr)。例如，去除由沟槽(T)暴露的第二牺牲层SL2，以形成沟道210和沟槽(T)之间的第二凹陷区域(gr)。此外，也可以去除第二区域R2的第二牺牲层SL2。

参考图22A和图22B，可以形成栅电极260、杂质区203、导线242和/或导线的绝缘层241。栅电极260可以形成在第二凹陷区域(gr)中。栅电极260可以形成在第一区域R1和第二区域R2中。杂质区203可以形成在由沟槽(T)暴露的第二衬底201中。导线的绝缘层241可以沿沟槽(T)的侧壁形成。导线的绝缘层241可以不完全填充沟槽(T)。可以形成导线242以填充沟槽(T)的在形成导线的绝缘层241之后留下的部分。

上连接布线(图3A的220)可以形成在第二层间绝缘层251上。

在下文中，将参考图11、图12和图23至图29描述根据本发明构思的技术思想的一些实施例的用于制造非易失性存储器器件的方法。为了清楚地说明，将简化或省略前述描述的重复部分。

图23至图29是用于说明根据本发明构思的技术思想的一些实施例的用于制造非易失性存储器器件的方法的中间阶段图。图23可以是在执行上面参考图11和图12描述的用于制造非易失性存储器器件的方法的操作之后的图。

参考图23，第一接触部231可以形成在第一接触孔TH1中。例如，可以通过用第一牺牲接触材料填充第一接触孔TH1来形成第一接触部231。在一些实施例中，第一牺牲接触材料可以是例如金属材料。随后，可以形成第三模制层MO3和第四模制层MO4。

参考图24，可以形成第二沟道孔CHH2和第二接触孔TH2。第二接触孔TH2可以通过形成在第三区域R3中的第四模制层MO4而暴露第一接触部231。第二接触孔TH2可以例如延伸到第一接触部231的一部分。换句话说，第二接触孔TH2的一部分可以形成在第一接触部231中。

参考图25，可以形成第二层间绝缘层251。

参考图26，沟道孔CHH可以形成在第一区域R1中。

参考图27，沟道210和位线焊盘(BLP)可以形成在第一区域R1中。

参考图28，可以去除接触孔凹陷THr上的第二层间绝缘层251的一部分。

参考图29，可以形成接触件230。接触件230可以通过用接触材料填充第二接触孔TH2、接触孔凹陷THr和其中去除接触孔凹陷THr上的第二层间绝缘层251的一部分的部分来形成。在一些实施例中，接触材料可以与第一牺牲接触材料相同。例如，接触材料和第一牺牲接触材料可以是金属材料。

如参考图5所述，在一些实施例中，第三区域R3的第一牺牲层SL1和第二牺牲层SL2可以保持不被去除。

在下文中，将参考图11和图30至图37描述根据本发明构思的技术思想的一些实施例的用于制造非易失性存储器器件的方法。为了清楚地说明，将简化或省略前述描述的重复部分。

图30至图37是用于说明根据本发明构思的技术思想的一些实施例的用于制造非易失性存储器器件的方法的中间阶段图。图30可以是在执行图11的第一区域R1和第二区域R2中的非易失性存储器器件的制造工艺之后的图。

参考图30，第一沟道孔CHH1可以形成在第一区域R1中，并且第一接触孔TH1可以形成在第二区域R2中。第一沟道孔CHH1和第一接触孔TH1可以同时形成。第一接触孔TH1可以穿透在第二区域R2和第二衬底201中形成的第一模制层MO1。第一接触孔TH1可以延伸到***电路区域(PR)的内部以暴露下连接布线120。

参考图31，可以形成第一预沟道部211p和第一预接触部231p。此外，第三模制层MO3可以形成在第二区域R2的第一模制层MO1上。例如，第二区域R2的第三模制层MO3可以覆盖第一预接触部231p。然而，本发明构思的技术思想不限于此。例如，第二区域R2的第三模制层MO3形成在第一预接触部231p的一部分上，并且可以暴露第一预接触部231p的一部分。

参考图32，可以在第二区域R2的第三模制层MO3和第一模制层MO1上形成第二层间绝缘层251。第二层间绝缘层251可以在第一区域R1和第二区域R2的第三模制层MO3的最上层级上暴露第一牺牲层SL1。第二接触孔TH2可以形成在于第二区域R2中形成的第三模制层MO3和第二层间绝缘层251中。第二接触孔TH2可以穿透第二区域R2中形成的第三模制层MO3和第二层间绝缘层251，以暴露第一预接触部231p。

参考图33，可以进一步形成第二层间绝缘层251。可以在预先形成的第二沟道孔CHH2、第一区域R1的第三模制层MO3、第二接触孔TH2和第二层间绝缘层251上进一步形成第二层间绝缘层251。此时，接触孔凹陷THr可以形成在第二接触孔TH2上。此外，沟道孔凹陷CHHr可以形成在第二沟道孔CHH2上。

参考图34，沟道孔CHH可以形成在第一区域R1中。

参考图35，沟道210可以形成在第一区域R1中。

参考图36，接触孔TH可以形成在第二区域R2中。

参考图37，接触件230可以形成在第二区域R2中。

尽管已经参考本发明构思的示例实施例具体示出和描述了本发明构思，但是本领域普通技术人员将理解的是，在不脱离所附权利要求所限定的本发明构思的精神和范围的情况下，可以进行形式和细节上的多种改变。因此，期望本实施例在所有方面被认为是说明性的而不是限制性的，参考所附权利要求而不是前述描述来表示本发明的范围。