具体实施方式

本文描述的实施方式大体上涉及具有改良的字线隔离的3D NAND储存装置及其形成方法。具体地，交替的材料层(例如，不同类型的金属的第一金属层和第二金属层)多层被用于3D NAND单元膜堆叠以形成储存孔。金属层中的一个(例如，第一金属)可以随后被去除(例如，蚀刻)形成空间，然后用一种或多种材料填充空间，例如，低k氧化物(诸如，SiO、SiO₂等)或气隙。可使用相同的蚀刻化学物蚀刻掉两种金属层。因此，高深宽比(HAR)蚀刻可用更高产量加以进行。举例而言，可使用含有氢氟酸(HF)的干式化学蚀刻以高选择性(例如，>100∶1)来蚀刻掉两种金属。此外，本文所描述的实施方式排除了字线(WL)金属填充步骤，字线(WL)金属填充步骤有时与形成3D NAND储存装置的传统方法一起使用，且是替换金属栅极(replacement metal gate，RMG)的关键步骤，例如与氧氮(ON)模具一起使用。如本文所描述的，可在去除TiN之后将WL金属沉积为模具堆叠并填充氧化硅；SiO₂填充为比用于WL金属填充的传统工艺更容易和更具成本效益的工艺。此外，有时会由于SiO₂填充不完全而形成的空隙对本文所描述的制成的3D NAND储存装置无害，因为空隙可以起到气隙的作用(可以在不增加任何额外步骤的情况下形成)，这与在传统RMG工艺过程中形成的空隙(由于残留在空隙中的氟(F)气体会导致严重的SiO₂降解)相反。此外，可使用物理气相沉积(PVD)或化学气相沉积(CVD)藉由金属的沉积条件来调节用于形成3D NAND储存装置的模具堆叠的机械应力，与目前的SiO₂/氮化硅(Si₃N₄)多层相比，例如，由于不必使用RMG，整体堆叠高度可以更薄。

图1是用于在3D NAND储存装置(例如，图3A-3P的储存装置300)中形成多个非易失性储存单元的系统100的示意图。图2是根据本公开内容的实施方式用于在储存装置中形成多个非易失性储存单元的方法200的流程图。图3A-3P是根据本公开内容的至少一个实施方式(例如使用方法200)的制造阶段过程中3D NAND储存装置的一部分的示意性截面图。

图3A显示储存装置300，储存装置300可为比特成本可缩放(BiCS)装置，包括形成于基板301上的一串(多个)垂直堆叠储存单元层302(例如，作为字线的导电层)(例如，第二材料层)交替地设置于多个层304(例如，第一材料层)之间，基板301在某些实施方式中可为半导体。

基板301可以是用于形成集成电路的任何合适的起始材料，例如硅(Si)晶片或锗(Ge)晶片。半导体基板301可以是在其上形成有一层或数层(例如，膜堆叠)的硅半导体基板，用于在基板301上形成例如储存装置300的结构。基板301可包括的材料诸如结晶硅(诸如，Si＜100>或Si＜111>)、Si₃N₄、应变硅、硅锗、掺杂的或未掺杂的聚-硅(poly-Si)、掺杂的或未掺杂的硅、经图案化或未经图案化的晶片、绝缘体上硅(SOI)、掺杂碳的氧化硅、氮化硅(SiN、Si₃N₄等)、掺杂的硅、锗、砷化镓、玻璃、蓝宝石、设置在硅上的金属层和类似者。基板301可以是圆形的晶片，例如200mm、300mm或450mm直径的晶片，或者是矩形或正方形的面板。

在某些实施方式中，储存单元层302与层304可形成于共源线(common sourceline，CSL)层上，共源线(CSL)层可形成于蚀刻终止层(ESL)上。在上述实施方式中，CSL层与ESL可由诸如钨(W)、氮化硅(SiN)、poly-Si或上述的组合的材料所制成。在某些实施方式中，掩模层(ML)(例如，氧化硅层)可沉积于储存单元层302或层304的顶部以形成顶部或最终材料层。在刻蚀堆叠之前对ML进行图案化，以覆盖在堆叠蚀刻工艺过程中不被去除的区域。

层304设置于储存单元层302之间。可使用任何合适的材料(例如，金属、金属氮化物或导电金属化合物)形成层304，材料诸如W、钼(Mo)、钽(Ta)、铌(Nb)、锇(Os)、锆(Zr)、铱(Ir)、铼(Re)、钛(Ti)、Ti氮化物(N)、TaN、WN、MoN、ZrN、WOx、RuOx、IrO_x等等。提供层304以促进在半导体基板301上形成(或构建)储存单元层302。在形成储存单元层302之后，使用一种或多种合适的工艺去除层304，并用一种或多种合适的材料填充，如下面将更详细描述的。

每个储存单元层302对应于存储装置300的字线，每个字线延伸到页面中以形成不可见的储存装置300的附加储存单元。因此，每个储存单元层302被配置为储存一个或多个数据位(bits of data)。这样，每个储存单元层302可以使用任何合适的材料形成，材料诸如金属、金属合金、具有包括一个或多个金属元素的掺杂物的金属，诸如W、硅化钨(WSi)、钨聚硅(W/poly-Si)、钨合金、Ta、Ti、Nb、Os、Zr、Ir、Re、铜(Cu)、钌(Ru)、镍(Ni)、钴(Co)、铬(Cr)、铁(Fe)、锰(Mn)、铝(Al)、铪(Hf)、钒(V)、钼(Mo)、钯(Pd)、金(Au)、银(Au)、铂(Pt)、上述的合金、上述的氮化物化合物(诸如，氮化钛(TiN)与氮化钽(TaN))与上述的组合等等。对于每个基板301，储存单元层302和层304由不同的材料形成。举例而言，在至少某些实施方式中，储存单元层302可由W形成而层304可由TiN形成；亦可使用其他材料组合。

继续参照图3A，在202处，可以使用任何合适的沉积工艺和/或设备130(图1)将储存单元层302和层304沉积在半导体基板301上，设备130的实例可包括化学气相沉积(CVD)设备130a、物理气相沉积(PVD)设备130b或原子层沉积(ALD)设备130c。例如，在一个具体实施方式中，可以使用例如PVD设备130b来沉积层304(例如，TiN)，PVD设备130b可以是独立的设备或是配置为例如执行PVD工艺的群集工具的一部分。可以配置为执行上述工艺的示例性设备可包括例如系列的独立PVD设备，可自Applied Materials，Inc.取得。同样地，可以使用例如CVD设备130a来沉积储存单元层302(例如，W)，CVD设备130a可以是独立的设备或是配置为例如执行CVD工艺的群集工具的一部分。可以配置为执行上述工艺的示例性设备可包括例如APF系列的独立CVD设备，可自Applied Materials，Inc.取得。替代地或另外地，可以使用例如CVD设备130a来沉积层304，并且可以使用例如PVD设备130b来沉积储存单元层302。

随后，WL阶梯可以藉由蚀刻储存单元层302、层304和ML(图3B)形成。举例而言，可以采用任何合适的蚀刻设备110(图1)和/或方法来形成WL阶梯，例如深反应性离子蚀刻(DRIE)，这是一种高度各向异性的蚀刻工艺，用于在晶片或其他基板中创建高深宽比的孔和沟槽。适用于上述蚀刻工艺的蚀刻气体可包括氟化物(SF₆、CF₄、CHF₄、CH₃F、C₂F₆、C₄F₈与NF₃)、氯化物(HCl、Cl₂、BCl₃)、溴化物(Br₂、HBr)、或含氧气体(诸如，O₃、O₂、CO₂、CO、H₂O、NO、NO₂、N₂O、CO和类似者)并可选择性包括惰性气体(诸如，氩(Ar)或氦(He))。

在形成WL阶梯之后，可以执行层间电介质沉积(ILD)工艺以在储存单元层302和层304上方沉积材料层305。ILD工艺可以使用要在形成阶梯的区域中填充的介电材料。在至少一些实施方式中，藉由化学机械抛光(CMP)沉积并平坦化厚的氧化硅(比储存单元层302和层304的堆叠高度厚约1.2倍)。

随后，参照图3C，使用蚀刻设备110形成至少一个储存孔306(或多个储存孔306，例如三个储存孔306)在ML中、在交替的储存单元层302和层304堆叠中、在CSL中且部分在ESL中。替代地或附加地，可以将储存孔306形成为延伸到基板301中。垂直堆叠的储存单元层302和层304的串显示为布置有四个垂直列。蚀刻设备110可被配置为使用离子加速电压为0.5～10kV的六氟化硫(SF₆)化学物质。可以在执行蚀刻之前首先执行硬掩模沉积工艺，并且可以在蚀刻完成并且形成储存孔306之后去除在蚀刻之前沉积的硬掩模层。可以使用其他蚀刻设备和/或工艺来形成储存孔306。

参照图3D和3E，在形成储存孔306之后，可以在储存孔306中沉积一个或多个额外的材料层。例如，如图3E的详细指示区域所示，氧化铝(AlO)层(层307)(例如，连续层)首先沉积于界定储存孔306的侧边上并在储存孔306的底部沿着ESL。随后，氧化硅层(层309)沉积于AlO层顶部上并沿着储存孔306的底部。随后，陷阱(trap)-氮化硅(SiN)层(层311)沉积于层309顶部上并沿着储存孔306的底部。随后，另一氧化硅层313沉积于层311顶部上并沿着储存孔306的底部。随后，聚硅层(层315)沉积于氧化硅层313顶部上并沿着储存孔306的底部以在储存孔306的底部形成聚硅沟道。随后，沉积核心氧化硅(层317)(诸如，SiO、SiOC等等)以填充聚硅沟道(例如参见图3E)。可以使用任何合适的沉积工艺和/或设备来沉积层307-317。例如，图1的CVD设备130a和PVD设备130b可以分别用于执行CVD和PVD，以沉积层307-317。替代地或附加地，ALD设备130c可以是独立设备或群集工具，其可以用于执行ALD工艺以沉积层307-317。可配置用于执行上述工艺的示例性设备包括例如ALD设备的系列，可自Applied Materials，Inc.取得。

在沉积层317以填充聚硅沟道之后，可以在层317的顶部上沉积额外层321(例如，聚硅层)以覆盖层317，并且可以在层321的顶部上沉积额外的ML层以覆盖层321，如图3F与图3G中所示。

随后，关于图3H，可形成两个额外的狭缝或孔308(例如，使用上述蚀刻工艺)在ML中、在交替的储存单元层302和层304的堆叠中、在CSL中、在ESL中以及部分在基板301中。但是，与储存孔306不同，孔308用来移除CSL和层304。例如，在形成孔308之后，使用上述蚀刻工艺(例如，湿式蚀刻和/或化学干式蚀刻)去除CSL，沉积在CSL内的储存孔306中的层309-313也是如此(例如参见图3I与图3J)。

随后，包含CSL和层307-313的区域填充有磷掺杂的聚硅(n+型硅)层(例如，层323)而孔308保持完整，例如未填充或最少地填充层323(图3K)。

随后，在204，使用上述蚀刻工艺(例如，使用蚀刻设备110的湿式蚀刻或化学干式蚀刻)去除层304。更具体地，如图3L所示，藉由选择性地氧化层304来去除层304(例如，TiN层)以在储存单元层302(例如，W层)的交替层之间形成空间325。

可以使用任何合适的蚀刻或图案化工艺来实现层304的去除，以从储存装置300中选择性地去除层304，而不会不期望地损坏储存单元层302。

例如，可以采用对至少储存单元层302具有选择性的任何各向同性的蚀刻工艺，以高选择性去除层304。例如，在某些实施方式中，可以用反应性物种去除层304，反应性物种是经由从包含氧气(O₂)和三氟化氮(NF3)的工艺气体的远程等离子体形成，例如图1的蚀刻设备120。各向同性的蚀刻工艺可以在任何合适的各向同性的蚀刻设备中进行。可用于去除层304的高度选择性的各向同性干式蚀刻工艺描述于2014年8月5日申请的美国专利第9，165,786号，标题为“Integrated oxide and nitride recess for better channelcontact in 3D architectures”。可以使用合适的干式蚀刻设备来执行干式蚀刻工艺。可以配置为执行上述工艺的示例性设备包括例如系列的蚀刻设备(图1)，可自Applied Materials，Inc.(Santa Clara，Califomia)取得。

替代地或另外地，为了去除层304，可以使用选择性氧化设备140使用快速热氧化(RTO)、自由基氧化或远程等离子体氧化(RPO)例如去耦等离子体氧化(DPO)在层304上沉积氧化硅层(未示出)。在某些实施方式中，当需要低热预算和/或减少氧的扩散时，可以使用等离子体氧化或自由基氧化。如本文所使用的，低热预算意味着在850℃峰值温度下小于数十分钟的炉工艺的热预算。例如，当在204处使用RPO时，可以使用一个或多个合适的等离子体反应器，例如可从Applied Materials，Inc.取得的RPO反应器，以在层304上提供氧化硅层。

替代地，也可以利用高热预算工艺(即，高氧扩散)。例如，高热预算工艺(诸如，湿式、干式或RTO)可以提供保形氧化、更快的氧化速率和更厚的氧化。

用于去除碳层304的选择性氧化设备140和/或蚀刻设备120的类型可以取决于一个或多个因素，包括但不限于时间限制、期望的氧化速率等。

不管所使用的选择性氧化设备140和/或蚀刻设备120(或使用蚀刻设备110的蚀刻工艺)如何，在从储存装置300中移除层304之后，仅具有储存单元层302的悬浮膜堆叠仍保留在基板301上以用于进一步工艺，参见图3L。

在某些实施方式中，在206处，参照图3M，可沉积材料层327(诸如，低k(介电常数)氧化物材料、氧化硅、二氧化硅等等)以填充空间325(例如，不具有气隙)。可以使用例如图1的CVD设备130a或ALD设备130c来沉积材料层327。低k氧化物材料可包括(但不限于)氧化硅、二氧化硅等等。材料层327可具有3.9与小于3.9的介电常数。

相反地，参照图3N，在204处，在某些实施方式中，可以沉积材料层327以部分地填充空间325，从而在其中保留气隙329。可以使用例如图1的CVD设备130a或ALD设备130c来沉积材料层327。可以部分地填充空间325，使得气隙329可以占据空间325的任何特定体积。

在完成206的工艺中的一个之后，储存装置300将具有交替的储存单元层302和材料层327(例如，低k氧化物材料)的堆叠，其中包含有气隙329(图3N)或不包含有气隙(图3M)。一旦形成，就可以进一步处理3D NAND储存装置300，以沉积例如用于形成栅极的栅极氧化硅。

例如，在完成206的处理后，可以用一种或多种合适的材料填充(例如，平坦化)孔308，所述材料包括但不限于TiN、W、SiN、氧化物或上述的组合(图3O)。同样地，在已经执行平坦化后，可执行一个或多个后端工序(back end of the line，BEOL)工艺(例如，WL阶梯触点形成)以完成3D NAND储存装置300的制造(图3P)。

图4A-4C是根据本公开内容的至少一个实施方式的3D NAND储存装置400a-400c的一部分的示意性截面图。3D NAND储存装置400a-400c实质上与3D NAND储存装置300相似。因此，本文仅描述3D NAND储存装置400a-400c所独有的那些特征。

如图4A所示，在206之前(例如，沉积材料层(例如，材料层427b和427c)以填充空间425a(例如，如上所述具有或不具有气隙429c))，可以从储存单元层402中移除一个或多个填充储存孔的层(例如，层407b-415b或层407c-415c)。

例如，如图4B中的详细区域所示，代替施加AlO的连续层407b，可以形成不连续层407b以仅在界定储存孔的侧面上覆盖储存单元层402b(而不覆盖层404b)，并在储存孔的底部处沿着ESL。具有不连续层407b的储存单元层402b可以藉由在206之前从储存孔中邻近要沉积材料层427b的区域中除去407b的层来制成。藉由使用不连续层407b，可以减少相邻的储存单元层402之间的单元间干扰。为了说明的目的，示出了没有气隙的3D NAND储存装置400b。

类似地，不连续层407c和氧化硅和SiN的不连续层(例如，层409c和411c)可用于形成3D NAND储存装置400c(图4C)。具有不连续的层407c-411c的储存单元层402c可以藉由在206之前从储存孔中邻近要沉积材料层427c的区域中去除层407c-411c而制成。具有不连续的层407c-411c的储存单元层402c可以防止相邻的储存单元层402c之间经由层411c(例如陷阱SiN)的数据丢失。为了说明的目的，示出了具有气隙429c的3D NAND储存装置400。

图5是根据本公开内容的至少一个实施方式的3D NAND储存装置500的一部分的示意性截面图。发明人已经发现本公开内容不限于基于电荷陷阱的NAND闪存储存装置。例如，可以使用本文描述的方法来形成具有电阻性RAM(ReRAM)或相变储存(PCM)的储存单元。更具体地，如图5所示，电阻储存材料(诸如，ReRAM的Ta₂O₅、TiO₂等等或PCM的Ge_xSb_yTe_z(GST)等等)的电阻层550可以在储存单元层502和层515之间沉积，且可以由与层515(例如，用于形成聚硅沟道)相同的材料制成。

本文描述的方法可用于形成3D NAND储存装置，且藉由形成多个具有层304的储存单元层302减少(若未消除)储存装置300的储存单元层302的相邻的储存单元之间的串扰(例如，被捕获的电荷的泄漏)，层304可以被除去并用其中包含或不包含气隙329的材料327(例如，低k氧化物材料、氧化硅等等)替换。此外，由于可以使用基于氧气的蚀刻工艺蚀刻出储存单元层302和304两者，因此与传统工艺相比，高深宽比储存孔蚀刻和间隙填充的挑战性较小。此外，当储存单元层302和层304由一种或多种上述材料形成时，模具堆叠的机械应力可以藉由上述材料的沉积条件来调节，这反过来可以减少(若未消除)模式崩溃的可能性，并且与传统的储存装置相比，可以使储存装置300/400的整体堆叠高度相对较薄。此外，由于储存单元层302由一种或多种上述金属(例如W)制成，因此省去了有时用于建造字线阶梯的传统替换金属栅极工艺。

尽管前述内容针对本公开内容的实施方式，但是在不脱离本公开内容的基本范围的情况下，可以设计出本公开内容的其他和进一步的实施方式。