阅读说明：本技术 集成电路装置 (IC apparatus ) 是由 廖忠志 于 2019-01-04 设计创作，主要内容包括：此处提供具有接点栅极结构的集成电路与形成集成电路的方法的例子。在一些例子中,集成电路包括存储器,其包含多个鳍状物,与延伸于鳍状物的第一鳍状物与第二鳍状物上的栅极结构。栅极结构包括物理接触第一鳍状物的栅极,以及位于第二鳍状物与栅极之间的栅极介电层。在这些例子中,第一鳍状物包括源极/漏极区与物理接触栅极的掺杂区。(The example of the method for integrated circuit provided herein with contact gate structure and formation integrated circuit.In some instances, integrated circuit includes memory, and it includes multiple fins, with the gate structure on the first fin and the second fin that extend fin.Gate structure includes the grid that the first fin is physically contacted, and the gate dielectric between the second fin and grid.In these examples, the first fin includes the doped region of source/drain regions and physical contact grid.)

集成电路装置

技术领域

本发明关于集成电路装置，更特别关于其接点栅极结构与其形成方法。

背景技术

半导体集成电路产业已经历快速成长。在集成电路的演进中，功能密度(如单位芯片面积中的内连线装置数目)通常随着几何尺寸(如制程所能产生的最小构件或线路)缩小而增加。尺寸缩小的制程通常有利于增加产能并降低相关成本。然而，尺寸缩小亦会增加整合这些集成电路的装置的设计与制造的复杂性。随着制造方法的进展，制作复杂性提高的设计时，仍可兼具精确性与可信度。

举例来说，制造方法的进展可实施三维设计如鳍状场效晶体管。鳍状场效晶体管可设想为自基板向外凸起至栅极的一般平面装置。例示性的鳍状场效晶体管具有薄的鳍状物或鳍状结构，其自基板向上延伸。场效晶体管的通道区形成于此垂直鳍状物上，而栅极位于鳍状物的通道区上(如包覆通道区周围)。包覆鳍状物周围的栅极可增加通道区与栅极之间的接触面积，且栅极可经由多侧控制通道。利用上述装置的方式超过一种。在一些应用中，鳍状场效晶体管可减少短通道效应、减少漏电流、并增加电流。换言之，这些装置可比平面装置更快、更小、且更有效率。

不论是平面晶体管、鳍状场效晶体管、或其他非平面装置，构成集成电路的晶体管可实现计算至存储的多种目的。集成电路装置可包含百万计或十亿计的晶体管配置于计算核心、存储器(如静态随机存取存储器)、输入/输出单元、及/或其他结构中。综上所述，存储器中最小的晶体管尺寸与晶体管之间的最小空间，可能对完成的电路尺寸产生深远的影响。

发明内容

本发明一实施例提供的集成电路装置，包括：存储器，包括：多个鳍状物；以及栅极结构，延伸于鳍状物的第一鳍状物与第二鳍状物上，其中栅极结构包括：栅极，物理接触第一鳍状物；以及栅极介电层，位于栅极与第二鳍状物之间。

附图说明

图1A与1B是本发明多种实施例中，具有接点栅极的工件的制作方法的流程图。

图2A、3A、4A、5A、6A、7A、8A、9A、10A、11A、12A、13A、14A、15A、16A、17A、18A、19A、与20A是本发明多种实施例中，工件于制作方法的多种阶段中的上视图。

图2B、3B、4B、5B、6B、7B、8B、9B、10B、11B、12B、13B、14B、15B、16B、17B、18B、19B、与20B是本发明多种实施例中，工件于制作方法的多种阶段中，沿着栅极平面的剖视图。

图2C、3C、4C、5C、6C、7C、8C、9C、10C、11C、12C、13C、14C、15C、16C、17C、18C、19C、与20C是本发明多种实施例中，工件于制作方法的多种阶段中，沿着鳍状物长度的平面的剖视图。

图21是本发明多种实施例中，具有多种组成的接点栅极的工件的制作方法的流程图。

图22A、23A、24A、25A、26A、与27A是本发明多种实施例中，工件于制作方法的多种阶段中的上视图。

图22B、23B、24B、25B、26B、与27B是本发明多种实施例中，工件于制作方法的多种阶段中，沿着栅极平面的剖视图。

图22C、23C、24C、25C、26C、与27C是本发明多种实施例中，工件于制作方法的多种阶段中，沿着鳍状物长度的平面的剖视图。

图28是本发明多种实施例中，具有多种组成的接点栅极的工件的制作方法的流程图。

图29A、30A、31A、32A、33A、与34A是本发明多种实施例中，工件于制作方法的多种阶段中的上视图。

图29B、30B、31B、32B、33B、与34B是本发明多种实施例中，工件于制作方法的多种阶段中，沿着栅极平面的剖视图。

图29C、30C、31C、32C、33C、与34C是本发明多种实施例中，工件于制作方法的多种阶段中，沿着鳍状物长度的平面的剖视图。

其中，附图标记说明如下：

100、2100、2800 方法

102、104、106、108、110、112、114、116、118、120、122、124、126、128、130、132、134、136、138、140、142、2102、2104、2106、2108、2110、2112、2114、2802、2804、2806、2808、2810、2812、2814、2816 步骤

200、2200、2900 工件

202 栅极平面

204 鳍状物长度的平面

206 基板

207A、207B、1402 掺杂区

208 鳍状物

210 隔离结构

302 占位栅极

304 占位栅极材料

306、1202、2404、3004 光阻层

402 栅极间隔物

502、802 凹陷

602 源极/漏极结构

702 第一层间介电层

902、2604 界面层

1002 栅极介电层

1102、2402、3002 硬遮罩层

1502、2302 盖层

1504、2304 功函数层

1506、2306、2606 电极充填层

1508、2308 栅极结构

1602 栅极盖

1702 源极/漏极接点

1703 金属硅化物层

1704、2004 粘着层

1706、2006 充填材料

1802 第二层间介电层

2002 接点

2008A、2008B 静态随机存取存储器

2010A、2010B 上拉晶体管

2012A、2012B 下拉晶体管

2014A、2014B 通闸晶体管

2015A、2015B 接点栅极

2602 接点区

具体实施方式

可以理解的是，下述内容提供的不同实施例或实例可实施本发明的不同结构。特定构件与排列的实施例是用以简化本发明而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本发明实施例中的结构连接及/或耦接至另一结构时，其可包含结构直接接触，亦可包含结构之间夹设有其他结构，因此结构并非直接接触。

此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。此外，本公开的多种例子中可重复标号，但这些重复仅用以简化与清楚说明，不代表不同实施例及/或设置之间具有相同标号的单元之间具有相同的对应关系。

例示性的集成电路包括多个电路装置(如鳍状场效晶体管、平面场效晶体管、双极接面晶体管、发光二极管、存储装置、其他主动及/或被动装置、或类似物)，其经由内连线结构电性耦接。内连线结构可包含垂直堆叠的任意数目的介电层，以及在层状物中横向延伸的导电线路。通孔可垂直延伸，以连接一层中的导电线路与相邻层中的其他导电线路。类似地，接点可垂直延伸于导电线路与基板等级的结构之间。线路、通孔、与接点一起承载装置之间的信号、电力、与地线以操作电路。

在第一晶体管的结构(如源极/漏极结构)欲电性耦接至相邻的第二晶体管的结构(如栅极结构)的例子中，可采用对接接点。对接接点可为单一导体层或多个导体层，其延伸穿过内连线结构的最底介电层以物理并电性耦接晶体管结构，而不需中介的导电线路。然而包含接点的内连线结构，通常造成电路尺寸难以缩小。特别是在晶体管之间的空间缩小时，对接接点倾向短接至其他晶体管。

为解决此问题及其他问题，可采用其他方式取代对接接点。举例来说，可设置晶体管的栅极结构，使导电电极直接接触相邻晶体管的半导体部分，以直接物理与电性耦接晶体管。与对接接点相较，接点栅极可减少预期的外的短路机会。此控制改善可缩小栅极间距及/或鳍状物间距，同时维持可接受的良率。当接点栅极用于静态随机存取存储器区与其它密集区中，其可明显缩小装置尺寸与空间，并对应增加装置密度。

接点栅极的另一优点可释出对接接点可能占据的线路区。举例来说，由于对接接点为接点，其可向上延伸穿过介电层至足以耦接金属线路的高度。当对接接点旨在耦接源极/漏极结构至栅极结构而不耦接至金属线路时，需在金属线路层设定保留区以避免短路。与此相反，多种例子中的接点栅极不会延伸到足以耦接至金属线路的高度，因此金属线路可高于接点栅极而不会短路。

即使接点栅极的电阻大于对接栅极的电阻，其仍具有优点如下。在接点栅极用于静态随机存取存储器装置的一例中，较高电阻可减缓静态随机存取存储器因电荷注入(如α粒子注入、中子注入、或类似注入)、噪声条件、或其他柔性错误所造成的非预期放电。换言之，接点栅极与对接接点相较，可改善装置的柔性错误率。在这些方式与其他方式中，接点栅极可缩小装置尺寸、增加装置密度、及/或改善可信度。然而除非特别说明，没有实施例必需提供特定优点。

本发明实施例提供接点栅极与用以形成栅极的技术的例子。具有耦接鳍状场效晶体管装置的接点栅极的电路与其形成方法的例子，将搭配图1A至20C说明。图1A与1B是本发明多种实施例中，制作具有接点栅极的工件200的方法100的流程图。在方法100之前、之中、与之后可进行额外步骤，且其他实施例的方法100可置换或省略一些步骤。

图2A、3A、4A、5A、6A、7A、8A、9A、10A、11A、12A、13A、14A、15A、16A、17A、18A、19A、与20A是本发明多种实施例中，工件200于制作的方法100的多种阶段中的上视图。图2B、3B、4B、5B、6B、7B、8B、9B、10B、11B、12B、13B、14B、15B、16B、17B、18B、19B、与20B是本发明多种实施例中，工件200于制作的方法100的多种阶段中，沿着栅极平面202的剖视图。图2C、3C、4C、5C、6C、7C、8C、9C、10C、11C、12C、13C、14C、15C、16C、17C、18C、19C、与20C是本发明多种实施例中，工件200于制作的方法100的多种阶段中，沿着鳍状物长度的平面204的剖视图。图2A至20C已简化以求清楚说明本发明概念。工件200中可整合额外结构，而其他实施例的工件200可置换或省略一些下述结构。

如图1A的步骤102与图2A至2C所示，接收工件200。工件200包含基板206，且基板206上将形成装置。在多种例子中，基板206包含半导体元素(单一元素)如结晶结构的硅或锗；半导体化合物如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟；半导体合金如硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、及/或磷砷化镓铟；非半导体材料如钠钙玻璃、熔融氧化硅、熔融石英、及/或氟化钙；及/或上述的组合。

基板206可具有一致的组成或包含多种层状物，且可选择性地蚀刻一些层状物以形成鳍状物。层状物可具有类似或不同的组成。在多种实施例中，一些基板的层状物可具有不一致的组成，以诱发装置应变以调整装置效能。层状基板的例子包含绝缘层上硅的基板206。在这些例子中，基板206的一层可包含绝缘层如半导体的氧化物、半导体的氮化物、半导体的氮氧化物、半导体的碳化物、及/或其他合适的绝缘材料。

掺杂区如井区可形成于基板206上。基板206的一些部分可掺杂p型掺质如硼、二氟化硼、或铟，而基板206的其他部分可掺杂n型掺质如磷或砷；及/或包含上述的组合的其他合适掺质。如图2A至2C所示，第一组的掺杂区标示为207A，而第二组的掺杂区标示为207B。为了参考目的，掺杂区207A与207B标示于图2A的上视图中，即使基板206本身被挡住。在一些例子中，掺杂区207A与207B的掺杂形态相反。在此例中，掺杂区207A掺杂n型掺质，而掺杂区207B掺杂p型掺质。

在一些例子中，欲形成于基板206上的装置延伸出基板206。举例来说，鳍状场效晶体管及/或其他非平面装置可形成于基板206上的鳍状物208。装置的鳍状物208指的是任何凸起结构，并包含鳍状场效晶体管装置的鳍状物208，以及用于形成基板206上的其他***主动与被动装置的鳍状物208。鳍状物208的形成方法可为沉积多种层状物于基板206上，在蚀刻层状物后可蚀刻基板206的部分，及/或其他合适技术。举例来说，鳍状物208的图案化方法可采用一或多道光微影制程，其包含双重图案化制程或多重图案化制程。一般而言，双重图案化制程或多重图案化制程结合光微影与自对准制程，其产生的图案间距小于单一直接光微影制程所得的图案间距。举例来说，一实施例形成牺牲层于基板上，并采用光微影制程图案化牺牲层。采用自对准制程以沿着图案化的牺牲层的侧壁形成间隔物。接着移除牺牲层，而保留的间隔物之后可用于图案化鳍状物。

鳍状物208可与基板206的组成相同或不同。举例来说，一些实施例的基板206主要包含硅，而鳍状物208包含主要为锗或硅锗半导体的一或多层。在一些实施例中，基板206包含硅锗半导体，而鳍状物208包含一或多层不同硅锗比例的硅锗半导体。

鳍状物208彼此之间可物理与电性地隔有隔离结构210如浅沟槽隔离结构。在此实施例中，鳍状物208自基板206延伸穿过隔离结构210并高于隔离结构210，因此之后形成的栅极结构可围绕鳍状物208周围。在多种例子中，隔离结构210包含介电材料如半导体的氧化物、半导体的氮化物、半导体的碳化物、掺杂氟的硅酸盐玻璃、低介电常数的介电材料、及/或其他合适的介电材料。

如图1A的步骤104与图3A至3C所示，形成占位栅极302于鳍状物208的通道区上。源极/漏极结构之间的载子流(如n型通道的鳍状场效晶体管的电子流与p型通道的鳍状场效晶体管的空穴流)穿过通道区，且可施加电压至栅极结构以控制上述载子流。上述栅极结构与通道区相邻并围绕通道区。当栅极结构的材料对一些制程如源极/漏极活化退火敏感时，可采用栅极后制制程以先形成占位栅极302，接着移除占位栅极302以置换为栅极结构单元(如栅极、栅极介电层、界面层、与类似物)。

在一例中，形成占位栅极302的步骤包括沉积占位栅极材料304如多晶硅、介电材料(例如半导体的氧化物、半导体的氮化物、半导体的氮氧化物、半导体的碳化物、半导体的碳氮氧化物、或类似物)、及/或其他合适材料。在多种实施例中，占位栅极材料304可具有任何合适厚度，其形成方法可采用任何合适制程如化学气相沉积、高密度等离子体化学气相沉积、物理气相沉积、原子层沉积、旋转涂布沉积、及/或其他合适沉积制程。占位栅极材料304可沉积为一致的层状物，并在光微影制程中图案化占位栅极材料304。

在这些例子中，形成光阻层306于占位栅极材料304上，并图案化光阻层306以定义占位栅极302。例示性的光阻层306包含光敏材料，其于曝光时产生性质变化。此性质变化可在微影图案化的制程中，用于选择性地移除光阻层的曝光部分或未曝光部分。在一例中，光微影系统以取决于光罩的特定图案中的光，曝光光阻层306。穿过光罩或自光罩反射的光撞击光阻层306，以将形成于光罩上的图案转移至光阻层306。在其他例子中，光阻层306的图案化方法采用直写或无光罩微影技术，比如激光图案化、电子束图案化、及/或离子束图案化。

一旦曝光光阻层306，即显影光阻层306以保留光阻层的曝光部分或未曝光部分。例示性的图案化制程包含软烘烤光阻层306、对准光罩、曝光、曝光后烘烤、显影光阻层306、冲洗、与干燥(如硬烘烤)。图案化的光阻层306露出欲移除的占位栅极材料304的部分。

如图1A的步骤104与图3A至3C所示，蚀刻占位栅极材料304的露出部分，以进一步定义占位栅极302。蚀刻制程可包含任何合适的蚀刻技术，比如湿蚀刻、干蚀刻、反应性离子蚀刻、灰化、及/或其他蚀刻方法。蚀刻制程可采用任何合适的蚀刻剂，其包含氧为主的蚀刻剂、氟为主的蚀刻剂、氯为主的蚀刻剂、溴为主的蚀刻剂、碘为主的蚀刻剂、其他合适的蚀刻剂液体、气体、或等离子体、及/或上述的组合。特别的是，蚀刻步骤与化学剂可设置以蚀刻占位栅极材料304，而不明显地蚀刻鳍状物208或隔离结构210。在蚀刻之后，可自占位栅极材料304移除任何残留的光阻层306。

如图1A的步骤106与图4A至4C所示，栅极间隔物402形成于占位栅极302的侧表面上。在多种例子中，栅极间隔物402包含一或多层的合适材料如介电材料(例如半导体的氧化物、半导体的氮化物、半导体的氮氧化物、半导体的碳化物、半导体的碳氮氧化物、或类似物)、旋转涂布玻璃、四乙氧基硅烷氧化物、等离子体增强氧化物、高深宽比制程形成的氧化物、及/或其他合适材料。在一实施例中，栅极间隔物402各自包含氧化硅的第一层、氮化硅的第二层于第一层上、以及氧化硅的第三层于第二层上。在实施例中，栅极间隔物402的每一层厚度介于约1nm至约10nm之间。

栅极间隔物402的层状物其形成方法可采用任何合适的沉积技术，比如化学气相沉积、高密度等离子体化学气相沉积、原子层沉积、或类似方法。在一例中，栅极间隔物402的层状物沉积于占位栅极302与隔离结构210上的方法，采用顺应性的技术。接着可选择性地蚀刻栅极间隔物402的层状物，以自占位栅极302、鳍状物208、与隔离结构210的水平表面移除栅极间隔物402的层状物，并保留栅极间隔物402的层状物于占位栅极302的垂直表面上。上述步骤可沿着占位栅极302的侧壁定义栅极间隔物402。蚀刻制程可采用任何合适的蚀刻法如湿蚀刻、干蚀刻、反应性离子蚀刻、灰化、及/或其他蚀刻法，并可采用任何合适的蚀刻化学剂。蚀刻法与蚀刻化学剂可随着蚀刻的栅极间隔物402的层状物而改变，以蚀刻特定材料而最小化地蚀刻预期之外的材料。在这些实施例中，蚀刻制程设置以非等向地蚀刻栅极间隔物层，以保留栅极间隔物402的部分于占位栅极302的垂直侧壁上。

如图1A的步骤108与图5A至5C所示，在鳍状物208上进行蚀刻制程以产生凹陷502，其可用于形成源极/漏极结构。蚀刻制程可采用任何合适的蚀刻方法，比如湿蚀刻、干蚀刻、反应性离子蚀刻、及/或其他蚀刻法，且可采用任何合适的蚀刻化学剂如四氟化碳、二氟甲烷、氟仿、其他合适的蚀刻剂、及/或上述的组合。蚀刻方法与蚀刻化学剂可择以蚀刻鳍状物208，而不明显地蚀刻占位栅极302、栅极间隔物402、及/或隔离结构210。

如图1A的步骤110与图6A至6C所示，在工件200上进行外延制程，以成长源极/漏极结构602于凹陷502中。在多种例子中，外延制程包含化学气相沉积技术(如气相外延及/或超高真空化学气相沉积)、分子束外延、及/或其他合适制程。外延制程可采用气相及/或液相的前驱物，其与基板206的成分(如硅或硅锗)作用以形成源极/漏极结构602。源极/漏极结构602的半导体成分可与其余的鳍状物208类似或不同。举例来说，含硅的源极/漏极结构602可形成于含硅锗的鳍状物208上，反之亦然。当源极/漏极结构602与鳍状物208含有超过一种半导体元素时，两者的元素比例可实质上相同或不同。在多种例子中，源极/漏极结构602与鳍状物208包含硅锗，源极/漏极结构602的锗比例介于约30％至约75％之间，而鳍状物208的锗比例介于约10％至约40％之间。

可原位掺杂源极/漏极结构602，使其包含p型掺质如硼、二氟化硼、或铟；n型掺质如磷或砷；及/或包含上述的组合的其他合适掺质。在额外或其他实施例中，可在形成源极/漏极结构602之后进行布植制程(如接面布植制程)，以掺杂源极/漏极结构602。对特定掺质形态而言，可掺杂源极/漏极结构602以与其余的鳍状物208的形态相反。对n型通道装置而言，鳍状物208掺杂n型掺质，而源极/漏极结构602掺杂p型掺质，且反之亦然(对p型通道装置而言)。一旦将掺质导入源极/漏极结构602，可进行掺质活化制程如快速热退火及/或激光退火制程以活化掺质。

如图1A的步骤112与图7A至7C所示，第一层间介电层702形成于工件200上。第一层间介电层702未图示于图7A的上视图中，以避免挡住工件200的其他单元。第一层间介电层702作为绝缘层，其可支撑并隔离电性多层内连线结构的导电线路。反过来说，多层内连线结构可电性内连接工件200的单元，比如源极/漏极结构602与之后形成的栅极结构。第一层间介电层702可包含介电材料(如半导体的氧化物、半导体的氮化物、半导体的氮氧化物、半导体的碳化物、或类似物)、旋转涂布玻璃、掺杂氟的硅酸盐玻璃、磷硅酸盐玻璃、硼磷硅酸盐玻璃、Black(购自加州Santa Clara的Applied Materials)、干凝胶、气胶、非晶氟化碳、聚对二甲苯、苯并环丁烯、(购自密西根州Midland的Dow Chemical)、及/或上述的组合。第一层间介电层702的形成方法可为任何合适制程，包含化学气相沉积、物理气相沉积、旋转涂布沉积、及/或其他合适制程。

形成第一层间介电层702的方法可包含在工件200上进行化学机械研磨制程，以自占位栅极302的顶部移除第一层间介电层702。化学机械研磨制程后可进行回蚀刻制程，以自占位栅极302移除任何残留的第一层间介电层702。

如图1A的步骤114与图8A至8C所示，进行栅极置换制程的一部分如移除占位栅极302，以提供凹陷802于栅极间隔物402之间。移除占位栅极材料304的方法可包含一或多道蚀刻制程(如湿蚀刻、干蚀刻、或反应性离子蚀刻)，其采用的蚀刻化学剂可选择性地蚀刻占位栅极材料304，而不明显地蚀刻周围材料如鳍状物208、源极/漏极结构602、栅极间隔物402、第一层间介电层702、与类似物。

接着形成功能栅极结构于移除占位栅极材料304所定义的凹陷中。如图1A的步骤116与图9A至9C所示，界面层902形成于通道区的鳍状物208的上表面与侧表面上。界面层902可包含界面材料如半导体的氧化物、半导体的氮化物、半导体的氮氧化物、其他半导体介电层、其他合适的接口材料、及/或上述的组合。界面层902可具有任何合适厚度，其形成方法可采用任何合适制程，包括热成长、原子层沉积、化学气相沉积、高密度等离子体化学气相沉积、物理气相沉积、旋转涂布沉积、及/或其他合适的沉积制程。在一些例子中，界面层902的形成方法为热氧化制程，并包含鳍状物中的半导体的热氧化物(如含硅的鳍状物208的氧化硅，含硅锗的鳍状物的氧化硅锗、或类似物)。

如图1A的步骤118与图10A至10C所示，栅极介电层1002形成于界面层902上，其可沿着栅极间隔物402的垂直表面。栅极介电层1002可包含一或多个介电材料，其特征通常在相对于氧化硅的介电常数。在一些实施例中，栅极介电层1002包含高介电常数的介电材料如氧化铪、氧化铪硅、氮氧化铪硅、氧化铪钽、氧化铪钛、氧化铪锆、氧化锆、氧化铝、氧化铪-氧化铝合金、其他合适的高介电常数的介电材料、及/或上述的组合。在额外或其他实施例中，栅极介电层1002可包含其他介电层如半导体的氧化物、半导体的氮化物、半导体的氮氧化物、半导体的碳化物、非晶碳、四乙氧基硅烷的氧化物、其他合适的介电材料、及/或上述的组合。栅极介电层1002的形成方法可采用任何合适制程，包含原子层沉积、等离子体增强原子层沉积、化学气相沉积、等离子体增强化学气相沉积、高密度等离子体化学气相沉积、物理气相沉积、旋转涂布沉积、及/或其他合适沉积制程。栅极介电层1002可具有任何合适厚度。在一些例子中，栅极介电层1002的厚度介于约0.1nm至约3nm之间。

在最终栅极电性耦接至源极/漏极结构的这些区域中，可移除界面层902与栅极介电层1002。如图1A的步骤120与图11A至11C所示，形成硬遮罩层1102于工件200上，比如形成于凹陷802中的栅极介电层1002上。硬遮罩层1102可包含任何合适材料。在多种例子中，硬遮罩层1102包含介电材料(如半导体的氧化物、半导体的氮化物、半导体的氮氧化物、半导体的碳化物、半导体的碳氮氧化物、或类似物)及/或其他合适材料。硬遮罩层1102的形成方法可采用任何合适制程，包含化学气相沉积、高密度等离子体化学气相沉积、物理气相沉积、原子层沉积、旋转涂布沉积、及/或其他合适的沉积制程。

如图1A的步骤122与图12A至12C所示，图案化硬遮罩层1102以露出欲移除的栅极介电层1002与界面层902的区域，使后续形成的栅极物理与电性接触鳍状物208。在一例中，图案化硬遮罩层1102的光微影制程包括：形成光阻层1202于硬遮罩层1102上，微影曝光光阻层1202，与显影曝光后的光阻层1202以露出欲移除的硬遮罩层1102的部分。光微影制程实质上可如图1A的步骤104。

在光微影制程之后，步骤122的图案化方法可包含蚀刻制程以移除硬遮罩层1102的露出区域。蚀刻制程可包含任何合适的蚀刻技术，比如湿蚀刻、干蚀刻、反应性离子蚀刻、灰化、及/或其他蚀刻方法。蚀刻制程可采用任何合适的蚀刻剂，其包含氧为主的蚀刻剂、氟为主的蚀刻剂、氯为主的蚀刻剂、溴为主的蚀刻剂、碘为主的蚀刻剂、其他合适的蚀刻剂液体、气体、或等离子体、及/或上述的组合。在一例中，蚀刻制程包含等向蚀刻技术，其采用的蚀刻剂设置以移除硬遮罩层1102的材料，且实质上不蚀刻光阻层1202或周围材料如栅极间隔物402与第一层间介电层702。蚀刻可露出栅极介电层1002与界面层902欲移除的部分。

综上所述，如图1B的步骤124与图13A至13C所示，自鳍状物208移除栅极介电层1002与界面层902的露出部分，且移除位置为后续栅极耦接至鳍状物208处。此步骤可包含蚀刻制程如湿蚀刻、干蚀刻、反应性离子蚀刻、灰化、及/或其他蚀刻法。蚀刻制程可采用任何合适的蚀刻剂，包含氧为主的蚀刻剂、氟为主的蚀刻剂、氯为主的蚀刻剂、溴为主的蚀刻剂、碘为主的蚀刻剂、其他合适的蚀刻剂液体、气体、或等离子体、及/或上述的组合。在此例中，蚀刻制程包含湿蚀刻技术，其采用的蚀刻剂可移除栅极介电层1002与界面层902的材料，而不明显地蚀刻鳍状物208、源极/漏极结构602、硬遮罩层1102、栅极间隔物402、或其他周围材料。

如图1B的步骤126与图14A至14C所示，掺杂鳍状物208将接触栅极的部分，以降低接点栅极与相邻的源极/漏极结构602之间的电阻。鳍状物208的掺杂区1402实质上可如上述。在一些例子中，采用离子布植制程掺杂鳍状物208的掺杂区1402，且其掺质物种与相邻的源极/漏极结构602中的掺质具有相同形态(如n型或p型)，因此掺杂区1402的形态与其余的鳍状物208的形态相反。在源极/漏极结构602包含p型掺质如硼的这些例子中，鳍状物208的掺杂区1402经掺杂以包含硼(如硼-11、二氟化硼、或类似物)、铟、或其他p型掺质。在源极/漏极结构602包含n型掺质如磷或砷的这些例子中，鳍状物208的掺杂区1402经掺杂以包含磷、砷、及/或其他n型掺质。掺杂区1402可掺杂至任何合适的掺质浓度。在多种例子中，掺杂区1402的掺质浓度介于约1×10¹⁴原子/cm²至5×10¹⁵原子/cm²之间。硬遮罩层1102及/或光阻层1202可作为布植遮罩，以保护其余鳍状物208免于被掺质物种掺杂。

如图1B的步骤128与图15A至15C所示，蚀刻与布植后可移除硬遮罩层1102与光阻层1202，并保留凹陷以用于形成其余的栅极结构1508。硬遮罩层1102与光阻层1202的移除方法可为蚀刻制程如湿蚀刻、干蚀刻、反应性离子蚀刻、灰化、及/或其他蚀刻方法。在一例中，蚀刻制程设置以移除硬遮罩层1102与光阻层1202的材料，且实质上不蚀刻周围材料如栅极间隔物402。

如图1B的步骤130与图15A至15C所示，形成栅极于工件200上。具体而言，栅极形成于栅极作为栅极的区域中的界面层902与栅极介电层1002上，并直接形成于栅极作为接点的区域中的鳍状物208上(比如直接形成于鳍状物208的掺杂区1402上)。

栅极可包含多个不同导电层，比如图示的三个例示性层状物(盖层1502、功函数层1504、与电极充填层1506)。关于第一层，一些例子形成栅极的步骤包括形成盖层1502于工件200上。盖层1502可直接形成于栅极作为栅极的区域中的栅极介电层1002上，亦可直接形成于栅极作为接点的区域中的鳍状物208的水平上表面与垂直侧壁上。为减少电阻，鳍状物208可不沿着鳍状物长度方向延伸穿过整个栅极。这可在鳍状物末端提供额外的垂直表面，即栅极(如其盖层1502)物理与电性耦接至鳍状物208处。

盖层1502可包含任何合适的导电材料如金属(例如钨、铝、钽、钛、镍、铜、钴、或类似物)、金属氮化物、及/或氮化金属硅化物，且其沉积方法可为化学气相沉积、原子层沉积、等离子体增强化学气相沉积、等离子体增强原子层沉积、物理气相沉积、及/或其他合适沉积制程。在多种实施例中，盖层1502包含氮化钽硅、氮化钽、及/或氮化钛。

在一些例子中，形成栅极的方法包括形成一或多个功函数层1504于盖层1502上。合适的功函数层1504的材料包含n型及/或p型的功函数材料，端视栅极结构1508对应的装置形态而定。例示性的p型功函数金属包括氮化钛、氮化钽、钌、钼、铝、氮化钨、锆硅化物、钼硅化物、钽硅化物、镍硅化物、其他合适的p型功函数金属、及/或上述的组合。例示性的n型功函数金属包含钛、银、钽铝、碳化钽铝、氮化钛铝、碳化钽、碳氮化钽、氮化钽硅、锰、锆、其他合适的n型功函数材料、及/或上述的组合。功函数层1504的沉积方法可为任何合适技术，包含原子层沉积、化学气相沉积、等离子体增强化学气相沉积、等离子体增强原子层沉积、物理气相沉积、及/或上述的组合。由于p型与n型装置具有不同的功函数层1504，一些例子在沉积n型的功函数层1504的第一沉积制程时采用介电硬遮罩以避免沉积于p型装置的电极上，并在沉积p型的功函数层1504的第二沉积制程时采用介电硬遮罩以避免沉积于n型装置的电极上。

在一些例子中，形成栅极的方法包含形成电极充填层1506于功函数层1504上。电极充填层1506可包含任何合适的材料如金属(例如钨、铝、钽、钛、镍、铜、钴、或类似物)、金属氧化物、金属氮化物、及/或上述的组合。在一例中，电极充填层包含钨。电极充填层1506的沉积方法可为任何合适技术，包含原子层沉积、化学气相沉积、等离子体增强化学气相沉积、等离子体增强原子层沉积、物理气相沉积、及/或上述的组合。

可进行化学机械研磨制程，以移除栅极结构1508之外的电极材料(如盖层1502、功函数层1504、电极充填层1506、与类似物的材料)。

如图16A至16C所示的一些例子中，形成栅极结构1508的方法包括使栅极结构1508(如栅极介电层1002、盖层1502、功函数层1504、电极充填层1506、与类似物)部分地凹陷，并形成栅极盖1602于凹陷的栅极结构1508上。栅极盖1602可包含任何合适材料如介电材料(如半导体的氧化物、半导体的氮化物、半导体的氮氧化物、半导体的碳化物、半导体的碳氮氧化物、或类似物)、多晶硅、旋转涂布玻璃、四乙氧基硅烷氧化物、等离子体增强氧化物、高深宽比制程形成的氧化物、及/或其他合适材料。在一些例子中，栅极盖1602包含碳氮氧化硅。栅极盖1602可具有任何合适厚度，其形成方法采用任何合适的沉积技术如化学气相沉积、高密度等离子体化学气相沉积、原子层沉积、或类似沉积方法。在一些例子中，栅极盖1602的厚度介于约1nm至约10nm之间，且其沉积方法为化学气相沉积及/或原子层沉积制程。

依据设计，可在第一层间介电层702中开孔，以用于形成耦接至源极/漏极结构602的接点。虽然接点栅极结构1508为连接栅极结构1508至源极/漏极结构602的对接接点的替代物，但接点栅极结构1508并不排除在设计中采用对接接点。如图1B的步骤132所示，图案化第一层间介电层702以露出源极/漏极结构602的部分。步骤132的图案化方法可包含一或多道步骤如施加光阻、曝光光阻、显影光阻、与蚀刻第一层间介电层702的露出部分。每一这些制程实质上可如前述。

如图1B的步骤134与图17A至17C所示，源极/漏极接点1702延伸穿过第一层间介电层702中的凹陷，以物理与电性耦接至源极/漏极结构602。在此方式中，源极/漏极接点1702电性连接个别的源极/漏极结构602至上层导体，亦可使源极/漏极结构602彼此直接电性连接。源极/漏极接点1702可包含多个导电层。在此实施例中，形成源极/漏极接点的方法包括形成金属硅化物层1703(如镍硅化物、镍硅锗化物、或类似物)于源极/漏极结构602上。如此一来，金属硅化物层1703的金属构件的沉积方法可为任何合适技术，包含物理气相沉积(如溅镀)、化学气相沉积、等离子体增强化学气相沉积、原子层沉积、等离子体增强原子层沉积、及/或上述的组合。接着进行退火使金属扩散至源极/漏极结构602的半导体材料(如硅、硅锗、或类似物)中。

继续此例的步骤，可形成源极/漏极接点1702的粘着层1704于金属硅化物层1703上。粘着层1704可增进湿润性、增加粘着性、及/或避免扩散，以改善接点的形成。粘着层1704可包含金属(如钨、铝、钽、钛、镍、铜、钴、或类似物)、金属氮化物、金属氧化物、其他合适的导电材料、及/或其他合适的粘着材料。粘着层1704的形成方法可为任何合适制程，包含原子层沉积、化学气相沉积、低压化学气相沉积、等离子体增强化学气相沉积、物理气相沉积、及/或其他合适技术。在一些例子中，粘着层1704包含钛或氮化钛，其形成方法可为采用四(二甲胺基)钛为含钛前驱物的原子层沉积。粘着层1704可具有任何合适厚度。在一些例子中，粘着层1704具有实质上一致的厚度，其介于约至约之间。

在上述例子中，步骤134中形成源极/漏极接点1702的方法包括形成充填材料1706于粘着层1704上。充填材料1706可包含金属、金属氮化物、金属氧化物、及/或其他合适的导电材料。在多种例子中，充填材料1706包含铜、钴、钨、及/或上述的组合。充填材料1706的形成方法可为任何合适制程，包括化学气相沉积、低压化学气相沉积、等离子体增强化学气相沉积、物理气相沉积、原子层沉积、及/或其他合适技术。在一例中，充填材料1706的沉积方法为物理气相沉积与化学气相沉积交错的循环。

如步骤134所示，形成源极/漏极接点1702的方法可包含在工件200上进行热再流动制程。热再流动制程可包含热退火，以消除源极/漏极接点1702中的空洞或纹路。热再流动制程可包含加热工件200至任何合适的温度。在多种例子中，可加热工件200到约300℃至约500℃之间。可进行平坦化制程以移除延伸于第一层间介电层702的顶部上的源极/漏极接点1702的部分。

如图1B的步骤136与图18A至18C所示，第二层间介电层1802形成于工件200上。第二层间介电层1802未图示于图18A的上视图中，以避免挡住工件200的其他单元。第二层间介电层1802可与第一层间介电层702的组成实质上类似，且可包含介电材料(如半导体的氧化物、半导体的氮化物、半导体的氮氧化物、半导体的碳化物、或类似物)、旋转涂布玻璃、掺杂氟的硅酸盐玻璃、磷硅酸盐玻璃、硼磷硅酸盐玻璃、Black 干凝胶、气胶、非晶氟化碳、聚对二甲苯、苯并环丁烯、及/或上述的组合。第二层间介电层1802的形成方法可为任何合适制程，包括化学气相沉积、物理气相沉积、旋转涂布制程、及/或其他合适制程。

依据设计，可在第二层间介电层1802与栅极盖1602中开孔，以用于形成耦接至源极/漏极接点1702与栅极结构1508的接点2002。如图1B的步骤138与图19A至19C所示，图案化第二层间介电层1802与栅极盖1602以露出源极/漏极接点1702的部分与栅极结构1508的部分。步骤138的图案化方法可包含一或多个步骤如下：施加光阻、曝光光阻、显影光阻、与蚀刻第二层间介电层1802与栅极盖1602的露出部分。每一制程实质上可如上述。

如图1B的步骤140与图20A至20C所示，形成接点2002以物理与电性耦接至源极/漏极接点1702与栅极结构1508。接点2002未图示于图20A的上视图中，以避免挡住工件200的其他单元。形成接点2002的方法实质上可如步骤134。在此例中，形成接点2002的方法包括形成粘着层2004，与形成充填材料2006于粘着层2004上，且这些层状物实质上可各自如前述。

如图1B的步骤142所示，提供工件200以用于后续制作。在多种例子中，后续制作包括形成电性内连线结构的其余部分、切割、封装、与其他制作制程。

应理解的是，上述接点栅极结构可用于整个集成电路，其包含逻辑区、存储区、输入/输出区、与类似区。举例来说，图2A至20C的例示性集成电路为静态随机存取存储器结构，其细节如图20A所示，且包含两个静态随机存取存储器2008A与2008B。上述存储器各自包含六个晶体管：两个上拉晶体管2010A与2010B、两个下拉晶体管2012A与2012B、以及两个通闸晶体管2014A与2014B。在例示性的例子中，接点栅极2015A耦接上拉晶体管2010A(n型井如掺杂区207A上的p型金属氧化物半导体上拉晶体管2010A)的源极/漏极结构至下拉晶体管2012B(p型井如掺杂区207B上的n型金属氧化物半导体下拉晶体管2012B)与上拉晶体管2010B(n型井如掺杂区207A上的p型金属氧化物半导体上拉晶体管2010B)的栅极，而接点栅极2015B耦接上拉晶体管2010B的源极/漏极结构至下拉晶体管2012A(p型井如掺杂区207B上的下拉晶体管2012A)与上拉晶体管2010A的栅极。然而应注意的是，接点栅极结构并不局限于存储电路。

在上述例子中，作为装置栅极的栅极部分，可与作为接点的栅极部分包含许多相同材料。在另一例中，提供集成电路与形成集成电路的方法，其栅极结构的电极具有第一组成的第一部分以作为装置栅极，以及具有不同组成的第二部分以作为接点。图21是本发明多种实施例中，制作具有多种组成的接点栅极的工件2200的方法2100的流程图。在方法2100之前、之中、与之后可进行额外步骤，且其他实施例的方法2100可置换或省略一些步骤。

图22A、23A、24A、25A、26A、与27A是本发明多种实施例中，工件2200于制作的方法2100的多种阶段中的上视图。图22B、23B、24B、25B、26B、与27B是本发明多种实施例中，工件2200于制作的方法2100的多种阶段中，沿着栅极平面202的剖视图。图22C、23C、24C、25C、26C、与27C是本发明多种实施例中，工件2200于制作的方法2100的多种阶段中，沿着鳍状物长度的平面204的剖视图。图22A至27C已简化以求清楚说明本发明概念。工件2200中可整合额外结构，而其他实施例的工件2200可置换或省略一些下述结构。

如图21的步骤2102与图22A至22C所示，接收含有基板206的工件2200，且基板206具有鳍状物208、隔离结构210、栅极间隔物402、源极/漏极结构602、第一层间介电层702、与凹陷802于基板206上，而界面层902与栅极介电层1002位于每一凹陷802中。这些单元实质上可如上述，且其形成方法可为任何合适技术，包含图1A的步骤102至118的上述制程。

如图21的步骤2104与图23A至23C所示，栅极形成于工件2200上。此步骤实质上可如图1B的步骤130。然而步骤2104中的栅极形成于两种形态的区域(即栅极作为栅极的区域与栅极作为接点的区域)中的界面层902与栅极介电层1002上。

栅极可包含多个不同导电层。在一些例子中，形成栅极的方法包括形成盖层2302于工件2200上。盖层2302可直接形成于栅极介电层1002上。

盖层2302可与盖层1502的组成实质上类似，且可包含任何合适的导电材料如金属(例如钨、铝、钽、钛、镍、铜、钴、或类似物)、金属氮化物、及/或氮化金属硅，而其沉积方法可为化学气相沉积、原子层沉积、等离子体增强化学气相沉积、等离子体增强原子层沉积、物理气相沉积、及/或其他合适的沉积制程。在多种实施例中，盖层2302包含氮化钽硅、氮化钽、及/或氮化钛。

在一些例子中，形成栅极的方法包括形成一或多个功函数层2304于盖层2302上。功函数层2304可与功函数层1504的组成实质上类似，且合适的功函数层2304的材料包含n型及/或p型的功函数材料，端视栅极结构2308对应的装置形态而定。例示性的p型功函数金属包含氮化钛、氮化钽、钌、钼、铝、氮化钨、锆硅化物、钼硅化物、钽硅化物、镍硅化物、其他合适的p型功函数材料、及/或上述的组合。例示性的n型功函数金属包含钛、银、钽铝、碳化钽铝、氮化钛铝、碳化钽、碳氮化钽、氮化钽硅、锰、锆、其他合适的n型功函数材料、及/或上述的组合。功函数层2304的沉积方法可为任何合适技术如原子层沉积、化学气相沉积、等离子体增强化学气相沉积、等离子体增强原子层沉积、物理气相沉积、及/或上述的组合。在一些例子中，由于p型与n型装置可具有不同的功函数层2304，在沉积n型的功函数层2304的第一沉积制程时采用介电硬遮罩可避免沉积于p型装置的电极上，而在沉积p型的功函数层2304的第二沉积制程时采用介电硬遮罩可避免沉积于n型装置的电极上。

在一些例子中，形成栅极的方法包括形成电极充填层2306于功函数层2304上。电极充填层2306可与电极充填层1506实质上类似，且可包含任何合适的材料如金属(例如钨、铝、钽、钛、镍、铜、钴、或类似物)、金属氧化物、金属氮化物、及/或上述的组合。在一例中，电极充填层包含钨。电极充填层2306的沉积方法可为任何合适技术，包含原子层沉积、化学气相沉积、等离子体增强化学气相沉积、等离子体增强原子层沉积、物理气相沉积、及/或上述的组合。

可进行化学机械研磨制程以移除栅极结构2308之外的电极材料(如盖层2302、功函数层2304、电极充填层2306、与类似物的材料)。

如图21的步骤2106与图24A至24C所示，图案化的硬遮罩层2402形成于工件2200上，其形成方法可包含形成图案化的光阻层2404于硬遮罩层2402上。硬遮罩层2402可包含任何合适材料。在多种例子中，硬遮罩层2402可包含介电材料(如半导体的氧化物、半导体的氮化物、半导体的氮氧化物、半导体的碳化物、半导体的氮碳氧化物、护类似物)及/或其他合适材料。硬遮罩层2402的形成方法可采用任何合适制程，包含化学气相沉积、高密度等离子体化学气相沉积、物理气相沉积、原子层沉积、旋转涂布沉积、及/或其他合适的沉积制程。

图案化硬遮罩层2402以露出栅极结构2308(如电极充填层2306、功函数层2304、盖层2302、栅极介电层1002、及/或界面层902)欲移除的区域，使后续形成的导电材料可电性接触鳍状物208。在一例中，图案化硬遮罩层2402的光微影制程包含：形成光阻层2404于硬遮罩层2402上、微影曝光光阻层2404、以及显影曝光后的光阻层2404以露出欲移除的硬遮罩层2402的部分。光微影制程实质上可如图1A的步骤104。

在光微影制程之后，步骤2106的图案化方法可包含蚀刻制程以移除硬遮罩层2402的露出部分。蚀刻制程可包含任何合适的蚀刻技术，比如湿蚀刻、干蚀刻、反应性离子蚀刻、灰化、及/或其他蚀刻法。蚀刻制程可采用任何合适的蚀刻剂，其包含氧为主的蚀刻剂、氟为主的蚀刻剂、氯为主的蚀刻剂、溴为主的蚀刻剂、碘为主的蚀刻剂、其他合适的蚀刻剂液体、气体、或等离子体、及/或上述的组合。在一例中，蚀刻制程包含等向蚀刻技术，其采用的蚀刻剂设置为移除硬遮罩层2402的材料，且实质上不蚀刻光阻层2404或周围材料如栅极间隔物402、第一层间介电层702、与栅极结构2308。蚀刻可露出欲移除的栅极结构2308的部分。

如图21的步骤2108与图25A至25C所示，自鳍状物208移除栅极、栅极介电层1002、与界面层902的露出部分，且移除位置为之后形成导电材料以耦接鳍状物208处。此方法可包含进行蚀刻制程如湿蚀刻、干蚀刻、反应性离子蚀刻、灰化、及/或其他蚀刻法。蚀刻制程可采用任何合适的蚀刻剂，其包含氧为主的蚀刻剂、氟为主的蚀刻剂、氯为主的蚀刻剂、溴为主的蚀刻剂、碘为主的蚀刻剂、其他合适的蚀刻剂液体、气体、或等离子体、及/或上述的组合。在此例中，蚀刻制程包含多重蚀刻步骤，且每一步骤采用的蚀刻剂与技术设置以移除栅极(如盖层2302、功函数层2304、电极充填层2306、与类似物)、栅极介电层1002、与界面层902的特定材料，而不明显地蚀刻鳍状物208、源极/漏极结构602、硬遮罩层2402、栅极间隔物402、或其他周围材料。

如图21的步骤2110与图25A至25C所示，掺杂鳍状物208将接触栅极的部分，以降低接点栅极与相邻的源极/漏极结构602之间的电阻。鳍状物208的掺杂区1402实质上可如上述。在一些例子中，采用离子布植制程掺杂鳍状物208的掺杂区1402，且其掺质物种与相邻的源极/漏极结构602中的掺质具有相同形态(如n型或p型)，因此掺杂区1402的形态与其余的鳍状物208的形态相反。在源极/漏极结构602包含p型掺质如硼的这些例子中，鳍状物208的掺杂区1402经掺杂以包含硼(如硼-11、二氟化硼、或类似物)、铟、或其他p型掺质。在源极/漏极结构602包含n型掺质如磷或砷的这些例子中，鳍状物208的掺杂区1402经掺杂以包含磷、砷、及/或其他n型掺质。掺杂区1402可掺杂至任何合适的掺质浓度。在多种例子中，掺杂区1402的掺质浓度介于约1×10¹⁴原子/cm²至5×10¹⁵原子/cm²之间。硬遮罩层2402及/或光阻层2404可作为布植遮罩，使其余的鳍状物208免于被掺质物种掺杂。

如图21的步骤2112与图26A至26C所示，栅极的接点区2602形成于工件2200上。如名所示，接点区2602形成于栅极作为接点的区域中。接点区2602与栅极的其他部分可具有不同的组成及/或材料。

接点区2602可包含多个不同导电层。在一些例子中，形成接点区2602的方法包括形成界面层2604于工件2200上。界面层2604可直接形成于栅极作为接点的区域中的鳍状物208的水平上表面与垂直侧壁表面上。为降低电阻，鳍状物208不会沿着鳍状物的长度方向延伸穿过整个栅极。这可在鳍状物末端提供额外的垂直表面，即接点区2602(比如其界面层)可物理与电性耦接至鳍状物208处。

界面层2604可包含任何合适的导电材料如金属(例如钨、铝、钽、钛、镍、铜、钴、或类似物)、金属氮化物、及/或氮化金属硅化物，且其沉积方法可为化学气相沉积、原子层沉积、等离子体增强化学气相沉积、等离子体增强原子层沉积、物理气相沉积、及/或其他合适沉积制程。在多种例子中，界面层2604包含钛、钴、或镍，其可用于与鳍状物208的半导体的界面处形成硅化物，以降低界面电阻。在这些例子中，在沉积界面层2604之后进行退火制程，以形成硅化界面。

其他导电层可形成于界面层2604上。举例来说，电极充填层2606可形成于界面层2604上。电极充填层2606可包含任何合适材料如金属(例如钨、铝、钽、钛、镍、铜、钴、或类似物)、金属氧化物、金属氮化物、及/或上述的组合。在一例中，电极充填层包含钨。电极充填层2606的沉积方法可为任何合适技术，包含原子层沉积、化学气相沉积、等离子体增强化学气相沉积、等离子体增强原子层沉积、物理气相沉积、及/或上述的组合。

可进行化学机械研磨制程，以沿着硬遮罩层2402与光阻层2404移除栅极结构2308的外的多余材料(如界面层2604及/或电极充填层2606的材料)。

在一些例子中，制程包含使含接点区2602的栅极结构2308(如栅极介电层1002、盖层2302、功函数层2304、电极充填层2306、界面层2604、电极充填层2606、与类似物)凹陷，并形成栅极盖1602于凹陷的栅极结构2308上。栅极盖1602可与前述物实质上类似，且可包含任何合适材料如介电材料(如半导体的氧化物、半导体的氮化物、半导体的氮氧化物、半导体的碳化物、半导体的碳氮氧化物、或类似物)、多晶硅、旋转涂布玻璃、四乙氧基硅烷氧化物、等离子体增强氧化物、高深宽比制程形成的氧化物、及/或其他合适材料。在一些例子中，栅极盖1602包含碳氮氧化硅。栅极盖1602可具有任何合适厚度，其形成方法可采用任何合适沉积技术如化学气相沉积、高密度等离子体化学气相沉积、原子层沉积、或类似沉积方法。在一些实施例中，栅极盖1602的厚度介于约1nm至约10nm之间，且其沉积方法为化学气相沉积及/或原子层沉积制程。栅极盖1602未图示于图26A的上视图中，以避免挡住工件2200的其他单元。

如图21的步骤2114所示，可在工件2200上进行图1B的步骤132至142的制程。以图26A至26C为例，图案化第一层间介电层702以露出源极/漏极结构602的部分，并形成延伸穿过第一层间介电层702的源极/漏极接点1702，以物理与电性耦接至源极/漏极结构602。如图27A至27C所示，形成第二层间介电层1802于工件2200上，图案化第二层间介电层1802与栅极盖1602以露出源极/漏极接点1702的部分与栅极结构2308的部分，形成接点2002以物理与电性耦接至源极/漏极接点1702与栅极结构2308，并提供工件2200以用于后续制程。这些制程与个别单元实质上可如上述。

在上述例子中，形成作为装置栅极的栅极部分之后，才形成作为接点的栅极部分。在另一例中，在形成栅极部分之前，，先形成栅极的接点部分。

图28是本发明多种实施例中，制作具有多种组成的接点栅极的工件2900的方法2800的流程图。在方法2800之前、之中、与之后可进行额外步骤，且其他实施例的方法2800可置换或省略一些步骤。

图29A、30A、31A、32A、33A、与34A是本发明多种实施例中，工件2900于制作的方法2800的多种阶段中的上视图。图29B、30B、31B、32B、33B、与34B是本发明多种实施例中，工件2900于制作的方法2800的多种阶段中，沿着栅极平面202的剖视图。图29C、30C、31C、32C、33C、与34C是本发明多种实施例中，工件2900于制作的方法2800的多种阶段中，沿着鳍状物长度的平面204的剖视图。图29A至34C已简化以求清楚说明本发明概念。工件2900中可整合额外结构，而其他实施例的工件2900可置换或省略一些下述结构。

如图28的步骤2802与图29A至29C所示，接收含有基板206的工件2900，且基板206具有鳍状物208、隔离结构210、占位栅极302、栅极间隔物402、源极/漏极结构602、与第一层间介电层702于基板206上。这些单元实质上可如上述，且其形成方法可为任何合适技术，包含图1A的步骤102至112的上述制程。

如图28的步骤2804与图30A至30C所示，图案化的硬遮罩层3002形成于工件2900上，且上述方法可包含形成图案化的光阻层3004于硬遮罩层3002上。硬遮罩层3002可包含任何合适材料。在多种例子中，硬遮罩层3002包含介电材料(如半导体的氧化物、半导体的氮化物、半导体的氮氧化物、半导体的碳化物、半导体的碳氮氧化物、或类似物)及/或其他合适材料。硬遮罩层3002的形成方法可采用任何合适制程，包含化学气相沉积、高密度等离子体化学气相沉积、物理气相沉积、原子层沉积、旋转涂布沉积、及/或其他何适的沉积制程。

图案化硬遮罩层3002以露出占位栅极302欲移除的区域，使之后形成的导电材料可电性接触鳍状物208。在一例中，在图案化硬遮罩层3002的光微影制程包括：形成光阻层3004于硬遮罩层3002上，微影曝光光阻层3004，以及显影曝光的光阻层3004以露出欲移除的硬遮罩层3002的部分。光微影制程实质上可如图1A的步骤104。

在光微影制程之后，步骤2804的图案化方法可包含蚀刻制程，以移除硬遮罩层3002的露出部分。蚀刻制程可包含任何合适的蚀刻技术，比如湿蚀刻、干蚀刻、反应性离子蚀刻、灰化、及/或其他蚀刻方法。蚀刻制程可采用任何合适的蚀刻剂，其包含氧为主的蚀刻剂、氟为主的蚀刻剂、氯为主的蚀刻剂、溴为主的蚀刻剂、碘为主的蚀刻剂、其他合适的蚀刻剂液体、气体、或等离子体、及/或上述的组合。在一例中，蚀刻制程包含等向蚀刻技术，其采用的蚀刻剂设置为移除硬遮罩层3002的材料，且实质上不蚀刻光阻层3004或周围材料如占位栅极302、栅极间隔物402、与第一层间介电层702。蚀刻可露出欲移除的占位栅极材料304的部分。

如图28的步骤2806与图31A至31C所示，自鳍状物208移除占位栅极材料304的露出部分，且移除位置即之后形成的导电材料耦接至鳍状物208处。此方法包含进行蚀刻制程如湿蚀刻、干蚀刻、反应性离子蚀刻、灰化、及/或其他蚀刻方法。蚀刻制程可采用任何合适的蚀刻剂，其包含氧为主的蚀刻剂、氟为主的蚀刻剂、氯为主的蚀刻剂、溴为主的蚀刻剂、碘为主的蚀刻剂、其他合适的蚀刻剂液体、气体、或等离子体、及/或上述的组合。在此例中，蚀刻制程采用的蚀刻剂与技术设置以移除占位栅极材料304，而不明显地移除鳍状物208、源极/漏极结构602、硬遮罩层3002、栅极间隔物402、或其他周围材料。

如步骤28的步骤2808与图31A至31C所示，掺杂鳍状物208将接触栅极的部分，以降低接点栅极与相邻的源极/漏极结构602之间的电阻。鳍状物208的掺杂区1402实质上可如上述。在一些例子中，采用离子布植制程掺杂鳍状物208的掺杂区1402，且其掺质物种与相邻的源极/漏极结构602中的掺质具有相同形态(如n型或p型)，因此掺杂区1402的形态与其余的鳍状物208的形态相反。在源极/漏极结构602包含p型掺质如硼的这些例子中，鳍状物208的掺杂区1402经掺杂以包含硼(如硼-11、二氟化硼、或类似物)、铟、或其他p型掺质。在源极/漏极结构602包含n型掺质如磷或砷的这些例子中，鳍状物208的掺杂区1402经掺杂以包含磷、砷、及/或其他n型掺质。掺杂区1402可掺杂至任何合适的掺质浓度。在多种例子中，掺杂区1402的掺质浓度介于约1×10¹⁴原子/cm²至5×10¹⁵原子/cm²之间。硬遮罩层3002及/或光阻层3004可作为布植遮罩，其保护鳍状物208的其余部分免于掺质物种的掺杂。

如图28的步骤2810与图32A至32C所示，栅极的接点区2602形成于工件2900上。接点区2602形成的区域为栅极作为接点处，其可与前述内容实质上类似。

接点区2602可包含多个不同导电层。在一些例子中，形成接点区2602的方法包括形成界面层2604于工件2900上。界面层2604可直接形成于栅极作为接点的区域中的鳍状物208的水平上表面与垂直侧壁表面上。为降低电阻，鳍状物208不会沿着鳍状物的长度方向延伸穿过整个栅极。这可在鳍状物末端提供额外的垂直表面，即接点区2602(比如其界面层)可物理与电性耦接至鳍状物208处。

界面层2604可包含任何合适的导电材料如金属(例无钨、铝、钽、钛、镍、铜、钴、或类似物)、金属氮化物、及/或氮化金属硅化物，且其沉积方法可为化学气相沉积、原子层沉积、等离子体增强化学气相沉积、等离子体增强原子层沉积、物理气相沉积、及/或其他合适沉积制程。在多种例子中，界面层2604包含钛、钴、或镍，其可与半导体(如鳍状物208的半导体)形成硅化物于界面处，以降低界面电阻。在此例中，在沉积界面层2604之后进行退火制程，以形成硅化物界面。

其他导电层可形成于界面层2604上。举例来说，电极充填层2606可形成于界面层2604上。电极充填层2606可包含任何合适材料如金属(例如钨、铝、钽、钛、镍、铜、钴、或类似物)、金属氧化物、金属氮化物、及/或上述的组合。在一例中，电极充填层包含钨。电极充填层2606的沉积方法可为任何合适技术，包含原子层沉积、化学气相沉积、等离子体增强化学气相沉积、等离子体增强原子层沉积、物理气相沉积、及/或上述的组合。

可进行化学机械研磨，以沿着硬遮罩层3002与光阻层3004移除栅极结构2308的外的多余材料(如界面层2604及/或电极充填层2606)。

如图28的步骤2812与图33A至33C所示，移除占位栅极302的其余部分。此步骤实质上可如图1A的步骤114。移除占位栅极材料304的步骤可包括一或多道蚀刻制程(如湿蚀刻、干蚀刻、或反应性离子蚀刻)，其采用的蚀刻剂设置以选择性地蚀刻占位栅极材料304，而不明显地蚀刻周围材料如鳍状物208、源极/漏极结构602、栅极间隔物402、第一层间介电层702、栅极的接点区2602、及类似物。

如图28的步骤2814与图33A至33C所示，形成栅极的其余部分于工件2900上。上述步骤实质上可如图1B的步骤130及/或图21的步骤2104。

栅极可包含多个不同的导电层。在一些例子中，形成栅极的方法包括形成盖层2302于工件2900上。盖层2302可直接形成于栅极介电层1002上。

盖层2302可与盖层1502的组成实质上类似，且可包含合适的导电材料如金属(例如钨、铝、钽、钛、镍、铜、钴、或类似物)、金属氮化物、及/或氮化金属硅化物，而其沉积方法可为化学气相沉积、原子层沉积、等离子体增强化学气相沉积、等离子体增强原子层沉积、物理气相沉积、及/或其他合适的沉积制程。在多种实施例中，盖层2302包含氮化钽硅、氮化钽、及/或氮化钛。

在一些例子中，形成栅极的方法包括形成一或多个功函数层2304于盖层2302上。功函数层2304可与功函数层1504的组成实质上类似，且合适的功函数层2304的材料包含n型及/或p型的功函数材料，端视栅极结构2308对应的装置种类而定。例示性的p型功函数金属包含氮化钛、氮化钽、钌、钼、铝、氮化钨、锆硅化物、钼硅化物、钽硅化物、镍硅化物、其他合适的p型功函数材料、及/或上述的组合。例示性的n型功函数金属包含钛、银、钽铝、碳化钽铝、氮化钛铝、碳化钽、碳氮化钽、氮化钽硅、锰、锆、其他合适的n型功函数材料、及/或上述的组合。功函数层2304的沉积方法可为任何合适技术如原子层沉积、化学气相沉积、等离子体增强化学气相沉积、等离子体增强原子层沉积、物理气相沉积、及/或上述的组合。在一些例子中，由于p型与n型装置可具有不同的功函数层2304，在沉积n型的功函数层2304的第一沉积制程时采用介电硬遮罩可避免沉积于p型装置的电极上，而在沉积p型的功函数层2304的第二沉积制程时采用介电硬遮罩可避免沉积于n型装置的电极上。

在一些例子中，形成栅极的方法包括形成电极充填层2306于功函数层2304上。电极充填层2306可与电极充填层1506实质上类似，且可包含任何合适的材料如金属(例如钨、铝、钽钛、镍、铜、钴、或类似物)、金属氧化物、金属氮化物、及/或上述的组合。在一例中，电极充填层包含钨。电极充填层2306的沉积方法可为任何合适技术如原子层沉积、化学气相沉积、等离子体增强化学气相沉积、等离子体增强原子层沉积、物理气相沉积、及/或上述的组合。

可进行化学机械研磨以移除栅极结构2308之外的电极材料(如盖层2302、功函数层2304、电极充填层2306、与类似物)。

在一些例子中，制程包含使含有接点区的栅极结构2308(如栅极介电层1002、盖层2302、功函数层2304、电极充填层2306、界面层2604、电极充填层2606、与类似物)的材料凹陷，并形成栅极盖1602于凹陷的栅极结构2308上。栅极盖1602可与前述物实质上类似，且可包含任何合适材料如介电材料(如半导体的氧化物、半导体的氮化物、半导体的氮氧化物、半导体的碳化物、半导体的碳氮氧化物、或类似物)、多晶硅、旋转涂布玻璃、四乙氧基硅烷氧化物、等离子体增强氧化物、高深宽比制程形成的氧化物、及/或其他合适材料。在一些例子中，栅极盖1602包含碳氮氧化硅。栅极盖1602可具有任何合适厚度，其形成方法可采用任何合适的沉积技术如化学气相沉积、高密度等离子体化学气相沉积、原子层沉积、或类似沉积。在一些例子中，栅极盖1602的厚度介于约1nm至约10nm之间，且其沉积方法可为化学气相沉积及/或原子层沉积制程。栅极盖1602未图示于图33A中，以避免挡住工件2900的其他单元。

如图28的步骤2816所示，可在工件2900上进行图1B的步骤132至142。以图33A至33C为例，图案化第一层间介电层702以露出源极/漏极结构602的部分，并形成源极/漏极接点1702延伸穿过第一层间介电层702，以物理及电性耦接至源极/漏极结构602。如图34A至34C所示，形成第二层间介电层1802于工件2900上，图案化第二层间介电层1802与栅极盖1602以露出源极/漏极接点1702的部分与栅极结构2308的部分，并形成接点2002以物理与电性耦接至源极/漏极接点1702与栅极结构2308，且提供工件2900以用于后续制程。这些制程与个别单元可实质上如上述内容。

因此本发明提供具有接点栅极结构的集成电路与形成集成电路的方法的例子。在一些例子中，集成电路装置包括：存储器，其包括多个鳍状物；以及栅极结构，延伸于鳍状物的第一鳍状物与第二鳍状物上。栅极结构包括栅极，物理接触第一鳍状物；以及栅极介电层，位于栅极与第二鳍状物之间。在一些例子中，第一鳍状物包括源极/漏极区与物理接触栅极的掺杂区；源极/漏极区包括第一形态的第一掺质；以及掺杂区包括第一形态的第二掺质。在一些例子中，其余的第一鳍状物包含第二形态的第三掺质，且第二形态与第一形态相反。在一些例子中，栅极物理接触第一鳍状物的上表面与两侧表面。在一些例子中，栅极延伸超出鳍状长度方向中的第一鳍状物，以进一步物理接触第一鳍状物的末端表面。在此例中，存储器包括第一上拉装置、第二上拉装置、第一下拉装置、第二下拉装置、第一通闸装置、与第二通闸装置形成于鳍状物上。栅极延伸于第一下拉装置与第一上拉装置上，并物理接触第一鳍状物以耦接至第二上拉装置的源极/漏极结构。在此例中，栅极结构为第一栅极结构而栅极为第一栅极。在此例中，集成电路装置还包括第二栅极结构，其包含的第二栅极延伸于第二下拉装置与第二上拉装置上，并物理接触第二鳍状物以耦接至第一上拉装置的源极/漏极结构。在一些例子中，硅化物位于栅极与第一鳍状物之间的界面。在这些例子中，物理接触第一鳍状物的栅极的第一部分，与延伸于第二鳍状物上的栅极的第二部分具有不同组成。

在其他例子中，装置包括第一晶体管，位于第一鳍状物上；以及第二晶体管，位于第二鳍状物上。栅极的第一部分位于第一鳍状物上，与门极的第二部分位于第二鳍状物上，其中第二晶体管包括栅极介电层位于栅极的第二部分与第二鳍状物之间；以及栅极的第一部分物理接触第一鳍状物，以耦接第一晶体管至第二晶体管。在一些例子中，栅极电性耦接至第一鳍状物上的第一晶体管的源极/漏极结构。在这些例子中，栅极经由第一鳍状物的掺杂区电性耦接至第一晶体管的源极/漏极结构。在这些例子中，掺杂区包含第一形态的掺质，且源极/漏极结构包含第一形态的掺质。在这些例子中，其余的第一鳍状物包含第二形态的掺质，且第二形态与第一形态相反。在这些例子中，栅极物理接触并围绕第一鳍状物的鳍状物末端表面。在这些例子中，第一晶体管为静态随机存取存储存储器的第一p型金属氧化物半导体上拉装置，且位于n型井上。在这些例子中，第二晶体管为静态随机存取存储存储器的第二p型金属氧化物半导体上拉装置，且位于n型井上。

在其他例子中，方法包括接收工件，其包括基板与自基板延伸的多个鳍状物。形成栅极介电层于鳍状物的通道区上；自鳍状物的第一鳍状物的区域移除栅极介电层，而不自鳍状物的第二鳍状物移除栅极介电层；以及形成栅极以物理接触第一鳍状物，且栅极与第二鳍状物隔有栅极介电层。在这些例子中，自第一鳍状物移除栅极介电层的步骤包括：形成硬遮罩于栅极介电层上；图案化硬遮罩以露出第一鳍状物上的栅极介电层的一部分；以及采用硬遮罩并进行蚀刻，以自第一鳍状物移除栅极介电层的露出部分。在这些例子中，还包括采用硬遮罩并布植第一鳍状物的一部分。

上述实施例的特征有利于本技术领域中技术人员理解本公开。本技术领域中技术人员应理解可采用本公开作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本公开精神与范围，并可在未脱离本公开的精神与范围的前提下进行改变、替换、或变动。