阅读说明：本技术 一种具有隔离保护环的无背电极光电探测器阵列结构及其制备方法 (It is a kind of with insulation blocking ring without back electrode photodetector array structure and preparation method thereof ) 是由 董自勇 盛振 汪斌 李文刚 于 2019-08-29 设计创作，主要内容包括：本发明公开了一种具有隔离保护环的无背电极光电探测器阵列结构及其制备方法,包括半导体硅衬底、P+型隔离槽和N+掺杂区；所述P+型隔离槽设置在半导体硅衬底的正面；所述N+掺杂区设置在半导体硅衬底的正面和背面；所述半导体硅衬底正面的P+型隔离槽和N+掺杂区交错间隔设置；所述P+型隔离槽上端设有电极阳极；所述半导体硅衬底正面的N+掺杂区上设有电极阴极；所述电极阴极处采用N+/P+/N+隔离保护环结构；所述N+/P+/N+隔离保护环通过将P+型隔离槽增加设置在N+掺杂区中间组合而成；所述半导体硅衬底正面和背面还设有增透膜；所述电极阴极和电极阳极均设置在同一侧；本发明符合探测器器件轻薄化发展要求,降低生产成本,有利于载流子收集和减小串扰。(The invention discloses a kind of with insulation blocking ring without back electrode photodetector array structure and preparation method thereof, including bulk silicon substrate, P+ type isolation channel and N+ doped region；The front of bulk silicon substrate is arranged in the P+ type isolation channel；The front and back of bulk silicon substrate is arranged in the N+ doped region；The positive P+ type isolation channel of the bulk silicon substrate and N+ doped region are staggeredly spaced setting；P+ type isolation channel upper end is equipped with electrode anode；The positive N+ doped region of bulk silicon substrate is equipped with electrode cathode；N+/P+/N+ insulation blocking ring structure is used at the electrode cathode；The N+/P+/N+ insulation blocking ring is formed by increasing to be arranged P+ type isolation channel in N+ doped region intermediate combination；The bulk silicon substrate front and back is additionally provided with anti-reflection film；The electrode cathode and electrode anode are arranged at the same side；The present invention meets the lightening demand for development of detector device, reduces production cost, is conducive to carrier collection and reduces crosstalk.)

一种具有隔离保护环的无背电极光电探测器阵列结构及其制 备方法

技术领域

本发明涉及一种具有隔离保护环的无背电极光电探测器阵列结构，属于半导体光电探测器技术领域。

背景技术

半导体光电探测器阵列通过直接入射光线或者X射线在闪烁体中产生可见光线，在半导体中产生非平衡载流子来检测入射光，衡量光电探测器阵列性能的关键参数包括分辨率、暗电流、信噪比、读出速度以及像素间电荷串扰等。

目前主流的光电探测器采用带有背电极的PIN结构，探测器阳极和阴极分别位于探测器的正面和背面，不利用器件薄型化和降低成本；此外，为减小探测器阵列的串扰，通常采用PN结隔离、深沟槽隔离等技术，效果不佳或工艺难度大。

发明内容

针对上述存在的技术问题，本发明的目的是：提出了一种具有隔离保护环的无背电极光电探测器阵列结构及其制备方法，能够降低暗电流，有利于载流子收集和减小串扰，降低生产成本。

本发明的技术解决方案是这样实现的：一种具有隔离保护环的无背电极光电探测器阵列结构，包括半导体硅衬底、P+型隔离槽和N+掺杂区；所述P+型隔离槽设置在半导体硅衬底的正面；所述N+掺杂区设置在半导体硅衬底的正面和背面；所述半导体硅衬底正面的P+型隔离槽和N+掺杂区交错间隔设置；所述P+型隔离槽上端设有电极阳极；所述半导体硅衬底正面的N+掺杂区上设有电极阴极；所述电极阴极处采用N+/P+/N+隔离保护环结构；所述N+/P+/N+隔离保护环通过将P+型隔离槽增加设置在N+掺杂区中间组合而成；所述半导体硅衬底正面和背面还设有增透膜；所述电极阴极和电极阳极均设置在同一侧。

优选的，所述增透膜采用SiN或SiO₂薄膜或SiN/SiO₂双层薄膜结构。

优选的，所述增透膜的厚度为50－100nm。

优选的，所述半导体硅衬底分为N－type硅衬底和P－type硅衬底。

一种具有隔离保护环的无背电极光电探测器阵列结构的制备方法，首先，选用合适的半导体硅衬底，采用扩散工艺或者离子注入技术在半导体硅衬底正面掺杂形成P+型隔离槽和N+掺杂区，背面掺杂形成N+掺杂区；然后，在半导体硅衬底正面采用SiN或SiO₂薄膜或SiN/SiO₂双层薄膜结构来形成增透膜，背面采用SiN或SiO₂薄膜或SiN/SiO₂双层薄膜结构钝化，厚度控制在50－100nm；接下来，在半导体硅衬底正面的N+掺杂区中增加P+型隔离槽，使其形成N+/P+/N+隔离保护环结构；然后在半导体硅衬底正面的同一侧安装电极阴极和电极阳极，完成整个结构的加工。

优选的，所述N+/P+/N+隔离保护环结构中的N+掺杂区和P+型隔离槽为等电位。

由于上述技术方案的运用，本发明与现有技术相比具有下列优点：

本发明的一种具有隔离保护环的无背电极光电探测器阵列结构及其制备方法，通过将电极设置在同一侧，符合探测器器件轻薄化发展要求，降低生产成本，在电极阴极处采用N+/P+/N+隔离保护环结构，通过将P+型隔离槽增加设置在N+掺杂区中间，可直接收集扩散到N+掺杂区内的光生空穴，减小串扰，同时N+掺杂区的存在一方面起到阴极的作用，另一方面可避免采用P+/N+/P+隔离保护环结构带来的光响应度的减小，有利于载流子收集和减小串扰。

附图说明

下面结合附图对本发明技术方案作进一步说明：

附图1为本发明的一种具有隔离保护环的无背电极光电探测器阵列结构的截面结构示意图；

其中：1、半导体硅衬底；2、P+型隔离槽；3、N+掺杂区；4、电极阴极；5、电极阳极；6、增透膜；7、N+/P+/N+隔离保护环。

具体实施方式

下面结合附图来说明本发明。

如附图1所示为本发明所述的一种具有隔离保护环的无背电极光电探测器阵列结构，包括半导体硅衬底1、P+型隔离槽2和N+掺杂区3；所述P+型隔离槽2设置在半导体硅衬底1的正面；所述N+掺杂区3设置在半导体硅衬底1的正面和背面；所述半导体硅衬底1正面的P+型隔离槽2和N+掺杂区3交错间隔设置；所述P+型隔离槽2上端设有电极阳极5；所述半导体硅衬底1正面的N+掺杂区3上设有电极阴极4；所述电极阴极4处采用N+/P+/N+隔离保护环7结构；所述N+/P+/N+隔离保护环7通过将P+型隔离槽2增加设置在N+掺杂区3中间组合而成；所述半导体硅衬底1正面和背面还设有增透膜6；所述电极阴极4和电极阳极5均设置在同一侧。

为了降低表面复合，减小暗电流，所述增透膜6采用SiN或SiO₂薄膜或SiN/SiO₂双层薄膜结构；所述增透膜6的厚度为50－100nm。

所述半导体硅衬底1分为N－type硅衬底和P－type硅衬底，根据N－type硅衬底和P－type硅衬底的不同，相应的可以使P+型隔离槽2和N+掺杂区3互换满足要求。

一种具有隔离保护环的无背电极光电探测器阵列结构的制备方法，首先，选用合适的半导体硅衬底1，采用扩散工艺或者离子注入技术在半导体硅衬底1正面掺杂形成P+型隔离槽2和N+掺杂区3，背面掺杂形成N+掺杂区3；然后，在半导体硅衬底1正面采用SiN或SiO₂薄膜或SiN/SiO₂双层薄膜结构来形成增透膜6，背面采用SiN或SiO₂薄膜或SiN/SiO₂双层薄膜结构钝化，厚度控制在50－100nm；接下来，在半导体硅衬底1正面的N+掺杂区3中增加P+型隔离槽2，使其形成N+/P+/N+隔离保护环7结构；然后在半导体硅衬底1正面的同一侧安装电极阴极4和电极阳极5，完成整个结构的加工。

所述N+/P+/N+隔离保护环7结构中的N+掺杂区3和P+型隔离槽2为等电位，方便连接至器件的阴极。

电极阴极4位置采用N+/P+/N+隔离保护环7结构，用于降低串扰。仅靠N+与N－silicon直接的“N+/N－高低场”来阻止N－type衬底部分的光生空穴在不同像素之间的串扰，N+掺杂区3的区域要足够宽(需要大于少子—光生空穴扩散长度)；在N+掺杂区3中增加的P+型隔离槽2，可直接收集扩散到N+掺杂区3内的光生空穴，减小串扰；同时N+掺杂区3的存在一方面起到阴极的作用，另一方面可避免采用P+/N+/P+隔离保护环结构带来的光响应度的减小。

本发明的一种具有隔离保护环的无背电极光电探测器阵列结构及其制备方法，通过将电极设置在同一侧，符合探测器器件轻薄化发展要求，降低生产成本，在电极阴极4处采用N+/P+/N+隔离保护环7结构，通过将P+型隔离槽2增加设置在N+掺杂区3中间，可直接收集扩散到N+掺杂区3内的光生空穴，减小串扰，同时N+掺杂区3的存在一方面起到阴极的作用，另一方面可避免采用P+/N+/P+隔离保护环结构带来的光响应度的减小，有利于载流子收集和减小串扰。

本发明的一种具有隔离保护环的无背电极光电探测器阵列结构及其制备方法，通过将电极设置在同一侧，符合探测器器件轻薄化发展要求，降低生产成本，将半导体硅衬底1正面与背面的N+掺杂区3采用TSV技术，实现正反面N+掺杂区3的连通，有利于载流子收集和减小串扰。

上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并加以实施，并不能以此限制本发明的保护范围，凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围内。