具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

硅基探测器芯片因其响应速度快、灵敏度高、易于集成等特点，广泛应用于光子及辐射环境下高能粒子的探测。其应用范围主要包括航天航空、科学研究、深空探测、高能物理、生物医药(损伤前诊断、生物能、靶向药物)、军事、工业领域(X射线特征能谱分析仪、工业探伤)、核辐射监测等。典型的辐射环境应用为高能物理实验，如大型强子对撞机(LargeHadron Collider，LHC)装置中的ATLAS与CMS探测器。

目前，在X射线的探测中，由于X射线具有穿透性，因此人们总是希望寻求更厚的纯硅衬底，以及更高的探测效率，在减少死区的设计中，有三维开阖式盒型/壳型电极探测器等发明。然而，开阖式电极会影响探测器有效区域的电场分布，从而影响载流子的漂移和收集，从而降低探测器的探测效率。

因此，本发明技术方案提供了一种探测器及其制作方法以及装置中，通过双面刻蚀工艺，贯穿整个硅体，可以减少死区的比例，并且该探测器在工作时，粒子可双面入射，探测效率高，反应灵敏。

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。

参考图1-图5，图1为本发明实施例提供的一种探测器的结构示意图，图2为本发明实施例提供的一种探测器的俯视图，图3为本发明实施例提供的一种探测器的侧视图，图4为图2所示探测器在AA’方向上的切面图，图5为图2所示探测器在BB’方向上的切面图。

如图1-图5所示，所述探测器包括：

在第一方向上相对设置的第一探测器单元10和第二探测器单元20；

所述第一探测器单元10包括：在所述第一方向上延伸的第一柱状电极11；包围所述第一柱状电极11的第一介质区12；包围所述第一介质区12的第一多边形电极13；

所述第二探测器单元20包括：在所述第一方向上延伸的第二柱状电极21；包围所述第二柱状电极21的第二介质区22；包围所述第二介质区22的第二多边形电极23；

所述第一柱状电极11与所述第二柱状电极21为同一柱体在所述第一方向上相对的两部分；

在所述第一方向上，所述第二多边形电极23的外侧壁不超出所述第一多边形电极13的外侧壁所包围的区域，至少部分所述第二多边形电极23的外侧壁与所述第一多边形电极13的外侧壁重合。

进一步的，所述第二多边形电极23和所述第二柱状电极21背离所述第一探测器单元10的表面还覆盖有电极接触层(图中未示出)，所述电极接触层可以为铝电极接触层；所述第二介质区22背离所述第一探测器单元10的表面还覆盖有绝缘层(图中未示出)，所述绝缘层可以为二氧化硅绝缘层。其中，所述电极接触层和所述绝缘层的厚度可以均为1um。

相较于传统的三维沟槽电极探测器，本发明的这种可以双面贯穿刻蚀的探测器结构设计，不仅可以从结构优化上使得探测器的电势和电场分布得更加均匀，且可以消除低电场区域，提高各个探测器单元的探测效率以及电荷收集效率。并且在应用到探测器阵列时，可更大幅度的提高探测器效率，同时，本发明结构的电极可以通过双面贯穿刻蚀工艺得到，使得探测器从单面灵敏变为双面灵敏，粒子可以双面入射，反应更灵敏，探测效率更高。

本发明实施例中，为了更大程度的减小死区的比例，在对第一探测器单元10和第二探测器单元20的形状设计上可以相同也可以不同，可以基于需求设定。

一种方式中，所述第一多边形电极13可以为正n边形，n为大于2的正整数；所述第二多边形电极23可以为正m边形，m＝2n；其中，所述正m边形为所述正n边形的内接多边形。例如，在图1-图5所示方式中，所述第一多边形电极13为正四边形，所述第二多边形电极23为正八边形。在实际应用中，所述第一多边形电极13也可以为正三角形，所述第二多边形电极23为正六边形，或所述第一多边形电极13可以为正六边形，所述第二多边形电极23为正十二边形。可以基于需求设定，不限于本申请所述方式。

该方式中，所述第一探测器单元10和所述第二探测器单元20的厚度之和可以为200um至700um。根据现有深刻蚀工艺深宽比的深度极限50：1，即越厚越好。例如，第一探测器单元10和第二探测器单元20的厚度之和可以为700um。需要说明的是，所述第二探测器单元20的厚度小于所述第一探测器单元10的厚度，且越小越好，通用保留10％左右，即所述第二探测器单元20的厚度不大于所述第一探测器单元10和所述第二探测器单元20的厚度之和的10％。

另一种方式中，所述第一多边形电极13和所述第二多边形电极23的形状相同，二者可以均为正n边形，n为大于2的正整数；其中，所述第一多边形电极13的外侧壁与所述第二多边形电极23的外侧壁完全重合。如图6和图7所示，图6为本发明实施例提供的另一种探测器的结构示意图，图7为本发明实施例提供的另一种探测器的俯视图，该方式中，所述第一多边形电极13和所述第二多边形电极23的形状相同，二者均为正四边形。在实际应用中，所述第一多边形电极13和所述第二多边形电极23也可以均为正三角形。可以基于需求设定，不限于本申请所述方式。

该方式中，所述第一探测器单元10和所述第二探测器单元20的厚度之和可以为200um至700um，如可以为500um。该方式中第一探测器单元10和第二探测器单元20都是相同形状设计，这种形状在单元设计上可以实现100％的探测效率，不会存在死区，通过利用双面刻蚀工艺，第一探测器单元10和第二探测器单元20的厚度比例可以随意调整。

在上述两种方式中，所述第一柱状电极11与所述第二柱状电极21为同一柱体在第一方向上相对的两部分，可以均为圆柱形或是正多边形。例如，本发明实施例中，第一柱状电极11与第二柱状电极21均为正四边形。

需要说明的是，第一多边形电极13和第二多边形电极23的宽度相同，第一柱状电极11与第二柱状电极21的宽度相同；第一多边形电极13和第一柱状电极11的宽度可以相同也可以不同，第二多边形电极23和第二柱状电极21的宽度可以相同也可以不同，可基于需求设定。

本发明实施例中，所述第一探测器单元10和所述第二探测器单元20均可以为一个PIN结：P型半导体-结缘层-N型半导体形。其中，重掺杂的P/N型半导体硅的电阻率和轻掺杂的P/N型半导体硅的电阻率不同。

所述第一多边形电极13和所述第二多边形电极23采用P型硅重掺杂，所述第一柱状电极11和所述第二柱状电极21采用N型硅重掺杂，所述第一介质区12和所述第二介质区22采用N型硅轻掺杂；

或，所述第一多边形电极13和所述第二多边形电极23采用N型硅重掺杂，所述第一柱状电极11和所述第二柱状电极21采用P型硅重掺杂，所述第一介质区12和所述第二介质区22采用P型硅轻掺杂；

或，所述第一多边形电极13和所述第二多边形电极23采用N型硅重掺杂，所述第一柱状电极11和所述第二柱状电极21采用P型硅重掺杂，所述第一介质区12和所述第二介质区22采用N型硅轻掺杂；

或，所述第一多边形电极13和所述第二多边形电极23采用P型硅重掺杂，所述第一柱状电极11和所述第二柱状电极21采用N型硅重掺杂，所述第一介质区12和所述第二介质区22采用P型硅轻掺杂。

需要说明的是，每一个N型重掺杂周围都需要P离子注入，以解决表面缺陷和电场分布不均等问题。

进一步的，所述第一介质区12的材料可以采用硅、氧化硅、Ge、GaN、SiC、HgI₂、GaAs、TiBr、CdTe、CdZnTe、CdSe、GaP、HgS、PbI₂或AlSb中的一种或多种的组合；

所述第二介质区22的材料可以采用硅、氧化硅、Ge、GaN、SiC、HgI₂、GaAs、TiBr、CdTe、CdZnTe、CdSe、GaP、HgS、PbI₂或AlSb中的一种或多种的组合。

通过上述描述可知，本发明技术方案提供的探测器中，通过双面刻蚀工艺，贯穿整个硅体，可以减少死区的比例，并且该探测器在工作时，粒子可双面入射，探测效率高，反应灵敏。

基于上述实施例，本发明另一实施例还提供一种探测器的制作方法，如图8、图9和图1所示，图8和图9为本发明实施例提供的一种探测器的制作方法工艺流程图。所述制作方法包括:

步骤S11：如图8和图9所示，提供一半导体基体，所述半导体基底具有在第一方向上相对的第一部分01和第二部分02；

本发明实施例中，首先提供一半导体基体，然后如图8所示，对所述半导体基体进行刻蚀，形成在第一方向上形状相同的正四边形，再然后基于第一部分01，将第二部分02超出第一部分01的四个角去掉，形成如图9所示。

需要说明的是，所述第一部分01和所述第二部分02的形状可以基于需求设定，例如第一部分01可以为正n边形，n为大于2的正整数；第二部分02可以为正m边形，m＝2n；其中，所述正m边形为所述正n边形的内接多边形。或者，第一部分01和所述第二部分02的形状相同，二者可以均为正n边形，n为大于2的正整数；其中，所述第一部分01的外侧壁与所述第二部分02的外侧壁完全重合。

步骤S12：如图1所示，在所述第一部分01形成第一探测器单元10，在所述第二部分02形成第二探测器单元20；

其中，所述第一探测器单元10包括：在所述第一方向上延伸的第一柱状电极11；包围所述第一柱状电极11的第一介质区12；包围所述第一介质区12的第一多边形电极13；

所述第二探测器单元20包括：在所述第一方向上延伸的第二柱状电极21；包围所述第二柱状电极21的第二介质区22；包围所述第二介质区22的第二多边形电极23；

所述第一柱状电极11与所述第二柱状电极21为同一柱体在所述第一方向上相对的两部分；

在所述第一方向上，所述第二多边形电极23的外侧壁不超出所述第一多边形电极13的外侧壁所包围的区域，至少部分所述第二多边形电极23的外侧壁与所述第一多边形电极13的外侧壁重合。

进一步的，在第一探测器单元10和第二探测器单元20形成结束之后，在所述第二多边形电极23和所述第二柱状电极21背离所述第一探测器单元10的表面设置电极接触层，所述电极接触层可以为铝电极接触层；在所述第二介质区22背离所述第一探测器单元10的表面设置绝缘层，所述绝缘层可以为二氧化硅绝缘层。

本发明实施例中，所述第一多边形电极13、所述第一柱状电极11、所述第二多边形电极23以及所述第二柱状电极21均通过贯穿刻蚀、离子扩散掺杂的方式形成，如可以用深反应离子刻蚀的方式制作。

相较于现有技术，本发明通过双面刻蚀工艺，贯穿整个硅体，不仅可以从结构优化上使得探测器的电势和电场分布得更加均匀，且可以消除低电场区域，提高各个探测器单元的探测效率以及电荷收集效率，并且可以减少死区的比例，在探测器工作时，粒子可双面入射，探测效率高，反应灵敏。

基于上述实施例，本发明另一实施例还提供一种装置，如图10和图11所示，图10为本发明实施例提供的一种装置的结构示意图，图11为本发明实施例提供的另一种装置的结构示意图。所述装置包括：如上述实施例描述的多个探测器50，所述探测器50阵列排布。

图10所示方式中，该装置是由2×4个图1所示探测器50组成的阵列，30为探测器50形成阵列后晶圆片上余下的非灵敏区域，即死区。通过本发明方案设计的探测器形成的阵列，死区面积较小，且上下单元的形状设计使得空间排列利用率较好。

其中，阵列死区比例的计算方式如下：

其中，r为第一介质区12或第二介质区22的1/2宽度，d为探测器50的厚度，w为第一多边形电极13或第二多边形电极23的宽度，r₀为第一柱状电极11或第二柱状电极21的宽度。当r₀与w足够小的时候，死区比例仅为1/180，相比现有技术1/10的死区比例，缩小为之前的1/18。

图11所示方式中，该装置是由2×4个图6所示探测器50组成的阵列，通过本发明方案该阵列可以实现100％的探测效率，不存在死区，空间排列利用率最好。

通过上述描述可知，本发明的这种可以双面贯穿刻蚀的探测器结构设计，不仅可以从结构优化上使得探测器的电势和电场分布得更加均匀，且可以消除低电场区域，提高各个探测器单元的探测效率以及电荷收集效率。并且在应用到探测器阵列时，可更大幅度的提高探测器效率，同时，本发明结构的电极可以通过双面贯穿刻蚀工艺得到，使得探测器从单面灵敏变为双面灵敏，粒子可以双面入射，反应更灵敏，探测效率更高。

本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的制作方法以及装置而言，由于其与实施例公开的探测器相对应，所以描述的比较简单，相关之处参见探测器部分说明即可。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。