阅读说明：本技术 低延时存储器访问 (Low latency memory access ) 是由 F·A·韦尔 于 2019-05-24 设计创作，主要内容包括：本申请的各实施例涉及低延时存储器访问。存储器设备包括接收器,接收器在存储器设备的命令/地址和数据接口上使用CMOS信令电平(或者其他相对大的信号摆动电平)。存储器设备还包括异步计时输入,异步计时输入使得对来自CMOS电平接收器的命令和地址信息的接收,该信息将被解码并且转发给存储器核(其是自定时的)而无需存储器设备的主要时钟输入上的时钟信号。因此,激活行命令可以由存储器核在存储器设备已经完成退出低功率状态之前接收和发起。因为行操作在退出等待时间已经流逝之前被开始,所以在从低功率状态的退出之后的一个或多个访问(或其他操作)的延时被减少。(Present embodiments are related to low latency memory access.Memory devices include receiver, and receiver uses CMOS signal level (or other relatively large swinging of signal level) in the command/address of memory devices and data-interface.Memory devices further include asynchronous timing input, asynchronous timing inputs the reception so as to order and address information from CMOS level receiver, which will be decoded and be transmitted to memory core (it is self-timing) without the clock signal in the main clock input of memory devices.Therefore, activation line command can be received and be initiated before memory devices have been completed to exit low power state by memory core.Because row operation exit the waiting time passed before be started, be reduced from the delays of one or more access (or other operations) after the exiting of low power state.)

低延时存储器访问

技术领域

本申请的各实施例涉及低延时存储器访问。

发明内容

根据本公开的第一方面，提供了一种存储器部件，包括：存储器核；第一计时信号接口，用以接收第一计时信号，所述第一计时信号确定对在第一组链接处的信号的同步采样；第二计时信号接口，用以接收第二计时信号，所述第二计时信号确定对在第二组链接处的信号的同步采样；以及，存储器核控制电路，用以至少部分地基于在第一模式中，响应于经由使用所述第一计时信号对在所述第一组链接处的信号的第一同步采样而被接收到的至少第一命令、第一控制以及第一地址信息而访问所述存储器核，所述存储器核控制电路还用以至少部地基于在第二模式中，响应于经由使用第三计时信号对在所述第一组链接处的信号和在所述第二组链接处的信号的第一异步采样而被接收到的第二命令、第二控制以及第二地址信息而访问所述存储器核。

在所述存储器部件中，其中所述存储器核控制电路用以响应于所述第二命令、所述第二控制以及所述第二地址信息来激活所述存储器核的库中的行。

在所述存储器部件中，其中在所述第一模式中，信息要由所述存储器部件使用所述第二计时信号经由所述第二组链接同步地双向传达。

在所述存储器部件中，其中在所述第二模式中，信息要由所述存储器部件使用所述第二计时信号经由所述第二组链接同步地双向传达。

在所述存储器部件中，其中当在所述第一模式中时使用所述第一计时信号对所述第一组链接同步地采样的第一同步接口和当在所述第一模式中时使用所述第二计时信号与所述第二组链接同步地通信的第二同步接口当在所述第二模式中时将不被同步地采样。

在所述存储器部件中，其中当在所述第二模式中时并且当所述第一计时信号接口正在接收不活动信号时，所述第三计时信号的至少一个转变发起对所述第一组链接的所述第一异步采样以接收所述第二命令、所述第二控制以及所述第二地址信息。

在所述存储器部件中，其中信号接口要在所述第一模式中被使用以接收功率控制信号，并且要在所述第二模式中被使用以接收所述第三计时信号，所述第三计时信号的至少一个转变用以发起对所述第一组链接的所述第一异步采样以接收所述第二命令、所述第二控制以及所述第二地址信息。

在所述存储器部件中，其中从所述第二模式向所述第一模式的退出要通过激活第一计时基准而被发起。

在所述存储器部件中，其中所述第三计时信号的所述至少一个转变要基于使用所述第一计时信号、对所述第三计时信号的采样而被检测，所述第三计时信号的检测到的所述至少一个转变用以发起从所述第二模式的退出。

根据本公开的第二方面，公开了一种存储器部件，包括：第一接口，用以在所述存储器部件的第一模式中相对于第一外部接收到的计时基准同步地接收命令、地址以及控制信号；第二接口，用以在所述存储器部件的所述第一模式中相对于第二外部接收到的计时基准同步地双向传达数据；所述第一接口和所述第二接口用以在所述存储器部件的第二模式中响应于第三外部接收到的计时基准的至少一个转变而接收命令、地址以及控制信号；以及，控制电路，用以至少在所述存储器部件的所述第一模式中将响应于相对于所述第一外部接收到的计时基准而被同步地接收到的所述命令、所述地址以及所述控制信号而激活第一行的第一控制信号发送给所述存储器核，并且至少在所述存储器部件的所述第二模式中将响应于以下而激活第二行的第二控制信号发送给所述存储器核：响应于所述第三外部接收到的计时基准的所述至少一个转变而被接收到的所述命令、所述地址以及所述控制信号。

在所述存储器部件中，其中所述存储器部件的所述第二模式是相对于所述第一模式的更低功率模式。

在所述存储器部件中，其中在所述存储器部件的所述第二模式中，所述第二接口还用以相对于所述第二外部接收到的计时基准同步地传达数据。

在所述存储器部件中，其中在所述存储器部件的所述第二模式中，所述控制电路用以经由所述第一接口接收所述命令、所述地址以及所述控制信号的部分，并且所述控制电路用以响应于所述第三外部接收到的计时基准的至少一个转变，经由所述第二接口接收所述命令、所述地址以及所述控制信号的剩余部分。

在所述存储器部件中，其中所述命令、所述地址以及所述控制信号的所述剩余部分包括地址信号。

在所述存储器部件中，其中在所述第一模式中，当所述第一外部接收到的计时基准信号活动时，所述命令、所述地址以及所述控制信号由信号输入上的使能信号使能以被接收。

在所述存储器部件中，其中在所述第二模式中，当所述第一计时基准信号不活动时，要被提供的所述第三外部接收到的计时基准的所述至少一个转变经由所述信号输入而被接收。

根据本公开的第三实施例，提供了一种存储器部件，包括：控制电路，用以在至少第一模式和第二模式中操作所述存储器部件；第一同步计时基准接口，用以接收第一计时基准信号，所述第一计时基准信号当活动时将是以第一频率周期性的；第二同步计时基准接口，用以接收第二计时基准信号，所述第二计时基准信号当活动时将是以第二频率周期性的；信号接口，用以接收计时信号；命令/地址接口，用以至少部分地基于所述存储器部件在所述第一模式中***作，接收与所述第一计时基准信号同步地被提供给所述命令/地址接口的第一信息，所述第一信息包括足以激活存储器核的第一库的第一行的地址信息，所述命令/地址接口还用以至少部分地基于所述存储器部件在所述第二模式中***作，接收与所述第一计时基准信号和所述第二计时基准信号异步地被提供给所述命令/地址接口的第二信息，所述第二信息将至少部分地基于所述计时信号从所述命令/地址接口被采样；以及，数据接口，用以至少部分地基于所述存储器部件在所述第二模式中***作，接收与所述第一计时基准信号和所述第二计时基准信号异步地被提供给所述数据接口的第三信息，所述第三信息将至少部分地基于所述计时信号从所述数据接口被采样，所述第二信息和所述第三信息聚集地包括足以激活所述存储器核的第二库的第二行的地址信息。

在所述存储器部件中，其中对所述第二信息和所述第三信息的接收用于发起对所述存储器核的所述第二库的所述第二行的自定时激活。

在所述存储器部件中，其中基于所述存储器部件在所述第一模式中***作，所述信号接口接收控制信号，所述控制信号使能所述命令/地址接口相对于所述第一计时基准信号同步地接收命令/地址信息，并且使能所述数据接口相对于所述第二计时基准信号同步地传达数据。

在所述存储器部件中，其中在所述自定时激活期间，所述第二同步计时基准接口要被激活并且所述数据接口要被启用以同步地传达数据。

附图说明

图1是图示存储器系统的框图。

图2是图示示例低延时访问的时序图。

图3是图示随后是低延时访问的示例确定性异步刷新的时序图。

图4是图示随后是低延时访问的示例半确定性异步刷新的时序图。

图5是图示存储器部件的框图。

图6是图示具有异步发起的列操作的存储器部件的框图。

图7是图示操作存储器设备的方法的流程图。

图8是图示在至少两种模式中操作存储器设备的方法的流程图。

图9是图示操作存储器设备的方法的流程图。

图10是图示操作存储器控制器的方法的流程图。

图11是图示操作存储器控制器以控制具有至少两种模式的存储器设备的方法的流程图。

图12是图示操作存储器控制器以控制存储器设备的方法的流程图。

图13是存储器设备的框图。

图14是存储器设备的框图。

图15是用于自刷新的贷/借计数器的示意图。

图16是处理系统的框图。

具体实施方式

在实施例中，存储器设备(例如，动态随机访问存储器DRAM、闪存存储器、等等)可以被置于省电状态中。在这一省电状态中，接口(例如，命令/地址、数据、等等)被关闭并且时钟信号被停止。当在该模式中时，由存储器设备需要的电流是很低的(例如，～3mA)。存储器设备包括接收器，接收器在存储器设备的命令/地址和数据接口上使用互补金属氧化物半导体(CMOS)信号电平(例如，2.0V的高阈值电压和0.8V的低阈值电压，或者其他相对大的信号摆动电平)。存储器设备还包括异步计时输入，异步计时输入使得命令和地址信息从CMOS电平接收器向存储器核(其是自定时的)转移而无需存储器设备的主要时钟输入上的时钟信号。因此，激活行命令可以由存储器核在存储器设备已经完成退出低功率状态之前接收和发起。因为行操作在退出等待时间已经流逝之前开始，所以在从低功率状态退出之后的一个或多个访问(或其他操作)的延时被减少。

图1是图示了存储器系统的框图。在图1中，存储器系统100包括控制器110和存储器设备120。存储器设备120包括存储器核125、模式#1控制电路121以及模式#2控制电路122。控制器110包括模式#1控制电路111和模式#2控制电路112。应当理解，将模式#1控制电路121和模式#2控制电路分离成分离的框仅仅出于说明目的。由模式#1电路121和模式#2控制电路提供的功能可以由单个电路框提供。类似地，模式#1控制电路111和模式#2控制电路112可以由单个电路框提供。

控制器110***作地耦合到存储器设备120。具体地，在图1中，控制器110提供至少以下信号或使用至少以下信号与存储器设备120通信：一个或多个时钟(例如，CK)信号、一个或多个时钟使能(例如，CKE)信号、一个或多个芯片选择(例如，CS)信号、一个或多个命令/地址信号(例如，CA[0:5])、一个或多个异步计时(例如，ACK)信号、一个或多个双向数据(例如，DQ[15:0])信号以及一个或多个数据选通(例如，DQS)信号。

应当指出，在本文的讨论和附图中，CA信号(以及接口)的集合可以被标记为CA[5:0]，从而可能暗示存在恰好六个CA信号。然而，这仅仅为了本文给出的公开内容二是示例性的。其他数量的CA信号、接口以及链接被预见到。类似地，DQ[15:0]仅仅是示例性的并且其他数量的DQ信号、接口以及链接也被预见到。

在实施例中，存储器设备120可以在至少两种模式中操作。第一模式(例如，模式#1)是高性能的较高功率模式。在这种模式中，命令和地址在至少CA接口上被同步地传达给存储器设备120。时钟使能(CKE)和芯片选择(CS)信号也被同步地传达给存储器设备120。使这些信号的采样(或转移)同步的计时基准是周期性(例如，以工作频率)时钟信号(CK)。类似地，数据在至少数据接口DQ上被同步地传达给/自存储器设备120。使在DQ接口上对数据的采样或传输同步的计时基准是(一个或多个)数据选通信号DQS。

存储器设备120可以***作的第二模式(例如，模式#2)是省电模式。在这种模式中，CA和DQ接口的同步操作被关闭。同步计时基准CK也被停止(即，其不再周期性地切换状态)。此外，在这种模式中，一个或多个命令和地址可以在CA和DQ接口上被异步地传达给存储器设备120。时钟使能(CKE)和芯片选择(CS)信号也由存储器设备120异步地采样。控制对这些信号的采样(或转移)的计时基准是异步计时信号(ACK)。因此，命令和地址可以在这种模式中经由CA和DQ接口使用ACK来提供计时被传达给存储器设备120。由控制器110提供到CA和DQ接口的信号可以与在第一模式中被传达的信号具有不同的逻辑阈值。例如，在高速高功率操作模式期间经由CA和DQ接口而被传达的信号可以具有很小的信号摆动(例如，1.2V)。然而，在省电模式期间经由CA和DQ接口通信的信号可以具有完全的CMOS电压摆动(例如，3.0或3.3V p-p)。

ACK的选择的转变(例如，从低升到高或从高降到低)确定CA和DQ链接上的命令和地址信息何时由存储器设备120采样。存储器设备120对采样的信号解码以生成将被应用到存储器核125以引起访问的控制信号。因此，响应于应用的控制信号，存储器核125可以至少发起在由来自CA和/或DQ接口的采样的命令和地址信息指定的地址处的行激活操作。

在实施例中，异步计时基准可以在它自己的接口/管脚/焊盘上被接收。在实施例中，当存储器设备120在高功率模式中时，异步计时基准可以在具有不同功能的接口/管脚/焊盘上被多路复用。例如，时钟使能(CKE)输入可以当存储器设备120在高功率模式中时被用作时钟使能信号输入，并且然后当存储器设备120在省电模式中时被用作异步计时基准。因此，本文中ACK的基准应当被理解为包括经由到存储器设备120的非专用(例如，CKE)输入接收异步计时基准。

在实施例中，在异步计时基准(ACK)的转变(例如，升高)时，行激活地址和控制被转移到存储器核125。这一激活操作与存储器设备120被控制为退出省电模式并行地发生。一旦存储器设备120已经退出省电模式，控制器110就可以使用接口CA和DQ的高功率同步模式来完成列操作。因此，应当理解，存储器设备120可以被控制为当仍然在省电模式中时开始访问操作并且然后当在高功率模式中时完成该操作。换言之，当存储器设备120在省电模式中并且没有正在接收用于使命令/地址/和数据转移同步的周期性时钟信号时，行操作可以由异步计时基准(ACK)上的选通信号发起。存储器设备120接收其使用CA和DQ接口两者发起行操作需要的信息，CA和DQ接口两者响应于异步计时基准ACK上的选通信号对被呈现给它们的信息采样和转发。因为存储器核125是自定时的。其可以在不使用同步计时基准CK的情况下执行行操作。

在实施例中，存储器设备120可以由控制器110控制以基于响应于异步计时基准ACK在CA和/或DQ接口上接收到的信息来执行其他类型的操作。例如，以下操作中的一个或多个可以由存储器设备120执行：(1)存储器设备120可以刷新在刷新计数器行地址处的所有库；(2)存储器设备120可以刷新由刷新计时器库/行地址指定的一个库；(3)存储器设备120可以刷新在由CA和/或DQ接口处的信号指定的行地址处的所有库；(4)存储器设备120可以刷新由CA和DQ接口处的信号指定的一个库；(5)存储器设备120可以刷新由CA和/或DQ接口处的信号和刷新计数器行地址指定的一个库；以及(6)贷/借计数器可以被用于在刷新计时器已经流逝的情况下有条件地在刷新计数器库/行地址处刷新。

跟随有列访问的单个刷新的示例可以如下进行：(1)刷新命令和地址由控制器110在CA和DQ接口上传输给存储器设备120；(2)在接收(例如，由控制器110传输的)ACK的选择的转变时，存储器设备120执行由在CA和DQ接口处接收到的命令指定的库/行的激活/预充电；(3)用于读或写的行激活命令和地址由控制器110在CA和DQ接口上被传输给存储器设备120；(4)在(例如，由控制器110发送的)ACK的第二边沿上，用于不同库(即，不同于先前指定的库)的行激活地址被用于访问存储器核125。注意，该第二激活命令可以与存储器设备120被控制为退出省电模式并行地被执行。与第二激活命令相关联的一个或多个列操作(例如，读或写)可以在高功率模式中使用CA和DQ接口的同步功能而被完成。

跟随有列访问的有条件的刷新的示例可以如下进行：(1)自刷新命令和地址由控制器110在CA和DQ接口上传输到存储器设备120；(2)在接收(例如，由控制器110发送的)ACK的选择的转变时，如果贷/借计数器(在存储器设备120内部，未在图1中被示出)指示刷新应当被执行，则存储器设备120将执行由在CA和DQ接口处被接收到的命令指定的库/行的激活/预充电，这针对存储器设备120的温度优化刷新率；(3a)在等待允许刷新操作和行预充电操作(有条件地)被执行的最小时间段之后，并且如果读或写要被执行，则用于读或写的行激活命令和地址由控制器110在CA和DQ接口上传输给存储器设备120；(3b)备选地，如果在当前刷新间隔期间没有读/写要被执行，则控制器110可以在当前刷新间隔的结束时前进到步骤#1；(4)如果读或写要被执行，则在(例如，由控制器110传输的)ACK的第二边沿上，用于不同库(即，不同于先前指定的库)的行激活地址被转移给存储器核125。注意，该第二激活命令可以与存储器设备120被控制为退出省电模式并行地被执行。与第二激活命令相关联的一个或多个列操作(例如，读或写)可以在高功率模式中使用CA和DQ接口的同步功能而被完成。

图2是图示示例低延时访问的时序图。图2中被图示的步骤和时序可以由至少存储器系统100的一个或多个元件执行。在图2的时序图的开始处，存储器设备(例如，存储器设备120)已经被控制为在省电模式中操作：同步接口时钟(CK、DQS)不活动并且因此不切换，时钟使能信号(CKE)在不活动状态中，异步计时信号(ACK)在不活动状态中，命令地址(CA)、数据(DQ)以及芯片选择(CS)信号在未知或“不关心”状态中。

在ACK之前的设置时间被断言，(例如，由控制器110)使芯片选择信号处于活动状态中，第一激活行信息(例如，命令操作码、库/行地址、部分命令操作码、和/或部分地址)(例如，由控制器110)被提供到CA接口，并且第二激活行信息(例如，库/行地址、部分命令操作码、和/或部分地址)(例如，由控制器110)被提供到DQ接口。ACK然后被转变(在时间253处)。这锁存(采样)第一激活行信息和第二激活行信息并转发该信息以访问存储器核(例如，存储器核125)。存储器核然后激活与第一激活行信息和第二激活行信息相关联的库/行。

注意，在实施例中，异步计时信号可以经由时钟使能接口被接收。这在图2中由CKE上的脉冲271来示出。如果异步计时信号可以经由时钟使能接口被接收，则存储器设备可以不包括专用的ACK管脚/焊盘/接口。在另一实施例中，模式或其他控制(例如，控制寄存器值)可以指定是否经由专用的ACK接口接收异步计时信号或者是否经由时钟使能接口接收异步计时信号。

在图2中，与存储器设备执行指定的行激活并发地，(例如，由控制器110)使存储器设备退出省电模式。同步计时基准信号CK被激活并且开始以一定频率周期性地切换状态。在CK已经稳定之后，时钟使能在时间254处被断言。这开始退出省电模式的存储器设备内部的过程。

在时钟使能信号的断言之后(并且当CK运行并稳定时)的指定间隔(即，tXP)，在时间255处，存储器设备已经进入高功率模式。在时间256(其是在异步激活行命令被转发到存储器核之后的指定行到列延迟(t_RCD))处，第一列访问命令经由CA接口被同步接收(即，由CK同步)。

在时间257(其是在异步激活行命令被转发到存储器核之后的指定行到数据延迟(t_RD))处，数据(Q₀)开始经由DQ接口被同步接收(即，由DQS同步)(对于写)或发送(对于读)。在时间258(其是在第一列访问命令之后的指定列访问到列访问(t_CC))处，第二列访问命令经由CA接口被同步接收(即，由CK同步)。响应于第二列访问命令，数据(Q₁)要在与第一列访问命令相对应的数据之后经由DQ接口被同步接收(即，由DQS同步)或发送。在时间259(其是在第二列访问命令之后的指定列访问到预充电延迟(t_RDP))处，预充电命令经由CA接口被同步接收(即，由CK同步)。

图3是图示随后是低延时访问的示例确定性异步刷新的时序图。图3中图示的步骤和时序可以由存储器系统100的至少一个或多个元件执行。在图3的时序图的开始处，存储器设备(例如，存储器设备120)已经被控制为在省电模式中操作：同步接口时钟(CK、DQS)不活动并且因此不进行周期性切换，时钟使能信号(CKE)在不活动状态，异步计时信号(ACK)在不活动状态，命令地址(CA)、数据(DQ)以及芯片选择(CS)信号在未知或“不关心”状态。

在ACK之前的设置时间首先在图3中被断言，(例如，由控制器110)使芯片选择信号在活动状态，第一激活行信息(例如，命令操作码、库/行地址、部分命令操作码、和/或部分地址)(例如，由控制器110)被提供到CA接口，并且第二激活行信息(例如，库/行地址、部分命令操作码、和/或部分地址)(例如，由控制器110)被提供到DQ接口。ACK然后被断言(在时间351处)。这锁存(采样)第一激活行信息和第二激活行信息并转发该信息以访问存储器核(例如，存储器核125)。存储器核然后激活与第一激活行信息和第二激活行信息相关联的库/行。

注意，在实施例中，异步计时信号可以经由时钟使能接口被接收。这在图3中由CKE上的脉冲371来示出。如果异步计时信号可以经由时钟使能接口被接收，则存储器设备可以不包括专用的ACK管脚/焊盘/接口。在另一实施例中，模式或其他控制(例如，控制寄存器值)可以指定是否经由专用的ACK接口接收异步计时信号或者是否经由时钟使能接口接收异步计时信号。

在时间353之前的设置间隔，(例如，由控制器110)使芯片选择信号在(保持在)活动状态，第三激活行信息(例如，第二命令操作码、第二库/行地址、第二部分命令操作码、和/或第二部分地址)(例如，由控制器110)被提供到CA接口，并且第四激活行信息(例如，第二命令操作码、第二库/行地址、第二部分命令操作码、和/或第二部分地址)(例如，由控制器110)被提供到DQ接口。ACK然后被断言(在时间353处)。时间353是在第一异步激活行命令被转发以访问存储器核之后的至少指定行操作到行操作延迟(t_RR)，ACK的第二次断言锁存(或备选地，CKE被断言372)第三激活行信息和第四激活行信息并将该信息转发到存储器核(例如，存储器核125)。存储器核然后激活与第三激活行信息和第四激活行信息相关联的库/行。

在图3中，与存储器设备执行第二行激活并发地，(例如，由控制器110)使存储器设备退出省电模式。同步计时基准信号CK被激活并且开始以一定频率周期性地切换状态。在CK已经稳定之后，时钟使能在时间354处被断言。这开始退出省电模式的存储器设备内部的过程。

在时钟使能信号的断言之后(并且当CK运行并稳定时)的指定间隔(即，t_XP)，在时间355处，存储器设备已经进入高功率模式。在时间356(其是在异步激活行命令被转发以访问存储器核之后的指定行到列延迟(t_RCD))处，第一列访问命令经由CA接口被同步接收(即，由CK同步)。

在时间357(其是在异步激活行命令被转发以访问存储器核之后的指定行到数据延迟(t_RD))处，数据(Q₀)开始经由DQ接口被同步接收(即，由DQS同步)(对于写)或发送(对于读)。在时间358(其是在第一列访问命令之后的指定列访问到列访问(t_CC))处，第二列访问命令经由CA接口被同步接收(即，由CK同步)。响应于第二列访问命令，数据(Q₁)要在与第一列访问命令相对应的数据分别被接收或发送之后经由DQ接口被同步接收(即，由DQS同步)或发送。

图4是图示随后是低延时访问的示例半确定性异步刷新的时序图。图4中图示的步骤和时序可以由存储器系统100的一个或多个元件执行。在图4的时序图的开始处，存储器设备(例如，存储器设备120)已经被控制为在省电模式中操作：同步接口时钟(CK、DQS)不活动并且因此不切换，时钟使能信号(CKE)在不活动状态，异步计时信号(ACK)在不活动状态，命令地址(CA)、数据(DQ)以及芯片选择(CS)信号在未知或“不关心”状态。

在ACK之前的设置时间首先在图4中被断言，(例如，由控制器110)使芯片选择信号在活动状态，第一自刷新信息(例如，命令操作码)(例如，由控制器110)被提供到CA接口，并且第二自刷新信息(例如，库/行地址)(例如，由控制器110)被提供到DQ接口。ACK然后被断言(在时间451处)。这锁存(采样)第一自刷新信息和第二自刷新信息。如果接收了ACK信号和内部自刷新计时器信号的贷/借计数器指示刷新应当被执行，则存储器设备将地址从刷新计数器转发到存储器核(例如，存储器核125)。存储器核然后刷新与刷新计数器相关联的库/行。如果自刷新计时器信号未指示刷新应当被执行，则在当前刷新间隔期间不执行刷新。

注意，在实施例中，异步计时信号可以经由时钟使能接口被接收。这在图4中由CKE上的脉冲471来示出。如果异步计时信号可以经由时钟使能接口被接收，则存储器设备可以不包括专用的ACK管脚/焊盘/接口。在另一实施例中，模式或其他控制(例如，控制寄存器值)可以指定是否经由专用的ACK接口接收异步计时信号或者是否经由时钟使能接口接收异步计时信号。

在时间453之前的设置间隔，(例如，由控制器110)使芯片选择信号在(保持在)活动状态，第三激活行信息(例如，第二命令操作码)(例如，由控制器110)被提供到CA接口，并且第四激活行信息(例如，第二库/行地址)(例如，由控制器110)被提供到DQ接口。ACK然后在时间453处第二次被断言(或备选地，CKE被断言472)。时间453是在第一ACK被接收之后的至少指定行操作加预充电操作延迟(t_RCD＝t_RAS+t_PRE)。ACK的第二次断言锁存(采样)(例如，在CA接口上的)第一激活行信息和(例如，在DQ接口上的)第二激活行信息并将该信息转发到存储器核(例如，存储器核125)。存储器核然后激活与第一激活行信息和第二激活行信息相关联的库/行。

在图4中，与存储器设备执行第二行激活并发地，(例如，由控制器110)使存储器设备退出省电模式。同步计时基准信号CK被激活并且开始以一定频率周期性地切换状态。在CK已经稳定之后，时钟使能在时间454处被断言。这开始退出省电模式的存储器设备内部的过程。

在时钟使能信号的断言之后(并且当CK运行并稳定时)的指定间隔(即，t_XP)流逝之后，在时间455处，存储器设备已经进入高功率模式。在时间456(其是在异步激活行命令被转发到存储器核之后的指定行到列延迟(t_RCD))处，第一列访问命令经由CA接口被同步接收(即，由CK同步)。

在时间457(其是在异步激活行命令被转发到存储器核之后的指定行到数据延迟(t_RD))处，数据(Q₀)开始经由DQ接口被同步接收(即，由DQS同步)(对于写)或发送(对于读)。在时间458(其是在第一列访问命令之后的指定列访问到列访问(t_CC))处，第二列访问命令经由CA接口被同步接收(即，由CK同步)。响应于第二列访问命令，数据(Q₁)要在与第一列访问命令相对应的数据分别被接收或发送之后经由DQ接口被同步接收(即，由DQS同步)或发送。

应当理解，通过以例如指定最小刷新率周期性地利用自刷新操作来断言ACK，控制器(例如，控制器110)可以被配置为不在第一ACK断言之后的t_RCD＝t_RAS+t_PRE尝试访问。控制器将然后确保能够在时间453处断言ACK并使存储器设备退出省电模式而没有由内部定时的自刷新的发生引起的干扰(例如，未知的延迟)。以这种方式，控制器确保对ACK的第二次断言的计时、激活行命令应当何时被输出的计时以及DQ上的数据应当何时被转移(即，没有由内部定时的自刷新引起的干扰/延迟)。

图5是图示存储器部件的框图。在实施例中，存储器部件500可以对应于图1中的存储器设备120。存储器部件500包括第一同步计时基准(CK)接口521、时钟使能(CKE)接口522、时钟使能锁存器/采样器531、同步芯片选择(CS)接口523a、同步命令/地址(CA)接口524a、同步数据接口526a、第二同步计时基准(DQS)接口527、异步计时基准接口525(或备选地522)、异步芯片选择(CS)接口523b、异步命令/地址(CA)接口524b、异步数据接口526b、同步控制540、异步控制545以及存储器核550。异步控制540包括命令解码器541、刷新计数器542以及自刷新计时器543。异步控制545包括命令解码器546。存储器核550包括行逻辑551、列逻辑552、多个库554-555。每个库554-555包括行554a-555a。

时钟使能接口522***作地耦合到时钟使能采样器531。时钟使能接口522任选地***作地耦合到异步命令接口524b和异步数据接口526b。时钟使能采样器531***作地耦合到同步控制540。

同步计时基准接口521***作地耦合到同步时钟使能采样器531。同步计时基准接口521***作地耦合到时钟使能采样器531以便在将同步的时钟使能信号传递到同步控制540之前同步地接收(即，同步到CK)在时钟使能接口522处接收到的时钟使能信号(CKE)的转移。

同步计时基准接口521***作地耦合到同步芯片选择接口523a。同步计时基准接口521***作地耦合到芯片选择接口523a以便在将同步的芯片选择信号(CS)传递到同步控制540之前同步地接收(即，同步到CK)在芯片选择接口523a处接收到的芯片选择信号(CS)。

同步计时基准接口521***作地耦合到同步命令/地址接口524a。同步计时基准接口521***作地耦合到同步命令/地址接口524a以便在将同步的命令/地址信号CA[5:0]传递到同步控制540之前同步地接收(即，同步到CK)在命令/地址接口524a处接收到的命令/地址信号CA[5:0]。

同步计时基准接口527***作地耦合到同步数据接口526a。同步计时基准接口527***作地耦合到同步数据接口526a以便同步地接收或发送(即，同步到DQS)对数据信号DQ[15:0]到/自存储器核550(具体地，并且到/自列逻辑552)的转移。同步数据接口526a***作地耦合到存储器核550(具体地，和列逻辑522)以接收从存储器核550读取以用于传输到存储器设备500外部的数据并提供由存储器设备500接收到的要被写入存储器核550的数据。

异步计时基准接口525***作地耦合到异步芯片选择接口523b。异步计时基准接口525***作地耦合到芯片选择接口523b以便在将采样的芯片选择信号(CS)传递到异步控制545之前异步地采样(即，不同步到CK，但是响应于ACK或任选地CKE的转变)在芯片选择接口523b处存在的芯片选择信号(CS)。

异步计时基准接口525***作地耦合到异步命令/地址接口524b。异步计时基准接口525***作地耦合到异步命令/地址接口524b以便在将采样的命令/地址信号CA[5:0]传递到异步控制545之前异步地采样(即，不同步到CK，但是响应于ACK或任选地CKE的转变)在命令/地址接口524b处存在的命令/地址信号CA[5:0]。

异步计时基准接口525***作地耦合到异步数据接口526b。异步计时基准接口525***作地耦合到异步数据接口526b以便在将采样的信号传递到异步控制545之前异步地采样在异步数据接口526b处存在的命令和/或地址信号。

同步控制540通过同步地发起的行控制信号571***作地耦合到存储器核550的行逻辑551。同步控制540通过同步地发起的列控制信号573***作地耦合到存储器核550的列逻辑552。异步控制545通过异步地发起的行控制信号572***作地耦合到存储器核550的行逻辑551。异步控制545可以任选地***作地耦合到刷新计数器542和自刷新计数器543中的至少一个。

在实施例中，同步计时基准(CK)接口521接收确定对CKE、CS和CA信号的同步采样的第一计时信号CK。同步计时基准(DQS)接口527接收确定对DQ信号的同步采样和/或发送的第二计时信号DQS。存储器核550可以由同步控制540控制(例如，当在高功率模式中时)以经由使用CK对CA链接的第一同步采样来接收第一命令、第一控制以及第一地址信息。

存储器核550还可以由异步控制545控制(例如，当在省电模式中时)以经由使用ACK对CA链接和DQ链接的异步采样来接收第二命令、第二控制以及第二地址信息。第二命令、第二控制以及第二地址信息可以传递对存储器核的库中的行的激活。当库中的行正被激活时，存储器设备500可以被控制为退出省电模式并同步地执行列操作(例如，由同步控制540控制并且使用CK和DQ来使列操作同步)。参见例如图2和相关联的讨论。

当在省电模式中时，同步接口523a、524a和526a可以被置于低功率状态中。该低功率状态可以包括关闭接口523a、524a和/或526a的电源。该低功率状态可以包括控制接口523a、524a和/或526a不对连接到它们的链接采样。此外，在省电模式中时，CK可以未激活(即，被控制为不触发并保持在稳定逻辑状态中)。

如本文中所讨论的，在实施例中，CKE信号可以用于控制到省电模式的进入和/或从省电模式的退出。从省电模式的退出可以通过首先激活CK并且然后由锁存器531对CKE信号的同步(到CK)采样来发起。CKE也可以用于接收发起对CA链接和DQ链接的异步采样的ACK信号。

在实施例中，接口523a、523b、524a、525b可以集合地被视为第一接口，该第一接口当存储器设备500在高功率模式中时相对于接收到的CK信号同步地接收命令、地址以及控制信号。类似地，当存储器设备500在高功率模式中时，接口526a和526b可以被集合地视为第二接口，该第二接口相对于接收到的DQS信号同步地双向地传递数据。然而，当存储器设备500在省电模式中时，该第一接口和该第二接口响应于ACK上的至少一个转变(或当这样被使能时，CKE)共同地接收命令、地址以及控制信号。

存储器核550可以当存储器设备500在高功率模式中时(例如，由同步控制540)被控制为响应于经由第一接口相对于CK同步地接收到的命令、地址以及控制信号而激活第一行。存储器核550可以当存储器设备500在省电模式中时(例如，由异步控制545)被控制为响应于经由ACK在第一接口和第二接口上采样的命令、地址以及控制信号而激活第二行。在激活第二行之后，存储器设备500可以被控制为退出省电模式，使得第二接口可以相对于DQS同步地传递读/写数据。当在省电模式中时，第一接口可以接收命令、地址以及控制信号的一部分，同时第二接口接收命令、地址以及控制信号的剩余部分。例如，第一接口可以接收命令和控制信号信息，同时第二接口可以接收(至少一些)地址信号。

图6是图示具有异步发起的列操作的存储器部件的框图。在实施例中，存储器部件600可以对应于图1中的存储器设备120。存储器部件600包括第一同步计时基准(CK)接口621、时钟使能(CKE)接口622、时钟使能采样器631、同步芯片选择(CS)接口623a、同步命令/地址(CA)接口624a、同步数据接口626a、第二同步计时基准(DQS)接口627、异步计时基准接口625(或备选地622)、异步芯片选择(CS)接口623b、异步命令/地址(CA)接口624b、异步数据接口626b、同步控制640、异步控制645以及存储器核650。异步控制640包括命令解码器641、刷新计数器642以及自刷新计时器643。异步控制645包括命令解码器646。存储器核650包括行逻辑651、列逻辑652、多个库654-655。每个库654-655包括行654a-655a。

时钟使能接口622***作地耦合到时钟使能采样器631。时钟使能接口622任选地***作地耦合到异步命令接口624b和异步数据接口626b。时钟使能采样器631***作地耦合到同步控制640。

同步计时基准接口621***作地耦合到同步时钟使能采样器631。同步计时基准接口621***作地耦合到时钟使能采样器631以便在将同步的时钟使能信号传递到同步控制640之前同步地接收(即，同步到CK)在时钟使能接口622处接收到的时钟使能信号(CKE)的转移。

同步计时基准接口621***作地耦合到同步芯片选择接口623a。同步计时基准接口621***作地耦合到芯片选择接口623a以便在将同步的芯片选择信号(CS)传递到同步控制640之前同步地接收(即，同步到CK)在芯片选择接口623a处接收到的芯片选择信号(CS)。

同步计时基准接口621***作地耦合到同步命令/地址接口624a。同步计时基准接口621***作地耦合到同步命令/地址接口624a以便在将同步的命令/地址信号CA[5:0]传递到同步控制640之前同步地接收(即，同步到CK)在命令/地址接口624a处接收到的命令/地址信号CA[5:0]。

同步计时基准接口627***作地耦合到同步数据接口626a。同步计时基准接口627***作地耦合到同步数据接口626a以便同步地接收或发送(即，同步到DQS)对数据信号DQ[15:0]到/自存储器核650(具体地，并且到/自列逻辑652)的转移。同步数据接口626a***作地耦合到存储器核650(具体地，和列逻辑622)以接收从存储器核650读取以用于传输到存储器设备600外部的数据并提供由存储器设备600接收到的要被写入存储器核650的数据。

异步计时基准接口625***作地耦合到异步芯片选择接口623b。异步计时基准接口625***作地耦合到芯片选择接口623b以便在将采样的芯片选择信号(CS)传递到异步控制645之前异步地采样(即，不同步到CK，但是响应于ACK或任选地CKE的转变)在芯片选择接口623b处存在的芯片选择信号(CS)。

异步计时基准接口625***作地耦合到异步命令/地址接口624b。异步计时基准接口625***作地耦合到异步命令/地址接口624b以便在将采样的命令/地址信号CA[5:0]传递到异步控制645之前异步地采样(即，不同步到CK，但是响应于ACK或任选地CKE的转变)在命令/地址接口624b处存在的命令/地址信号CA[5:0]。

异步计时基准接口625***作地耦合到异步数据接口626b。异步计时基准接口625***作地耦合到异步数据接口626b以便在将采样的信号传递到异步控制645之前异步地采样在异步数据接口626b处存在的命令和/或地址信号。

同步控制640通过同步地发起的行控制信号671***作地耦合到存储器核650的行逻辑651。同步控制640通过同步地发起的列控制信号673***作地耦合到存储器核650的列逻辑652。异步控制645通过异步地发起的行控制信号672***作地耦合到存储器核650的行逻辑651。异步控制645通过异步地发起的列控制信号674***作地耦合到存储器核650的列逻辑652。异步控制645可以任选地***作地耦合到刷新计数器642和自刷新计数器643中的至少一个。

从前文可知，应当理解，存储器设备600类似于存储器设备500，具有增加的允许异步发起的列操作被执行(例如，在省电模式中，响应于ACK并且由异步控制645控制)的功能。因此，还应当理解，在实施例中，存储器设备600可以执行本文中关于存储器设备100和存储器设备500描述的所有功能。

在实施例中，同步控制640和异步控制645协作以使存储器设备600以至少第一模式(例如，高功率)和第二模式(例如，省电)操作。同步控制640和异步控制645还协作以将接口623a、623b、624a和624b操作为命令/地址接口。类似地，同步控制640和异步控制645还协作以将接口626a、626b操作为数据接口。计时基准接口621接收第一计时基准信号CK，其当活动时，以第一频率周期性操作。计时基准接口627接收第二计时基准信号DQS，其当活动时，以第二频率周期性操作。第一频率和第二频率可以是相同的频率或不同的频率。异步计时基准接口625接收计时信号ACK。

存储器核650至少部分地基于存储器部件600以第一模式(例如，由同步控制640)操作，接收与CK同步地被提供到命令/地址接口的第一信息。该第一信息包括足以激活存储器核650的第一库654-655的第一行654a-655a的地址信息。

存储器核650还至少部分地基于存储器部件600以第二模式(例如，由异步控制645)操作，接收与CK和DQS两者异步地被提供到命令/地址接口的第二信息和被提供到数据接口的第三信息。第二信息至少部分地基于ACK从命令/地址接口来采样。第三信息至少部分地基于ACK从数据接口来采样。第二信息和第三信息包括足以激活存储器核650的第二库654-655的第二行654a-655a的地址信息。

在实施例中，由存储器核650对第二信息和第三信息的接收发起对存储器核650的第二库654-655的第二行654a-655a的自定时激活。基于存储器部件600正在第一模式中操作，信号接口要被提供具有控制信号CKE，其使得命令/地址接口能够相对于第一计时基准信号同步地接收命令/地址信息并且使得数据接口能够相对于第二计时基准信号同步地通信数据。如本文中还讨论的，列操作可以在存储器设备600已经退出省电模式之后被接收和/或执行。因此，在自定时激活期间，第二异步计时基准信号DQS可以被激活并且数据接口可以被启用以相对于DQS同步地通信数据。

图7是图示操作存储器设备的方法的流程图。图7中图示的步骤可以由存储器系统100、存储器设备500和/或存储器设备600的一个或多个元件执行。接收确定对第一组链接的采样的第一计时信号(702)。例如，计时基准接口521可以接收从控制器(例如，控制器110)控制对CA信号的同步采样的计时信号CK。

接收确定对第二组链接的同步采样的第二计时信号(704)。例如，计时基准接口527可以接收从控制器(例如，控制器110)控制对DQ信号的同步采样的计时信号DQS。

基于在第一模式中，存储器核经由使用第一计时信号对第一组链接的同步采样接收第一命令、第一控制以及第一地址信息(706)。例如，存储器核550可以从同步控制540接收命令、控制和地址信息。同步控制540可以已经经由使用CK(例如，由接口523a和524a)对CA信号的同步采样接收了该命令、控制以及地址信息。基于在第二模式中，存储器核经由使用第三计时信号对第一组链接和第二组链接的异步采样接收第二命令、第二控制以及第二地址信息。例如，存储器核550可以从异步控制545接收命令、控制和地址信息。异步控制545可以已经经由使用ACK(例如，由接口523b和524b)对CA信号的异步采样和使用ACK(例如，由接口526b)对DQ信号的异步采样接收了该命令、控制以及地址信息。

图8是图示在至少两种模式中操作存储器设备的方法的流程图。图8中图示的步骤可以由存储器系统100、存储器设备500和/或存储器设备600的一个或多个元件执行。在第一模式中，相对于第一外部接收到的计时基准同步地接收命令、地址以及控制信号(802)。例如，存储器设备120可以相对于由控制器110发送的CK信号同步地接收由控制器110发送的CKE、CS、CA信号。

在第一模式中，相对于第二外部提供的计时基准同步地双向地通信数据(804)。例如，存储器设备120可以相对于由控制器110发送的DQS信号同步地接收由控制器110发送的DQ信号，或者相对于由控制器110发送的DQS信号同步地将DQ信号发送到控制器110。

在第二模式中，响应于第三外部接收到的计时基准的至少一个转变而接收命令、地址以及控制信号(806)。例如，存储器设备120可以响应于由控制器110发送的ACK信号的转变而接收命令、地址以及控制信号。这些命令、地址以及控制信号可以经由到存储器设备120的CKE、CS、CA和DQ信号接口接收。

在第一模式中，存储器核被控制为响应于相对于第一计时基准同步地接收到的命令地址和控制信号而激活第一行(808)。例如，模式#1控制121可以通过激活存储器核125中的对应的第一行来对在CA信号接口上同步地接收到的命令、地址以及控制信号做出响应。

在第二模式中，存储器核被控制为响应于响应于第三计时基准的至少一个转变而接收到的命令、地址以及控制信号而激活第二行(810)。例如，模式#2控制122可以通过激活存储器核125中的对应的第二行来对响应于由控制器110发送的ACK信号上的转变而接收到的命令、地址以及控制信号做出响应。

图9是图示操作存储器设备的方法的流程图。图9中图示的步骤可以由存储器系统100、存储器设备500和/或存储器设备600的一个或多个元件执行。接收第一计时基准信号，其当活动时以第一频率周期性操作(902)。例如，存储器设备500可以在接口521处接收时钟信号CK，其当活动时以第一频率周期性操作。接收第二计时基准信号，其当活动时以第二频率周期性操作(904)。例如，存储器设备500可以在接口527处接收时钟信号DQS，其当活动时以第二频率周期性操作。接收计时信号(906)。例如，存储器设备500可以在接口522处从控制器110接收(或者，如果如此配置的话，接口525)计时信号。

基于以第一模式操作，在存储器核处接收与第一计时基准信号同步地提供到命令/地址接口的第一信息。该信息包括足以激活存储器核的第一库的第一行的地址信息(908)。例如，基于以高功率同步模式操作，存储器核550可以从同步控制540接收指定行激活命令和行地址的命令、控制以及地址信息，其中该信息相对于CK信号同步地被提供到CKE、CS以及CA信号接口。

至少部分地基于计时信号相对于第一计时基准信号和第二计时基准信号异步地采样被提供到命令/地址接口的第二信息(910)。例如，至少部分地基于ACK信号上的边沿从CKE、CS或CA信号接口与CK和DQS信号异步地采样命令、控制、或地址信息。至少部分地基于计时信号相对于第一计时基准信号和第二计时基准信号异步地采样被提供到数据接口的第三信息(912)。例如，至少部分地基于ACK信号的转变从DQ信号接口与CK和DQS信号异步地采样命令、控制、或地址信息。

基于以第二模式操作，在存储器核处接收第二信息和第三信息。第二信息和第三信息聚集地包括足以激活存储器核的第二库的第二行的地址信息(914)。例如，基于以节省异步模式操作，存储器核550可以从异步控制545接收指定行激活命令和行地址的命令、控制以及地址信息，其中该信息相对于CK信号和DQS信号异步地被提供到CA和DQ信号接口。

图10是图示操作存储器控制器的方法的流程图。图10中图示的步骤可以由存储器系统100的一个或多个元件执行。将确定由存储器部件对第一组链接的同步采样的第一计时信号发送到存储器部件(1002)。例如，控制器110可以发送由存储器设备120使用以采样存储器设备120的CKE、CS以及CA接口的计时基准信号CK。

将确定由存储器部件对第二组链接的同步采样的第二计时信号发送到存储器部件(1004)。例如，控制器110可以发送由存储器设备120使用以采样存储器设备120的DQ接口的计时基准信号DQS。

存储器部件以第一模式操作，其中存储器部件基于以第一模式操作将由存储器部件经由使用第一计时信号对第一组链接的同步采样接收到的第一命令、第一控制以及第一地址信息发送到存储器核(1006)。例如，控制器110(具体地，以及模式#1控制电路111)可以在高功率同步模式中操作存储器设备120，其中CKE、CS以及CA信号由存储器设备120相对于CK同步地采样。在该高功率同步模式中，控制器110可以经由CA信号将第一命令、第一控制以及第一地址信息发送到存储器设备120。

将第三计时信号发送到存储器部件(1008)。例如，控制器110可以经由ACK接口或当合适地配置时向CKE接口发送计时转变。存储器部件以第二模式操作，其中存储器部件基于以第二模式操作将由存储器部件经由使用第三计时信号对第一组链接和第二组链接的异步采样接收到的第二命令、第二控制以及第二地址信息发送到存储器核(1010)。例如，控制器110(具体地，以及模式#2控制电路112)可以在省电异步模式中操作存储器设备120，其中CKE、CS以及CA信号由存储器设备120响应于ACK但是相对于CK和DQS异步地采样。在该省电模式中，控制器110可以使用CA信号和DQ信号中的至少一些两者将第二命令、第二控制以及第二地址信息发送到存储器设备120。

图11是图示操作存储器控制器以控制具有至少两种模式的存储器设备的方法的流程图。图11中图示的步骤可以由至少存储器系统100的一个或多个元件执行。为了使存储器部件以第一模式操作，发送第一计时基准和第二计时基准(1102)。例如，控制器110可以在存储器设备120在第一模式中时将周期性CK计时基准信号和周期性DQS计时基准信号发送到该存储器设备。

为了使存储器部件以第一模式操作，相对于第一计时基准同步地发送命令、地址以及控制信号以控制存储器核作为响应激活第一行(1104)。例如，控制器110可以与CK信号同步地发送控制存储器设备120作为响应激活对应行的CA信号。

在存储器部件以第一模式操作的情况下，相对于第二计时基准双向地且同步地通信数据(1106)。例如，控制器110可以相对于DQS信号同步地经由DQ信号接口接收读数据(响应于读命令)或发送写数据(基于发送写操作)到存储器设备120。

当存储器部件以第二模式操作时，相对于第一计时基准异步地将命令、地址以及控制信号发送到存储器部件以控制存储器核作为响应激活第一行(1108)。例如，当存储器设备120以低功率异步模式操作时，控制器110可以相对于CK信号异步地发送命令、地址以及控制信号。

当存储器部件以第二模式操作时，将第三计时基准信号的至少一个转变发送到存储器部件以使命令、地址以及控制信号相对于第一计时基准和第二计时基准异步地被存储器部件接收。要由存储器部件接收到的命令、地址以及控制信号包括作为响应足以激活第二行的信息(1110)。例如，当存储器设备120以低功率异步模式操作时，控制器110可以发送ACK(或CKE，如果如此配置的话)上的信号转变以引起存储器设备120异步地采样至少CA和DQ(或其子集)。

图12是图示操作存储器控制器以控制具有至少两种模式的存储器设备的方法的流程图。图12中图示的步骤可以由存储器系统100的一个或多个元件执行。接收第一计时基准信号，其当活动时以第一频率周期性操作(1202)。例如，控制器110可以将周期性计时基准信号CK发送到存储器设备110。接收第二计时基准信号，其当活动时以第二频率周期性操作(1204)。例如，控制器110可以将周期性计时基准信号DQS发送到存储器设备110。

基于在第一模式中操作存储器部件，相对于第一计时基准信号同步地将第一信息发送到命令/地址接口，其中该信息然后要被发送到存储器部件的存储器核。该信息包括足以激活存储器核的第一库的第一行的地址信息(1208)。例如，控制器110可以相对于计时基准信号CK同步地将命令、地址以及控制信息发送到存储器设备120。

基于在第二模式中操作存储器部件，发送计时信号以引起存储器部件相对于第一计时基准信号和第二计时基准信号异步地采样被提供到命令/地址接口的第二信息和被提供到数据接口的第三信息。第二信息和第三信息聚集地包括足以激活存储器核的第二库的第二行的地址信息(1210)。例如，控制器110可以经由CA和DQ相对于计时基准信号CK和计时基准信号DQS异步地将命令、地址以及控制信息发送到存储器设备120。控制器110可以相对于计时基准信号CK和计时基准信号DQS异步地发送ACK接口上的转变，其中ACK上的转变引起存储器设备120采样被提供到CA和DQ接口的存储器设备120的命令、地址以及控制信息。

图13是存储器设备的框图。具体地，图13中的存储器设备1300可以被认为是至少存储器设备500和/或存储器设备100的更详细示例。图14是存储器设备的框图。具体地，图14中的存储器设备1400可以被认为是至少存储器设备600和/或存储器设备100的更详细示例。

图15是用于自刷新的贷/借计数器的示意图。具体地，贷/借计数器1500可以被认为是本文中引用的示例贷/借计数器。在重置后，应当理解，图15中图示的两个3位计数器都被清除为零逻辑值。

以上描述的方法、系统和设备可以被实施在计算机系统中或由计算机系统存储。以上描述的方法也可以被存储在非瞬态计算机可读介质上。本文中描述的设备、电路和系统可以使用本领域中可用的计算机辅助设计工具来实现，并且由包含这样的电路的软件描述的计算机可读文件体现。这包括但不限于系统100、控制器110、存储器设备100、存储器设备500、存储器设备600、存储器设备1300、存储器设备1400、计数器1500以及其部件的一个或多个元件。这些软件描述可以为：行为、寄存器转移、逻辑部件、晶体管以及布局几何级描述。此外，软件描述可以被存储在存储介质上或由载波通信。

可以实现这样的描述的数据格式包括但不限于：支持像C的行为语言的格式、支持像Verilog和VHDL的寄存器转移级(RTL)语言的格式、支持几何描述语言(诸如GDSII、GDSIII、GDSIV、CIF以及MEBES)的格式以及其他合适的格式和语言。此外，这样的文件在机器可读介质上的数据转移可以按照电子方式通过互联网上的各种媒介或例如经由电子邮件来完成。注意，物理文件可以被实现在机器可读介质上，机器可读介质诸如为：4mm磁带、8mm磁带、3-1/2英寸软盘媒介、CD、DVD、等等。

图16是图示用于包括、处理或生成电路部件1620的表示的处理系统1600的一个实施例的框图。处理系统1600包括一个或多个处理器1602、存储器1604以及一个或多个通信设备1606。处理器1602、存储器1604以及通信设备1606使用任何合适类型、数量和/或配置的有线和/或无线连接1608来通信。

处理器1602运行存储在存储器1604中的一个或多个过程1612的指令以响应于用户输入1614和参数1616而处理和/或生成电路部件1620。过程1612可以是用于设计、仿真、分析和/或验证电子电路和/或生成电子电路的光掩模的任何合适的电子设计自动化(EDA)工具或其部分。如附图中所示，表示1620包括描述系统100、控制器110、存储器设备100、存储器设备500、存储器设备600、存储器设备1300、存储器设备1400、计数器1500以及其部件中的全部或部分的数据。

表示1620可以包括行为、寄存器转移、逻辑部件、晶体管以及布局几何级描述中的一个或多个。此外，表示1620可以被存储在存储介质上或由载波通信。

可以实现表示1620的数据格式包括但不限于：支持像C的行为语言的格式、支持像Verilog和VHDL的寄存器转移级(RTL)语言的格式、支持几何描述语言(诸如GDSII、GDSIII、GDSIV、CIF以及MEBES)的格式以及其他合适的格式和语言。此外，这样的文件在机器可读介质上的数据转移可以按照电子方式通过互联网上的各种媒介或例如经由电子邮件来完成。

用户输入1614可以包括来自键盘、鼠标、语音识别接口、麦克风和扬声器、图形显示器、触摸屏、或其他类型的用户接口设备的输入参数。该用户接口可以被分布在多个接口设备之中。参数1616可以包括输入以帮助定义表示1620的规范和/或特性。例如，参数1616可以包括定义设备类型(例如，NFET、PFET、等等)、拓扑(例如，框图、电路描述、示意图、等等)和/或设备描述(例如，设备属性、设备尺寸、电源电压、仿真温度、仿真模型、等等)的信息。

存储器1604包括任何合适类型、数量和/或配置的非瞬态计算机可读存储介质，其存储过程1612、用户输入1614、参数1616和电路部件1620。

通信设备1606包括任何合适类型、数量和/或配置的有线和/或无线设备，其将信息从处理系统1600发送到另一处理或存储系统(未示出)和/或从另一处理或存储系统(未示出)接收信息。例如，通信设备1606可以将电路部件1620发送到另一系统。通信设备1606可以接收过程1612、用户输入1614、参数1616和/或电路部件1620并引起过程1612、用户输入1614、参数1616和/或电路部件1620被存储在存储器1604中。

已经出于说明和描述的目的呈现了本发明的前面的描述。其不旨在为穷举的或将本发明限于所公开的具体形式，并且其他修改和变型鉴于以上教导可以是可能的。实施例被选择并被描述以便最好地解释本发明的原理和其实际应用，以由此使得本领域其他技术人员在如适于预见到的特定用途的各种实施例和各种修改中最好地利用本发明。旨在将随附权利要求理解为包括本发明的其他备选实施例，除非受现有技术限制。