阅读说明：本技术 存储单元结构及半导体器件 (Memory cell structure and semiconductor devices ) 是由 谢启银 于 2019-08-08 设计创作，主要内容包括：本发明提供了一种存储单元结构及半导体器件,包括衬底及位于所述衬底上的若干存储单元,所述存储单元包括两个栅极结构,每个所述栅极结构包括一层叠体及围绕所述层叠体的栅介质层,所述层叠体包括顺次重叠的栅氧化层、浮栅层及控制栅层,所述栅氧化层较所述控制栅层更靠近所述衬底,其中,所述浮栅层的上下表面均呈波浪形,从而在器件尺寸缩小的同时能够保证浮栅层的面积足够,增加了浮栅层存储电子的能力,且可以利用浮栅层表面的形状使两个所述栅极结构的浮栅层相对的两端向上翘起以形成浮栅尖端,结构更加简单。(The present invention provides a kind of memory cell structure and semiconductor devices, several storage units including substrate and on the substrate, the storage unit includes two gate structures, each gate structure includes a laminated body and the gate dielectric layer around the laminated body, the laminated body includes the gate oxide being sequentially overlapped, floating gate layer and control grid layer, the gate oxide control grid layer is closer to the substrate, wherein, the upper and lower surface of the floating gate layer is wavy, to guarantee that the area of floating gate layer is enough while device dimensions shrink, increase the ability of floating gate layer storage electronics, and the both ends that the shape that can use floating gate layer surface keeps the floating gate layer of two gate structures opposite are upturned to form floating gate tip, structure is simpler.)

存储单元结构及半导体器件

技术领域

本发明涉及半导体技术领域，尤其涉及一种存储单元结构及半导体器件。

背景技术

存储器大致可以分为两大类：易失(volatile)和非易失(non-volatile)。易失存储器在系统关闭时立即失去存储在内的信息：它需要持续的电源供应以维持数据。大部分的随机存储器(RAM)都属于此类。非易失存储器在系统关闭或无电源供应时仍能保持数据信息，其中，浮栅型闪存就是一种非易失存储器。

一般而言，浮栅型闪存都有着类似的原始单元架构，它们都有层叠的栅极结构，该栅极结构包括浮栅(或浮置栅极)和至少部分覆盖浮栅的控制栅(控制栅极)，其中，浮栅用于存储电子，控制栅通过耦合以控制浮栅中的电子的储存与释放。在浮栅型闪存中，浮栅的面积是决定存储电子的能力的因素之一。随着半导体器件尺寸的微缩，浮栅型闪存器件的尺寸越来越小，导致浮栅的面积也越来越小，不利于电子的存储。

发明内容

本发明的目的在于提供一种存储单元结构及半导体器件，在器件尺寸减小的同时能够保证浮栅的面积足够，提高器件存储电子的能力。

为了达到上述目的，本发明提供了一种存储单元结构，包括衬底及位于所述衬底上的若干存储单元，所述存储单元包括两个栅极结构，每个所述栅极结构包括一层叠体及围绕所述层叠体的栅介质层，所述层叠体包括顺次重叠的栅氧化层、浮栅层及控制栅层，所述栅氧化层较所述控制栅层更靠近所述衬底，其中，所述浮栅层的上下表面均呈波浪形，且两个所述栅极结构的浮栅层相对的两端向上翘起以形成浮栅尖端。

可选的，两个所述栅极结构的浮栅层相对的两端的表面具有向上的弧形轮廓，以使所述两个所述栅极结构的浮栅层相对的两端向上翘起。

可选的，所述衬底中形成有交替排布的若干源区和若干漏区，所述栅极结构位于所述源区和所述漏区之间。

可选的，两个所述栅极结构共用所述漏区，两个所述栅极结构之间的衬底上形成有字线结构，所述字线结构与所述源区的位置相对应。

可选的，两个所述栅极结构的浮栅层的浮栅尖端均对准所述字线结构。

可选的，所述存储单元结构还包括一介质层，所述介质层位于所述衬底上，两个所述栅极结构均位于所述介质层中。

可选的，所述介质层中还形成有若干导电插塞，所述导电插塞与所述源区、漏区及字线结构连接，以将所述源区、漏区及所述字线结构引出。

可选的，所述导电插塞与所述源区、漏区或字线结构之间还设置有一欧姆接触层，所述欧姆接触层的材料为金属硅化物。

可选的，所述栅氧化层的材料为氧化硅，所述浮栅层及所述控制栅层的材料均为多晶硅。

本发明还提供了一种半导体器件，包括所述存储单元结构。

在本发明提供的存储单元结构及半导体器件中，包括衬底及位于所述衬底上的若干存储单元，所述存储单元包括两个栅极结构，每个所述栅极结构包括一层叠体及围绕所述层叠体的栅介质层，所述层叠体包括顺次重叠的栅氧化层、浮栅层及控制栅层，所述栅氧化层较所述控制栅层更靠近所述衬底，其中，所述浮栅层的上下表面均呈波浪形，从而在器件尺寸缩小的同时能够保证浮栅层的面积足够，增加了浮栅层存储电子的能力，且可以利用浮栅层表面的形状使两个所述栅极结构的浮栅层相对的两端向上翘起以形成浮栅尖端，结构更加简单。

附图说明

图1为本发明实施例提供的存储单元结构的结构示意图；

图2为本发明实施例提供的浮栅尖端的放大图；

其中，附图标记为：

10-衬底；11-浅沟槽隔离结构；S-源区；D-漏区；21-栅氧化层；22-浮栅层；221-浮栅尖端；23-ONO结构；24-控制栅层；25-栅介质层；30-字线结构；40-欧姆接触层；50-导电插塞；

具体实施方式

下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

如图1所示，本实施例提供了一种存储单元结构，包括衬底10及位于所述衬底10上的若干存储单元，所述存储单元包括两个栅极结构，每个所述栅极结构包括一层叠体及围绕所述层叠体的栅介质层25，所述层叠体包括顺次重叠的栅氧化层21、浮栅层22及控制栅层24，所述栅氧化层21较所述控制栅层24更靠近所述衬底10，其中，所述浮栅层22的上下表面均呈波浪形，且两个所述栅极结构的浮栅层22相对的两端向上翘起以形成浮栅尖端221。

具体的，所述衬底10为硅衬底10，所述硅衬底10中还形成有隔离有源区S的浅沟槽隔离结构11，通过离子注入还在所述衬底10中形成了交替排布的若干源区S和若干漏区D，所述栅极结构位于所述源区S和所述漏区D之间的衬底10上，每个栅极结构与其左右的源区S和漏区D共同构成一个存储位，可见，所述存储单元结构中，一个存储单元具有两个存储位，两个存储位共用漏区D。

进一步，所述层叠体包括顺次重叠的栅氧化层21、浮栅层22及控制栅层24，所述栅氧化层21覆盖所述衬底10，所述浮栅层22覆盖所述栅氧化层21，所述控制栅层24覆盖所述浮栅层22，所述浮栅层22与所述控制栅层24之间还还设置有一ONO结构23。本实施例中，所述浮栅层22的上下表面均呈波浪形，也就是说，所述浮栅层22整体可看作是一个波浪形的膜层，从而在浮栅层22宽度和厚度不变的情况下能够增大浮栅层22的面积。并且，如图2所示，两个所述栅极结构的浮栅层22相对的两端的表面具有向上的弧形轮廓，以使所述两个所述栅极结构的浮栅层22相对的两端向上翘起。也就是说，所述浮栅层22的上下表面均是凹陷与凸出相间的，只需要保证所述浮栅层22的端部是凹陷的，则可以保证所述浮栅层22在端部具有浮栅尖端221。

可选的，两个所述栅极结构共用所述漏区D，两个所述栅极结构之间的衬底10上形成有字线结构30，所述字线结构30与所述源区S的位置相对应，两个所述栅极结构的浮栅层22的浮栅尖端221均对准所述字线结构30，通过在所述字线结构30上施加电压即可擦除所述浮栅层22中存储的电子。

可选的，所述存储单元结构还包括一介质层，所述介质层位于所述衬底10上，两个所述栅极结构均位于所述介质层中。所述介质层中还形成有若干导电插塞50，所述导电插塞50与所述源区S、漏区D及字线结构30连接，以将所述源区S、漏区D及所述字线结构30引出。

进一步，所述导电插塞50与所述源区S、漏区D或字线结构30之间还设置有一欧姆接触层40，所述欧姆接触层40的材料为金属硅化物，所述栅氧化层21的材料为氧化硅，所述浮栅层22及所述控制栅层24的材料均为多晶硅。

基于此，本实施例还提供了一种半导体器件，包括所述存储单元结构。

综上，在本发明实施例提供的存储单元结构及半导体器件中，包括衬底及位于所述衬底上的若干存储单元，所述存储单元包括两个栅极结构，每个所述栅极结构包括一层叠体及围绕所述层叠体的栅介质层，所述层叠体包括顺次重叠的栅氧化层、浮栅层及控制栅层，所述栅氧化层较所述控制栅层更靠近所述衬底，其中，所述浮栅层的上下表面均呈波浪形，从而在器件尺寸缩小的同时能够保证浮栅层的面积足够，增加了浮栅层存储电子的能力，且可以利用浮栅层表面的形状使两个所述栅极结构的浮栅层相对的两端向上翘起以形成浮栅尖端，结构更加简单。

上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。