阅读说明：本技术 复杂可程序逻辑装置及其运作方法 (Complex programmable logic device and operation method thereof ) 是由 詹鹏 于 2019-08-30 设计创作，主要内容包括：本发明公开了一种复杂可程序逻辑装置,包括串行通用输入输出(SGPIO)解析电路、集成电路总线(I2C)解析电路及第一多工器。SGPIO解析电路具有多个端口解析电路、检测电路及处理电路。各个端口解析电路接收输入信号且输出第一数据。检测电路检测第一个端口解析电路的输入信号以输出检测信号。处理电路依据检测信号撷取至少一部分的端口解析电路所输出的第一数据的端口数据作为第一控制信号。I2C解析电路解析数据流以根据关联于地址信息的地址命令、控制命令及输入数据而输出第二控制信号。第一多工器依据侦测信号选择输出第一控制信号或第二控制信号。本发明还公开一种复杂可程序逻辑装置的运作方法。(The invention discloses a complex programmable logic device which comprises a Serial General Purpose Input and Output (SGPIO) analysis circuit, an integrated circuit bus (I2C) analysis circuit and a first multiplexer. The SGPIO analyzing circuit includes a plurality of port analyzing circuits, a detecting circuit, and a processing circuit. Each port resolution circuit receives an input signal and outputs first data. The detection circuit detects an input signal of the first port resolution circuit to output a detection signal. The processing circuit captures at least a part of the port data of the first data output by the port analysis circuit as a first control signal according to the detection signal. The I2C parsing circuit parses the data stream to output a second control signal according to an address command, a control command, and input data associated with the address information. The first multiplexer selectively outputs the first control signal or the second control signal according to the detection signal. The invention also discloses an operation method of the complex programmable logic device.)

复杂可程序逻辑装置及其运作方法

技术领域

本发明涉及一种复杂可程序逻辑装置，特别是一种应用I2C与SGPIO解析模块的复杂可程序逻辑装置。

背景技术

目前硬盘背板的复杂可程序逻辑装置(CPLD)主要执行硬盘点灯、硬盘上下电控制、NVME时序控制及硬盘状态读取等。然而，复杂可程序逻辑装置所使用的I2C与SGPIO解析模块相当复杂且不够精简，导致复杂可程序逻辑装置的资源不够使用。若是当硬盘背板同时需要支持不同类型接口(例如SATA与NVME)时，则需使用更高端的复杂可程序逻辑装置，然而这样势必导致使用成本的增加。

再者，不同类型的硬盘背板通常需要搭配不同型号的复杂可程序逻辑装置。这会导致所需的复杂可程序逻辑装置与其固件的版本众多，产生高额的维护费用。因此，需要一种能够整合不同类型的硬盘背板，同时满足不同类型背板功能需求的复杂可程序逻辑装置。

发明内容

本发明提出一种复杂可程序逻辑装置，主要通过特定的I2C与SGPIO解析方式，使得复杂可程序逻辑装置能够同时实现不同类型的硬盘背板所有功能，达到复杂可程序逻辑装置的功能整合，减少大量资源的耗费并降低成本。

本发明的一实施例公开一种复杂可程序逻辑装置，包括串行通用输入输出解析电路、集成电路总线解析电路及第一多工器(multiplexer)。串行通用输入输出解析电路包括多个端口解析电路、检测电路及处理电路。每个端口解析电路具有输入端与输出端，输入端用于接收第一输入信号，且输出端用于输出第一数据。检测电路电性连接该些端口解析电路的第一个端口解析电路的输入端，且检测第一个端口解析电路的输入信号以输出检测信号。处理电路电性连接该些端口解析电路的该些输出端及该检测电路，处理电路依据检测信号撷取该些端口解析电路中至少一部分的该些输出端所输出的该些第一数据的端口数据作为第一控制信号。集成电路总线解析电路用以解析数据流以产生地址信息、控制命令及输入数据，并且根据关联于地址信息的地址命令、控制命令及输入数据输出第二控制信号。第一多工器用于依据侦测信号选择输出第一控制信号或第二控制信号。

本发明的另一实施例公开一种复杂可程序逻辑装置的运作方法，包括以下步骤：以多个端口解析电路各别接收第一输入信号并且对应输出第一数据；以检测电路检测该些端口解析电路的第一个端口解析电路的第一输入信号，据以输出检测信号；以处理电路依据检测信号撷取该些端口解析电路中至少一部分的端口解析电路所输出的该些第一数据的端口数据作为第一控制信号；以集成电路总线电路解析数据流，以产生地址信息、控制命令及输入数据，并且根据关联于地址信息的地址命令、控制命令及输入数据而输出第二控制信号；以第一多工器依据侦测信号选择输出第一控制信号或第二控制信号。

综上所述，在本发明所提出的复杂可程序逻辑装置及其运作方法中，主要是一方面利用串行通用输入输出解析电路内的检测电路侦测第一个端口解析电路的输入信号是为何种信号(例如四端口或八端口信号)，并且处理电路根据输入信号的信号类型选择性撷取至少一部分的端口解析电路所输出的端口数据，以输出第一控制信号。另一方面，通过集成电路总线解析电路的多地址响应的特性，以输出第二控制信号。藉由上述SGPIO与I2C两种解析功能，得以让复杂可程序逻辑装置在精简的模块配置下，能够同时实现不同类型的硬盘背板所有功能，达到复杂可程序逻辑装置的功能整合，进而减少资源的耗费并降低成本。

以上的关于本发明内容的说明及以下的实施方式的说明用以示范与解释本发明的精神与原理，并且提供本发明的专利申请权利要求保护范围更进一步的解释。

附图说明

图1是依据本发明的一实施例所绘示的复杂可程序逻辑装置的功能方块图。

图2是依据本发明的图1实施例所绘示的复杂可程序逻辑装置的细节功能方块图。

图3是依据本发明的一实施例所绘示的复杂可程序逻辑装置的运作方法的方法流程图。

其中，附图标记：

1 复杂可程序逻辑装置

10 串行通用输入输出解析电路

101～103 端口解析电路

104 检测电路

105 处理电路

1051 第一子电路

1052 第二子电路

1053 第二多工器

11 集成电路总线解析电路

110、111 多地址响应电路

12 第一多工器

IN1 输入端

ON1 输出端

S1～S3 第一输入信号

D1～D3 第一数据

CN1 第一控制信号

CN2 第二控制信号

C1、C2 数据流

DS 侦测信号

具体实施方式

以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何本领域的技术人员了解本发明的技术内容并据以实施，且根据本说明书所公开的内容、权利要求保护范围及附图，任何本领域的技术人员可轻易地理解本发明相关的目的及优点。以下的实施例进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。

请参照图1，图1是依据本发明的一实施例所绘示的复杂可程序逻辑装置的功能方块图。如图1所示，复杂可程序逻辑装置1包括串行通用输入输出解析电路10、集成电路总线解析电路11及第一多工器12。串行通用输入输出解析电路10包括多个端口解析电路101～103、检测电路104及处理电路105。每个端口解析电路具有输入端与输出端，其中输入端用于接收第一输入信号，且输出端用于输出第一数据。于实务上，复杂可程序逻辑装置1可设于背板(图中未示)，并且根据背板所支持的接口类型提供不同的信号解析功能，以执行不同的硬盘LED的点灯。

以图1实施例来说，端口解析电路101具有输入端IN1与输出端ON1，输入端IN1接收第一输入信号S1且输出端ON1输出第一数据D1。端口解析电路102具有输入端IN2与输出端ON2，输入端IN2接收第一输入信号S2且输出端ON1输出第一数据D2。端口解析电路103具有输入端IN3与输出端ON3，输入端IN3接收第一输入信号S3且输出端ON3输出第一数据D3。于实务上，端口解析电路101～103可连接到平台路径控制器(PCH)或是主机总线配接器(HBA)，而第一输入信号S1～S3可以是来自平台路径控制器(PCH)或是主机总线配接器(HBA)的串行通用输入输出(SGPIO)信号，其中平台路径控制器(PCH)对应八端口信号(8port signal)，而主机总线配接器(HBA)对应四端口信号(4port signal)。

检测电路104电性连接该些端口解析电路101～103的第一个端口解析电路(即端口解析电路101)的输入端IN1，并且检测电路104检测接端口解析电路101的第一输入信号S1以输出检测信号TS。详细来说，检测电路104用于判别第一输入信号S1的端口数量以产生一检测结果，并根据检测结果输出检测信号TS。换言之，于一实施例中，检测信号TS可以指示第一输入信号S1是属于何种信号(或者具有多少端口数量)，例如四端口(4port)信号或者八端口(8port)信号。

处理电路105电性连接该些端口解析电路101～103的该些输出端ON1～ON3及检测电路104。处理电路105依据检测信号TS撷取该些端口解析电路101～103中至少一部分的该些输出端所输出的该些第一数据的端口数据作为第一控制信号CN1。更具体来说，处理电路105根据检测信号TS所指示的第一输入信号S1的类型(具有的端口数量)，选择撷取一部分端口解析电路所输出的第一数据的端口数据或者选择撷取全部的端口解析电路所输出的第一数据的端口数据，以作为第一控制信号CN1。

举例来说，若检测信号TS指示输入信号S1为8端口(8port)信号，代表SATA接口连接到PCH，此时处理电路105撷取一部分的端口解析电路(例如端口解析电路101、102)的输出端(例如输出端ON1、ON2)所输出的第一数据(例如第一数据D1、D2)的端口数据作为第一控制信号CN1。若检测信号TS指示输入信号S1为4端口(4port)信号，代表SATA接口连接到HBA，此时处理电路105撷取全部的端口解析电路(例如端口解析电路101～103)的输出端(例如输出端ON1～ON3)所输出的第一数据(例如第一数据D1～D3)的端口数据作为第一控制信号CN1。

集成电路总线解析电路11用以解析数据流C1、C2以产生各别的地址信息、控制命令及输入数据，并且根据各别的关联于地址信息的地址命令、控制命令及输入数据输出第二控制信号CN2。于实作上，集成电路总线解析电路11连接一或多个处理器，并且接收来自该一或多个处理器的数据流(例如数据流C1、C2)。在图1实施例中，集成电路总线解析电路11通过解析数据流C1、C2而取得个别的地址信息、控制命令及输入数据，并且根据个别关于地址信息的地址命令、控制命令及输入数据输出第二控制信号CN2。

第一多工器12用于依据侦测信号DS选择输出第一控制信号CN1或第二控制信号CN2。所述的侦测信号DS可指示当前背板所支持的为SATA或是NVME，以判断要输出第一控制信号CN1或第二控制信号CN2，其中第一控制信号CN1与第二控制信号CN2分别用于针对SATA与NVME的LED点灯。例如，SATA对应的信号准位为1，NVME对应的信号准位为0。当侦测信号DS指示信号准位为1时，第一多工器12导通串行通用输入输出解析电路10到第一多工器12的输出端的路径，以输出第一控制信号CN1。反过来说，当侦测信号DS指示信号准位为0时，第一多工器12导通集成电路总线解析电路11到第一多工器12的输出端的路径，以输出第二控制信号CN2。

通过上述本发明所提出的复杂可程序逻辑装置1的结构执行硬盘LED点灯，可以大幅减少传统架构下独立解析电路的设置数量，以精简的电路配置方式达到节省资源的目的。

请参照图2，图2是依据本发明的图1实施例所绘示的复杂可程序逻辑装置的细节功能方块图。图1与图2大致具有相同架构，差异仅仅在于图2的处理电路105包括第一子电路1051、第二子电路1052及第二多工器1053，以及集成电路总线解析电路11包括多地址响应电路110、111。第一子电路1051具有输入端P1与输出端Q1，第一子电路1051的输入端P1电性连接输出端ON1～ON3。第一子电路1051用于撷取端口解析电路101～103中的一部分所输出的第一数据的端口数据。

第二子电路1052具有输入端P2与输出端Q2，第二子电路1052的输入端P2电性连接输出端ON1～ON3。第二子电路1052用于撷取每个端口解析电路所输出的第一数据的端口数据。

第二多工器1053电性连接第一子电路1501的输出端Q1、第二子电路1502的输出端Q2及第一多工器12。第二多工器1053根据检测信号TS导通第一子电路1051的输出端Q1或第二子电路1052的输出端Q2至第一多工器12的路径。

在实作上，在一种状况下，当检测信号TS指示输入信号S1为8端口(8port)信号时，第一子电路1051会撷取端口解析电路101～102所输出的第一数据D1、D2的端口数据作为第一控制信号CN1。在另一种状况下，当检测信号TS指示输入信号S1为4端口(4port)信号第二子电路1052会撷取端口解析电路101～103所输出的第一数据D1～D3的端口数据作为第一控制信号CN1。

另一方面，多地址响应电路110、111各别解析数据流C1、C2，以个别取得对应的地址信息(address)、输入数据(value)与控制命令(command)。其中，多地址响应电路110、111中各别预置有多个预设地址。多地址响应电路110、111会各别判断其地址信息响应(或者对应)于预置的这些预设地址当中的哪一个，并将响应的预设地址记录下来并且将其输出作为地址命令。多地址响应电路110、111分别基于输入数据使用地址命令与控制命令进行选择以个别输出对应的数据，上述个别输出的该些数据则可作为第二控制信号CN2。通过多地址响应的特性，可以减少传统架构下集成电路总线从属模块(I2C slave)的使用数量，进而大幅降低复杂可程序逻辑装置的资源占用。

于一实施例中，检测信号TS指示第一个端口解析电路101的第一输入信号S1为八端口信号，第一子电路1051根据检测信号TS撷取第一个端口解析电路101所输出的第一数据D1的端口数据内的所有端口值，并且撷取另一个端口解析电路所输出的该第一数据的端口数据内的部分端口值。详细来说，当判断第一个端口解析电路101的输入信号为八端口信号时，第一子电路1051会撷取端口解析电路101所输出的第一数据D1的端口数据内的所有端口值，例如八端口的端口值(8port data)。另一方面，第一子电路1051也会撷取端口解析电路102所输出的第一数据D1的端口数据内的八个端口当中的其中四个端口的端口值。

在这个情况下，第二子电路1052并不会撷取任何端口解析电路所输出的第一数据的端口数据，而第一子电路1051将上述所撷取到的端口值输出，第二多工器1053可根据检测信号TS导通第一子电路1051到第二多工器1053的输出端的路径而将该些端口值作为第一控制信号CN1输出。

于另一实施例中，检测信号TS指示第一个端口解析电路101的第一输入信号S1为四端口信号，第二子电路1052根据检测信号TS撷取所有的端口解析电路所输出的第一数据的端口数据内的部分端口值。详细来说，当判断第一个端口解析电路101的输入信号为四端口信号时，第一子电路1051会撷取所有的端口解析电路101～103所输出的第一数据D1～D3的端口数据内的部分端口值。例如撷取每个端口解析电路101～103的第一数据D1～D3中端口数据内八个端口当中的其中四个端口的端口值。也就是在各个端口解析电路所输出的第一数据的端口数据(八端口信号)内各取四个端口的端口值。

在这种情况下，第一子电路1051并不会撷取任何端口解析电路所输出的第一数据的端口数据，而第二子电路1052会将上述所撷取到的端口值输出，第二多工器1053可根据检测信号TS导通第一子电路1051到第二多工器1053的输出端的路径而将该些端口值作为第一控制信号CN1输出。

请参照图3，图3是依据本发明的一实施例所绘示的复杂可程序逻辑装置的运作方法的方法流程图，其适用于图1及图2的复杂可程序逻辑装置1。如图所示，在步骤S11中，以多个端口解析电路101～103各别接收第一输入信号S1～S3并且对应输出第一数据D1～D3。在步骤S12中，以检测电路104检测该些端口解析电路101～103的第一个端口解析电路101的第一输入信号S1，据以输出检测信号TS。在步骤S13中，以处理电路105依据检测信号TS撷取该些端口解析电路101～103中至少一部分的端口解析电路所输出的该些第一数据的端口数据作为第一控制信号CN1。在步骤S14中，以集成电路总线电路11解析数据流，以产生地址信息、控制命令及输入数据，并且根据关联于地址信息的地址命令、控制命令及输入数据而输出第二控制信号CN2。在步骤S15中，以第一多工器12依据侦测信号DS选择输出第一控制信号CN1或第二控制信号CN2。

于一实施例中，当检测信号TS指示第一个端口解析电路101的输入信号为八端口信号时，以处理电路105依据检测信号TS撷取该些端口解析电路中至少一部分的端口解析电路所输出的该些第一数据的端口数据作为第一控制信号CN1的步骤包括：以处理电路105内的第一子电路1051根据检测信号TS撷取第一个端口解析电路101所输出的第一数据D1的端口数据内的所有端口值，且撷取另一个端口解析电路(例如端口解析电路102)所输出的第一数据(例如第一数据D2)的端口数据内的部分端口值。

于一实施例中，当检测信号TS指示第一个端口解析电路101的输入信号S1为四端口信号时，以处理电路105依据检测信号TS撷取该些端口解析电路中至少一部分的端口解析电路所输出的该些第一数据的端口数据作为该第一控制信号CN1的步骤包括：以处理电路105内的第二子电路1052根据检测信号TS撷取所有的该些端口解析电路101～103所输出的该些第一数据D1～D3的端口数据内的部分端口值。

综上所述，在本发明所提出的复杂可程序逻辑装置及其运作方法中，主要是一方面利用串行通用输入输出解析电路内的检测电路侦测第一个端口解析电路的输入信号是为何种信号(例如四端口或八端口信号)，并且处理电路根据输入信号的信号类型选择性撷取至少一部分的端口解析电路所输出的端口数据，以输出第一控制信号。另一方面，通过集成电路总线解析电路的多地址响应的特性，以输出第二控制信号。藉由上述SGPIO与I2C两种解析功能，得以让复杂可程序逻辑装置在精简的模块配置下，能够同时实现不同类型的硬盘背板所有功能，达到复杂可程序逻辑装置的功能整合，进而减少资源的耗费并降低成本。

当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。