阅读说明：本技术 一种cmos电平转换器、运行方法、装置、设备 (CMOS level converter, operation method, device and equipment ) 是由 苏杰 汤剑桥 徐祎喆 朱勇 于 2019-10-08 设计创作，主要内容包括：本发明公开了一种CMOS电平转换器、运行方法、设备,属于电子与通信技术领域。该CMOS电平转换器由两个低压到高压转换器、四个非门、一个与非门和一个或非门构成。本发明应用于芯片系统设计及含有该芯片的设备时,在实现对电源管理单元(PMU)提供高电平信号的前提下,极大地减小了芯片面积,降低了漏电,进一步降低了电路的功耗。(The invention discloses a CMOS level converter, an operation method and equipment, and belongs to the technical field of electronics and communication. The CMOS level shifter is composed of two low-voltage to high-voltage shifters, four NOT gates, one NAND gate and one NOR gate. When the invention is applied to chip system design and equipment containing the chip, on the premise of providing a high-level signal for a Power Management Unit (PMU), the chip area is greatly reduced, the electric leakage is reduced, and the power consumption of a circuit is further reduced.)

一种CMOS电平转换器、运行方法、装置、设备

技术领域

本发明涉电子与通信技术领域，特别是一种CMOS电平转换器、运行方法、装置、设备。

背景技术

在低功耗蓝牙芯片系统(BLE SOC)中，电源管理单元(PMU)接收的控制信号是3.3V信号，但控制PMU的是数字芯片系统(SOC)的寄存器，为1.2V信号。当PMU在刚上电的时刻，给数字电路供电的1.2V电源还没有建立好，因此需要使用无1.2V的电平转换器，将1.2V控制信号转换为3.3V控制信号。

图一所示为一种常规无1.2V电源的1.2V到3.3V电平转换器，其由一个NMOS管(M1)和负载电阻R构成。输入1.2V信号从NMOS管(M1)的栅极输入，漏极输出。为了使电流尽量小，负载电阻R通常在兆欧姆级别，占用很大面积。这种电平转换器在高输入电平时产生漏电，有固有漏电流，并且占用较大芯片面积。

图二所示为一种常规1.2V到3.3V电平转换器，其运行时需要同时供应1.2V电源和3.3V电源。输入的1.2V信号通过两级反相器连到3.3V NMOS管的栅极。然后通过NMOS管的漏极输出。3.3V NMOS管的漏极负载为交叉耦合的3.3V PMOS管。这种1.2V到3.3V的电平转换在无1.2V电源电压时不能工作，因此不能使用在控制PMU的EN信号端口。

发明内容

本发明主要解决的技术问题是提供一种CMOS电平转换器、运行方法、装置、设备，在保障PMU持续接收高电平信号的前提下，减少芯片的面积，降低漏电流。

2.为了实现上述目的，本发明采用的一个技术方案是：提供一种CMOS电平转换器，包括第一非门、第二非门、第三非门、第四非门、与非门、或非门，其特征在于还包括：

第一低压到高压转换器，其在无低压电源时实现低电平信号转换成高电平信号；

第二低压到高压转换器，其在有低压电源时实现低电平信号转换成高电平信号；

第一使能信号输入第一非门，经所述第一非门的输出端输入具有两个信号输入端的所述第一低压到高压转换器，所述第一低压到高压转换器的另一个信号输入端接收第二使能信号，所述第一低压到高压转换器输出的信号输入所述或非门的一个信号输入端，

所述第一使能信号输入具有两个信号输入端的所述第二低压到高压转换器，所述第二低压到高压转换器的另一个信号输入端接收所述第二使能信号，所述第二低压到高压转换器输出的信号输入所述第二非门，经所述第二非门的输出端输入所述或非门的另一个信号输入端，

所述或非门输出的信号输入所述第三非门，经所述第三非门输出端输入所述与非门的一个信号输入端，所述与非门的另一个信号输入端接收所述第一使能信号，所述与非门输出的信号输入所述第四非门，经过所述第四非门输出所述电平转换器。

优选的，所述第一低压到高压转换器包括第五非门、第六非门、第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管，所述第一非门信号输出端连接所述第五非门的信号输入端，经过所述第五非门的输出端连接所述第五PMOS管的栅极，所述第五PMOS管的源极连接第一工作电源，所述第五PMOS管的漏极连接所述第六非门的工作电压正极，所述第六非门的工作电压负极连接地线，自所述第五PMOS管的漏极开始，在所述第五PMOS管的漏极与所述第六非门工作电压正极之间依次连接所述第四PMOS管的源极、所述第四PMOS管的衬底、所述第二PMOS管的衬底、所述第二PMOS管的源极、所述第一PMOS管的衬底、所述第三PMOS管的源极、所述第三PMOS管的衬底，所述第二PMOS管的漏极连接所述第一PMOS管的源极，所述第一PMOS管的漏极连接所述第一NMOS管的漏极，所述第一NMOS管的源极连接地线，所述第四PMOS管的漏极与所述第一PMOS管的漏极连通，所述第四PMOS管的栅极、所述第一PMOS管的栅极和所述第一NMOS管的栅极相连通并连接所述第二使能信号接收端，所述第二PMOS管的栅极、所述第三PMOS管的漏极和所述第六非门的信号输入端相连通并连接所述第二NMOS管的漏极，所述第二NMOS管的源极连接地线，所述第三PMOS管的栅极与所述第二NMOS管的栅极相连并连接所述第一NMOS管的漏极，所述第六非门的信号输出端连接所述第一低压到高压转换器的信号输出端，所述第六非门的信号输出端还连接所述第三NMOS管的漏极，所述第三NMOS管的源极连接地线，所述第三NMOS管的栅极连接一使能端，所述第三NMOS管的衬底与所述第一低压到高压转换器地线连接端相连通，自所述第三NMOS管的衬底开始，在所述第三NMOS管的衬底与所述第一低压到高压转换器地线连接端之间依次连接所述第六非门的负极、所述第二NMOS管的衬底、所述第二NMOS管的源极、所述第一NMOS管的衬底、所述第一NMOS管的源极。

优选的，所述第一工作电源电压为3.3V，所述第三NMOS管栅极连接的使能端信号与所述第五非门输出信号相同。

优选的，所述第二低压到高压转换器包括第七非门、第八非门、第九非门、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第六PMOS管、第七PMOS管、PMOS管八、PMOS管九，所述第一使能信号输入端连接所述第七非门的信号输入端，所述第七非门信号输出端连接所述第九PMOS管的栅极，所述第九PMOS管的源极连通所述第七非门的工作电压正极并连接所述第一工作电源，所述第九PMOS管的漏极连接所述第八PMOS管的源极，所述第八PMOS管的漏极连接所述第二低压到高压转换器的信号输出端，自所述第九PMOS管的漏极开始，在所述第九PMOS管的漏极与所述第八PMOS管的源极之间依次连接所述第六PMOS管的源极和所述第七PMOS管的源极，所述第六PMOS管的删极连接所述第七PMOS管的漏极，所述第六PMOS管的漏极连接所述第七PMOS管的栅极，所述第六PMOS管的漏极还连接所述第四NMOS管的漏极，所述第四NMOS管的源极连接地线，所述第七PMOS管的漏极还连接所述第五NMOS管的漏极，所述第五NMOS管的源极连接地线，自第八PMOS管的漏极开始，在第八PMOS管的漏极与所述第二低压到高压转换器的信号输出端之间依次连接所述第六NMOS管的漏极和所述第七NMOS管的漏极，所述第六NMOS管的删极连通所述第八PMOS管的栅极并连接所述第四NMOS管的漏极，所述第六NMOS管的源极连接地线，所述第七NMOS管的漏极连接地线，所述第七NMOS管的栅极连接一使能端，所述第二使能信号输入所述第八非门的信号输入端，所述第八非门的信号输出端连接所述第五NMOS管的栅极和所述第九非门的信号输入端，所述第九非门的信号输出端连接所述第四NMOS管的栅极。

优选的，所述第八非门和所述第九非门连接第二工作电源，所述第二工作电源电压低于所述第一工作电源电压。

优选的，所述第七NMOS管的栅极连接的使能端信号与所述第七非门输出信号相同。

优选的，所述第一非门、所述第二非门、所述第三非门、所述第四非门、所述第五非门、所述第六非门、所述第七非门、所述与非门及所述或非门的工作电压为3.3V。

为了实现上述目的，本发明采用的第二个技术方案是：提供一种CMOS电平转换器的运行方法，其特征在于包括如下步骤：

开启电源，所述CMOS电平转换器上电；

所述第二使能信号端电压由零逐渐升高，所述第一电压到高压转换器处于工作状态，输出3.3V信号，所述所述第一电压到高压转换器输出的信号依次经过所述或非门、所述第三非门、所述与非门、所述第四非门的传输输出所述电平转换器；

所述第二使能信号端电压为1.2V时，所述第二电压到高压转换器开始处于工作状态，输出3.3V信号，所述所述第二电压到高压转换器输出的信号依次经过所述或非门、所述第三非门、所述与非门、所述第四非门的传输输出所述电平转换器，所述第一非门接收一延迟信号，所述第一电压到高压转换器保持工作状态；

所述第二电压到高压转换器工作稳定后，所述第一非门接收一断开信号，所述第一电压到高压转换器停止工作。

为了实现上述目的，本发明采用的第三个技术方案是：提供一种芯片，包含技术方案一中的CMOS电平转换器。

为了实现上述目的，本发明采用的第四个技术方案是：提供一种无线通信设备，包含技术方案三中的芯片。

本发明的有益效果是：本发明在实现对电源管理单元(PMU)提供高电平信号的前提下，极大地减小了芯片面积，降低了漏电，进一步降低了电路的功耗。

附图说明

图1是一种常规无1.2V电源的1.2V到3.3.V电平转换器示意图；

图2是一种常规需要1.2V电源的1.2V到3.3V的电平转换器示意图；

图3是本发明一种CMOS电平转换器示意图；

附图中各部件的标记如下：101-第一非门、102-第一低压到高压转换器、103-第二低压到高压转换器、104-第二非门、105-或非门、106-第三非门、107-与非门、108-第四非门

图4是本发明第一低压到高压转换器示意图；

附图中各部件的标记如下：201-第五非门、202-第五PMOS管、203-第四PMOS管、204-第二PMOS管、205-第三PMOS管、206-第一PMOS管、207-第一NMOS管、208-第二NMOS管、209-第六非门、210-第三NMOS管

图5是本发明第二低压到高压转换器示意图；

附图中各部件的标记如下：301-第七非门、302-第九PMOS管、303-第六PMOS管、304-第七PMOS管、305-第八PMOS管、306-第八非门、307-第九非门、308-第四NMOS管、309-第五NMOS管、310-第六NMOS管、311-第七NMOS管。

具体实施方式

下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。

图3所示的是一种CMOS电平转换器。该CMOS电平转换器包括第一非门101、第一低压到高压转换器102、第二低压到高压转换器103、第二非门104、或非门105、第三非门106、与非门107、第四非门108。

第一使能信号输入第一非门101，经第一非门101的输出端输入具有两个信号输入端的第一低压到高压转换器102，第一低压到高压转换器102的另一个信号输入端接收第二使能信号，第一低压到高压转换器102输出的信号输入或非门105的一个信号输入端，

第一使能信号输入具有两个信号输入端的第二低压到高压转换器103，第二低压到高压转换器103的另一个信号输入端接收第二使能信号，第二低压到高压转换器103输出的信号输入第二非门104，经第二非门104的输出端输入或非门105的另一个信号输入端，

或非门105输出的信号输入第三非门106，经第三非门106输出端输入与非门107的一个信号输入端，与非门107的另一个信号输入端接收第一使能信号，与非门107输出的信号输入第四非门108，经过第四非门108输出CMOS电平转换器。

在无低压电源(1.2V)时，第一低压到高压转换器将低电平信号转换成高电平信号。其包括第五非门201、第五PMOS管202、第四PMOS管203、第二PMOS管204、第三PMOS管205、第一PMOS管206、第一NMOS管207、第二NMOS管208、第六非门209、第三NMOS管210。第一非门101信号输出端连接第五非门201的信号输入端，经过第五非门201的输出端连接第五PMOS管202的栅极，第五PMOS管202的源极连接第一工作电源(3.3V)，第五PMOS管202的漏极连接第六非门209的工作电压正极，第六非门209的工作电压负极连接地线，自第五PMOS管202的漏极开始，在第五PMOS管202的漏极与第六非门209工作电压正极之间依次连接第四PMOS管203的源极、第四PMOS管203的衬底、第二PMOS管204的衬底、第二PMOS管204的源极、第一PMOS管206的衬底、第三PMOS管205的源极、第三PMOS管205的衬底，所述第二PMOS管204的漏极连接第一PMOS管206的源极，第一PMOS管206的漏极连接第一NMOS管207的漏极，第一NMOS管207的源极连接地线，第四PMOS管203的漏极与第一PMOS管206的漏极连通，第四PMOS管203的栅极、第一PMOS管206的栅极和第一NMOS管207的栅极相连通并连接第二使能信号接收端，第二PMOS管204的栅极、第三PMOS管205的漏极和第六非门209的信号输入端相连通并连接第二NMOS管208的漏极，第二NMOS管208的源极连接地线，第三PMOS管205的栅极与第二NMOS管208的栅极相连并连接第一NMOS管207的漏极，第六非门209的信号输出端连接第一低压到高压转换器102的信号输出端，第六非门209的信号输出端还连接第三NMOS管210的漏极，第三NMOS管210的源极连接地线，第三NMOS管210的栅极连接一使能端，该使能端的信号与第五非门201的输出信号相同。第三NMOS管210的衬底与第一低压到高压转换器102地线连接端相连通，自第三NMOS管210的衬底开始，在第三NMOS管210的衬底与第一低压到高压转换器102地线连接端之间依次连接第六非门209的负极、第二NMOS管208的衬底、第二NMOS管208的源极、第一NMOS管207的衬底、第一NMOS管207的源极。

在第一低压到高压转换器工作状态下，3.3V的第一使能信号输入第五非门201的输入端，经过转换后输出0V信号传入第五PMOS管202的栅极，第五PMOS管202导通，外部3.3V电压信号传入第一低压到高压转换器102，依次为第四PMOS管203源极、第二PMOS管204源极、第三PMOS管205源极及第六非门209提供工作电压。

当第二使能信号电压低于1.2V时，此信号传入第四PMOS管203的栅极、第一PMOS管206的栅极和第一NMOS管207的栅极，第四PMOS管203和第一PMOS管206导通，第一NMOS管207断开，由于第四PMOS管203和第一PMOS管206导通，进一步导致第二NMOS管208导通，第三PMOS管205断开，第六非门209的输入信号为0V，其输出信号为3.3V。

在有低压电源(1.2V)时，第二低压到高压转换器将低电平信号转换成高电平信号。其包括第七非门301、第九PMOS管302、第六PMOS管303、第七PMOS管304、第八PMOS管305、第八非门306、第九非门307、第四NMOS管308、第五NMOS管309、第六NMOS管310、第七NMOS管311。第一使能信号输入端连接第七非门301的信号输入端，第七非门301信号输出端连接第九PMOS管302的栅极，第九PMOS管302的源极连通第七非门301的工作电压正极并连接第一工作电源(3.3V)，第九PMOS管302的漏极连接第八PMOS管305的源极，第八PMOS管305的漏极连接第二低压到高压转换器103的信号输出端，自第九PMOS管302的漏极开始，在第九PMOS管302的漏极与第八PMOS管305的源极之间依次连接第六PMOS管303的源极和第七PMOS管304的源极，第六PMOS管303的栅极连接第七PMOS管304的漏极，第六PMOS管303的漏极连接第七PMOS管304的栅极，第六PMOS管303的漏极还连接第四NMOS管308的漏极，第四NMOS管308的源极连接地线，第七PMOS管304的漏极还连接第五NMOS管309的漏极，第五NMOS管309的源极连接地线，自第八PMOS管305的漏极开始，在第八PMOS管305的漏极与第二低压到高压转换器103的信号输出端之间依次连接第六NMOS管310的漏极和第七NMOS管311的漏极，第六NMOS管310的栅极连通第八PMOS管305的栅极并连接第四NMOS管308的漏极，第六NMOS管310的源极连接地线，第七NMOS管311的漏极连接地线，第七NMOS管311的栅极连接一使能端，该使能端的信号与第七非门301输出的信号相同。第二使能信号输入第八非门306的信号输入端，第八非门306的信号输出端连接第五NMOS管309的栅极和第九非门307的信号输入端，第九非门307的信号输出端连接第四NMOS管308的栅极。

在第二低压到高压转换器工作状态下，3.3V的第一使能信号输入第七非门301的输入端，经过转换后输出0V信号传入第九PMOS管302的栅极，第九PMOS管302导通，3.3V电压信号传输至第八PMOS管305的源极，而第七NMOS管311的栅极接收电压信号与第七非门301输出信号相同，也为0V，导致第七NMOS管311断开。

当1.2V的第二使能信号(即IN-LV)输入第八非门306，经过转换输出0V信号至第九非门307的信号输入端和第五NMOS管309的栅极，导致第五NMOS管309断开，第九非门307输出高电压信号至第四NMOS管308的栅极，导致第四NMOS管308导通，进一步导致第八PMOS管305导通，而第六NMOS管310断开，3.3V电压信号经过第八PMOS管305输出第二低压到高压转换器103。

在CMOS电平转换器工作状态下，第一非门101、第一低压到高压转换器102、第二低压到高压转换器103的第一工作电压、第二非门104、第三非门106、第四非门108、第五非门201、第六非门209、第七非门301、与非门107及或非门105的工作电压为3.3V，第二低压到高压转换器103的第二工作电压低于3.3V。

这种CMOS电平转换器可应用于低功耗蓝牙芯片级系统(BLE SOC)中，也可应用于其它需要低电平转换成高电平功能的芯片中，进一步应用于蓝牙产品、无线路由器等无线通信设备中，可以减小芯片及相关无线通信设备的体积，降低漏电，减少功耗。

下面以CMOS电平转换器工作状态时的信号传导为例详细说明CMOS电平转换器的工作原理。

开启电源，为CMOS电平转换器上电，第一低压到高压转换器开始工作，一低电平使能信号从第一非门101的输入端经过转换后输出3.3V信号，输入第一低压到高压转换器102中的第五非门201的输入端，经过第五非门201转换后输出0V信号到第五PMOS管202的栅极，此时第五PMOS管202导通，同时低于1.2V的第二使能信号输入第一低压到高压转换器102中，经过第一低压到高压转换器102内部信号处理后输出3.3V电信号，进一步输入或非门105的一个信号输入端，依次经过第三非门106、与非门107、第四非门108的处理输出CMOS电平转换器；

随着第二使能信号的电压升至1.2V，第二低压到高压转换器103开始工作，3.3的使能信号经过第二低压到高压转换器103处理后输出3.3V信号，进一步输入第二非门104，转换成0V信号输入或非门105的一个信号输入端，依次经过第三非门106、与非门107、第四非门108的处理输出CMOS电平转换器；

当第二使能信号的电压稳定至1.2V后，第二低压到高压转换器103处于稳定下，提供一个3.3V使能信号输入第一非门101，经过转换后输出0V信号，使第一低压到高压转换器停止工作。

本发明对第一低压到高压转换器和第二低压到高压转换器切换使用的设计方式使得在保证为PMU提供3.3V电压信号的前提下，减小了芯片的占用面积，在SMIC55nm工艺上流片面积为原来的三分之一；降低了漏电流，模拟电路部分功耗由400纳安培降低到200纳安培，降低50％。。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。