一种高边电平移位和驱动电路
阅读说明：本技术 一种高边电平移位和驱动电路 (High-side level shift and drive circuit ) 是由 杨丰 苟超 李鹏 梁盛铭 刘文韬 王菡 廖鹏飞 蒲林 霍改青 刘婷 曾欣 王强 于 2021-08-25 设计创作，主要内容包括：本发明属于集成电路领域,特别涉及一种高边电平移位和驱动电路；包括逻辑电路、低电平产生电路和高电平产生电路；本发明在逻辑电路产生驱动电压为高电平时,控制高电平产生电路不工作,让低电平产生电路产生低电平电压；在逻辑电路产生的驱动电压为低电平时,控制低电平产生电路不工作,让高电平产生电路产生高电平电压。本发明电路结构简单,设计复杂度低；本发明高边驱动信号的低电平电压可根据低电平产生电路中第二支路中的电流源及其PMOS管的宽长比进行任意调节,能够输出任意连续的低电平电压值；本发明不需使用三极管,能够减小电路驱动能力对工艺中三极管的要求,避免了工艺制造中三极管的性能差异对电路的驱动能力的影响。(The invention belongs to the field of integrated circuits, and particularly relates to a high-side level shift and drive circuit; the circuit comprises a logic circuit, a low level generating circuit and a high level generating circuit; when the logic circuit generates the driving voltage which is high level, the high level generating circuit is controlled not to work, and the low level generating circuit generates the low level voltage; when the driving voltage generated by the logic circuit is at a low level, the low level generating circuit is controlled not to work, and the high level generating circuit is enabled to generate a high level voltage. The circuit of the invention has simple structure and low design complexity; the low level voltage of the high-side driving signal can be adjusted at will according to the width-to-length ratio of the current source in the second branch circuit and the PMOS tube thereof in the low level generating circuit, and any continuous low level voltage value can be output; the invention does not need to use a triode, can reduce the requirement of the driving capability of the circuit on the triode in the process, and avoids the influence of the performance difference of the triode in the process manufacturing on the driving capability of the circuit.)
技术领域
本发明属于集成电路领域，特别涉及一种应用于高压单片DC/DC转换器芯片的高边电平移位和驱动电路。
背景技术
随着电子系统设计向集成化方向的发展，开关变换器芯片已经在通信、电子计算机、消费类电子产品等领域获得了广泛的应用。而其中的单片式DC/DC转换器芯片具有集成度高、性价比高、最简外围电路、能构成高效率电源等特点，使得其被广泛的应用。
一种常见的高压单片DC/DC转换器芯片输出级结构如图1所示，PMOS管M2和NMOS管M1集成在高压DC/DC转换器芯片内部，芯片通过误差放大器和PWM控制器产生DRIVER(驱动)信号，DRIVER信号的高电平一般为低压(3.3V～5V)，低电平为GND(0V)，DRIVER信号通过电平移位和驱动电路，产生DRIVER_H信号控制M2的开关，产生DRIVER_L信号控制M1的开关，DRIVER_H和DRIVER_L为一对互补信号。一般VIN电压大于12V，更高压应用中VIN电压大于100V，当DRIVER_H为低电平时M2管开启(此时DRIVER_L为低电平，M1管关断)，不考虑M2管的导通压降，VOUT电压等VIN；当DRIVER_L为高电平时M1管开启(此时DRIVER_H为高电平，M2管关断)，不考虑M1管的导通压降，VOUT电压等GND。
图1的高压单片DC/DC转换器芯片输出级上管M2采用PMOS管，相比上管采用NMOS管需要电荷泵进行驱动的结构，图1的输出级结构简单。但是由于在集成电路芯片中M2的栅源耐压一般比源漏耐压低，所以使能上述的DRIVER_H的低电平电压并不是GND，而是一个相对VIN较低的电压使M2开启。同时低电平电压需要保证VIN与DRIVER_H的低电平之差不超过M2管的栅源耐压，而通常M2的栅源耐压在5V～30V之间，因此根据工艺的不同，DRIVER_H的低电平电压需比VIN低5V～30V不等。
图2是一种现有的高边电平移位和驱动电路，DRIVER信号通过本电路后产生DRIVER_H信号，图3是一种现有的高边电平移位和驱动电路的关键控制信号波形。DRIVER为高电平时，VG_M3为低电平，NMOS管M3、PMOS管M4和PMOS管M5不导通，高电平产生电路不工作；VG_M1为高电平，NMOS管M1导通，VIN到GND通过稳压管Z1、电阻R1、NMOS管M1和电流源I_ref1导通，三极管Q1的基极电压为VIN-VZ1；接着VG_M2为高电平，NMOS管M2导通，M2为面积很大的功率管，可提供大电流，VIN通过三极管Q2、NMOS管M2导通，此时DRIVER_H的电压为VIN-VZ1-VBE,Q2，Q2是面积很大的三极管，可提供大的驱动电流；Q2导通的同时，Q1导通，Q1为小的三极管，Q1信号反馈回逻辑电路模块，使VG_M2为低电平，M2关断，由于DRIVER_H信号驱动的后级MOS管的栅极，不消耗电流，DRIVER_H维持在VIN-VZ1-VBE,Q2左右，此电压为DRIVER_H的低电平电压。DRIVER为低电平时，VG_M1和VG_M2为低电平，低电平产生电路中所有器件均不导通；此时VG_M3为高电平，VIN通过M5、M3和I_ref2导通，通过电流镜镜像使M4导通，由于DRIVER_H信号驱动的后级MOS管的栅极，不消耗电流，DRIVER_H维持VIN左右，此电平为DRIVER_H的高电平电压。
上述结构产生的DRIVER_H的低电平电压值较为固定，为VIN-VZ1-VBE,Q2，集成电路工艺中VZ1一般大于5V，VBE,Q2为0.7V，VIN-VZ1-VBE,Q2的值为5.7V以上，当后级开关管栅源耐压较低时(如5V)，此信号施加在后级开关管，会使后级开关管损坏。同时，由于一个工艺中提供的VZ1电压可选值一般不超过2个，此结构产生的DRIVER_H的低电平电压与VIN之差数字较固定，不能满足后级不同电压的应用要求。且三极管Q2的性能在不同工艺中性能差异大，使电路的驱动能力受影响，电路的结构对工艺中三极管的性能要求较高。
发明内容
为克服上述高边电平移位和驱动电路产生低电平电压较固定、使用三极管对工艺要求高的缺点，本发明提出了一种新型高边电平移位和驱动电路，具有结构简单，低电平电压可任意调节，不使用三极管的特点。
为达到上述目的，本发明提供如下技术方案：
一种高边电平移位和驱动电路，包含逻辑电路、低电平产生电路和高电平产生电路。
所述逻辑电路的输入端连接有DRIVER信号和所述低电平产生电路的反馈信号；所述逻辑电路的输出端连接有所述低电平产生电路的第一支路的NMOS管、第二支路的NMOS管、第一功率NMOS管的栅极以及高电平产生电路的NMOS管的栅极，所述逻辑电路的供电电源为VCC，接地为GND；
所述低电平产生电路包括第一支路、第二支路、第一功率NMOS管、第二功率NMOS管以及反馈NMOS管；每个支路包括电流源、NMOS管、电阻以及PMOS管分组；在每个支路中，所述电流源的一端接GND，所述电流源的另一端连接NMOS管的源极，NMOS管的漏级连接电阻的一端，电阻的另一端连接PMOS管分组的漏级，PMOS管分组的源极接VIN；第一支路的电阻的另一端还连接有反馈NMOS管的栅极，反馈NMOS管的漏级连接逻辑电路的输入端，反馈NMOS管的源极连接第二功率NMOS管的源极；第二支路的电阻的一端还连接有反馈NMOS管、第二功率NMOS管的源极以及第一功率NMOS管的漏级，并输出至高电平产生电路的DRIVER_H信号；所述第一功率NMOS管的源极接GND；第二支路的电阻的另一端还连接有第二功率NMOS管的栅极，第二功率NMOS管的漏级接VIN；
所述高电平产生电路包括电流源、NMOS管和两个PMOS管，电流源的一端接GND，所述电流源的另一端接NMOS管的源极，NMOS管的漏极接其中一个PMOS管的漏极和栅极以及另一个PMOS管的栅极；其中一个PMOS管的源极和另一个PMOS管的源极接VIN，该另一个PMOS管的栅极和漏级相连。
本发明的有益效果在于：
(1)本发明电路结构简单，设计复杂度低，只需要一些NMOS管和PMOS管搭配设计即可获得高低电平电压；
(2)本发明高边驱动信号DRIVER的低电平电压可根据第二支路电路中的电流源以及其PMOS管的宽长比进行任意调节，能够输出任意连续的低电平电压值；
(3)本发明不需使用三极管，减小电路驱动能力对工艺中三极管的要求，避免了工艺制造中三极管的性能差异对电路的驱动能力的影响。
附图说明
为了使本发明的目的，技术方案和有益效果更加清楚，本发明提供如下附图进行说明：
图1为一种常见的高压单片DC/DC转换器芯片输出级结构图；
图2为一种现有的高边电平移位和驱动电路结构图；
图3为一种现有的高边电平移位和驱动电路的关键控制信号波形；
图4为本发明一个实施例的电路原理框图；
图5为本发明一个实施例的关键控制信号波形；
图6为本发明优选实施例的电路原理框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图4所示，本发明一个实施例提供了一种高边电平移位和驱动电路，包括逻辑电路、低电平产生电路和高电平产生电路。
所述逻辑电路的输入端连接有DRIVER信号和所述低电平产生电路的反馈NMOS管M9漏级输出的反馈信号；
所述逻辑电路的输出端主要输出3路信号，这3路信号由逻辑电路控制输出相同或者不同的信号，这3路信号分别通过如下方式输出：
输出信号1分别连接有所述低电平产生电路的第一支路的NMOS管M1的栅极和第二支路的NMOS管M2的栅极；
输出信号2连接有第一功率NMOS管M3的栅极；
输出信号3连接有高电平产生电路的NMOS管M4的栅极。
所述逻辑电路的供电电源为VCC，接地为GND，通过供电电源VCC和接地GND形成回路。
所述低电平产生电路包括第一支路、第二支路、第一功率NMOS管M3、第二功率NMOS管M10以及反馈NMOS管M9；
每个支路包括电流源、NMOS管、电阻以及PMOS管分组；在每个支路中，所述电流源的一端接GND，所述电流源的另一端连接NMOS管的源极，NMOS管的漏级连接电阻的一端，电阻的另一端连接PMOS管分组的漏级，PMOS管分组的源极接VIN；第一支路的电阻R1的另一端还连接有反馈NMOS管M9的栅极，反馈NMOS管M9的漏级连接逻辑电路的输入端，反馈NMOS管M9的源极连接第二功率NMOS管M10的源极；第二支路的电阻R2的一端还连接有反馈NMOS管M9、第二功率NMOS管M10的源极以及第一功率NMOS管M3的漏级，并输出至高电平产生电路的DRIVER_H信号；所述第一功率NMOS管M3的源极接GND；第二支路的电阻R2的另一端还连接有第二功率NMOS管M10的栅极，第二功率NMOS管M10的漏级接VIN；
其中，对于两个支路，第一支路包括电流源I_ref1、NMOS管M1、电阻R1以及PMOS管分组(PMOS管M5和PMOS管M6)；第二支路包括电流源I_ref2、NMOS管M2、电阻R2以及PMOS管分组(PMOS管M7和PMOS管M8)；第一支路的NMOS管M1的源极接电流源I_ref1的一端，NMOS管M1的漏极接电阻R1的一端，电流源I_ref1的另一端接GND，电阻R1的另一端接PMOS管M6的漏极、PMOS管M6的栅极和反馈NMOS管M9的栅极，PMOS管M6的源极接PMOS管M5的漏极和PMOS管M5的栅极，PMOS管M5的源极、第二支路的PMOS管M7的源极和第二功率NMOS管M10的源极接VIN，第二支路NMOS管M2的源极接电流源I_ref2的一端，NMOS管M2的漏极接电阻R2的一端、第一功率NMOS管M3的漏极接反馈NMOS管M9的源极、第二功率NMOS管M10的源极和高电平产生电路的PMOS管M11的漏极，电流源I_ref2的另一端接GND，电阻R2的另一端接PMOS管M8的漏极、PMOS管M8的栅极和第二功率NMOS管M10的栅极，PMOS管M8的源极接PMOS管M7的漏极和PMOS管M7的栅极，第一功率NMOS管M3的源极接GND。
所述高电平产生电路包括电流源I_ref3、NMOS管M4和两个PMOS管即PMOS管M11、PMOS管M12，电流源I_ref3的一端接GND，所述电流源I_ref3的另一端接NMOS管的源极，NMOS管M4的漏极接其中一个PMOS管M12的漏极和栅极以及另一个PMOS管M11的栅极；其中一个PMOS管M12的源极和另一个PMOS管M11的源极接VIN，且该另一个PMOS管M11的栅极和漏级相连。
本发明一个实施例的工作原理如下，如图5所示，图5为本发明一个实施例的关键控制信号波形。
当逻辑电路的输入端的DRIVER信号为高电平时：
输入信号3为低电平电压，使得高电平产生电路的NMOS管M4的栅极电压VG_M4为低电平，高电平产生电路中的NMOS管M4、PMOS管M11和PMOS管M12不导通，此时高电平产生电路不工作。
输入信号1为高电平电压，所述第一支路和所述第二支路的NMOS管的栅极电压为高电平，即第一支路中NMOS管M1的栅极电压VG_M1和第二支路中NMOS管M2的栅极电压VG_M2为高电平；
当NMOS管M1导通，VIN到GND通过第一支路中的PMOS管M5、PMOS管M6、电阻R1、NMOS管M1和电流源I_ref1导通，反馈NMOS管M9的栅极电压VG_M9为：
其中，VIN为电源电压，I_ref1为第一支路的电流源I_ref1的电流，μp为空穴的迁移率，COX为PMOS管单位面积的栅氧化层电容，(W/L)M5为PMOS管M5的宽长比，VT,M5为PMOS管M5的阈值电压，(W/L)M6为PMOS管M6器件的宽长比，VT,M6为PMOS管M6的阈值电压。
当NMOS管M2导通，VIN到GND通过第二支路中的PMOS管M7、PMOS管M8、电阻R2、NMOS管M2和电流源I_ref2导通，第二功率NMOS管M10的栅极电压VG_M10为：
其中，VIN为电源电压，I_ref2为第二支路的电流源I_ref2的电流，μp为空穴的迁移率，COX为PMOS管单位面积的栅氧化层电容，(W/L)M7为PMOS管M7的宽长比，VT,M7为PMOS管M7的阈值电压，(W/L)M8为PMOS管M8器件的宽长比，VT,M8为PMOS管M8的阈值电压。
输入信号2为高电平电压，接着使得第一功率NMOS管的栅极电压VG_M3为高电平，使得NMOS管M3导通，而NMOS管M3作为大功率的NMOS晶体管，其属于面积很大的功率管，因此可提供大电流，VIN通过第二功率NMOS管M10、第一功率NMOS管M3导通，此时控制输出的低电平的DRIVER_H的电压为：
DRIVER_H＝VG_M10-VGS,M10 (3)
其中，VGS,M10为第二功率NMOS管M10的栅源电压之差。
第二功率NMOS管也是一种大功率的NMOS晶体管，M10是面积很大的NMOS管，也可提供大的驱动电流；第二功率NMOS管M10导通的同时，反馈NMOS管M9导通，反馈NMOS管M9为小的NMOS管，反馈NMOS管M9的漏极反馈回逻辑电路模块，使第一功率NMOS管的栅极电压VG_M3为低电平，M3关断，由于DRIVER_H信号驱动的后级MOS管的栅极，不消耗电流，第二功率NMOS管M10保持弱导通状态，其栅源电压之差VGS,M10等于VT,M10，VT,M10为第二功率NMOS管M10的阈值电压，将公式(2)代入公式(3)，DRIVER_H的电压为：
此时，DRIVER_H为低电平电压。
另外，本发明实施例通过第一支路中的PMOS管M5、PMOS管M6、电阻R1、NMOS管M1和电流源I_ref1，单独产生了一个VG_M9电压，通过反馈NMOS管M9去检测第二功率NMOS管M10的导通，通过设置适当的第一支路能够输出适当的电压VG_M9，使在DRIVER_H为低电平时，反馈NMOS管M9不导通。举个例子，假设低电平的DRIVER_H为15V，由于该电压对应为反馈NMOS管M9的源极，因此VS_M9＝15V，反馈NMOS管M9开启的条件为VG_M9-VS_M9＞VT,M9；那么为了保证反馈NMOS管M9不导通，假设VT,M9＝0.7V，就需要设置反馈NMOS管M9的栅极电压VG_M9不超过15.7V。
当逻辑电路的输入端的DRIVER信号为低电平时：
输入信号1和输入信号2都为低电平信号，即第一支路中NMOS管M1的栅极电压VG_M1、第二支路中NMOS管M2的栅极电压VG_M2、第一功率NMOS管的栅极电压VG_M3均为低电平信号；此时低电平产生电路中所有器件均不导通；
输入信号3为高电平信号，此时高电平产生电路中的NMOS管VG_M4为高电平，VIN通过高电平产生电路中的PMOS管M12、NMOS管M4和电流源I_ref3导通，通过电流镜镜像使PMOS管M11导通，由于DRIVER_H信号驱动的后级MOS管的栅极，不消耗电流，DRIVER_H维持VIN左右，此电平为DRIVER_H的高电平电压。从公式(4)可以看出DRIVER_H的低电平电压可以通过调节电流源I_ref2和PMOS管M7的宽长比(W/L)M7和PMOS管M8的宽长比(W/L)M8改变，相比现有的使用齐纳二极管的结构，本发明实施例可以得到任意连续的低电平电压值，且电路结构由三极管更换为NMOS管，避免了工艺制造中三极管的性能差异对电路的驱动能力的影响。
本发明的优选实施例提供了另一种高边电平移位和驱动电路，如图6所示，它与前一实施例的区别在于低电平产生电路的PMOS管M5和PMOS管M6之间串联了M个PMOS管，PMOS管M7和PMOS管M8之间串联了N个PMOS管，其中每个PMOS管的漏级连接有该PMOS管的栅极；其串联方式为当前PMOS管的源极连接有下一个PMOS管的栅极和漏级；可以将第一个PMOS管的栅极和漏级当成整个PMOS管分组结构的栅极端和漏级端，最后一个PMOS管的源极当成整个PMOS分组结构的源极端，所有就有PMOS管分组结构的栅极端和漏级端共同连接对应支路中的电阻，PMOS管分组结构的源极端对应连接VIN；而M＝N也可以M≠N。
在一些实施例中，当M＝N时，第一支路和第二支路属于近似的对称结构，所以能够让第一支路中的PMOS管分组的尺寸设计值更为接近第二支路中的PMOS管分组的尺寸设计值。
在另一些实施例中，也可以让M≠N，此时第一支路和第二支路属于更为任意的结构，能够满足更多个性化的应用需求。
此时DRIVER_H电压可以表示为：
其中，VIN为电源电压，I_ref2为第二支路的电流源I_ref2的电流，μp为空穴的迁移率，COX为PMOS管单位面积的栅氧化层电容，Mn表示第二支路中的第n个PMOS管；(W/L)Mn为PMOS管Mn的宽长比，VT,Mn为PMOS管Mn的阈值电压，N表示第二支路中串联的PMOS管个数。本实施例通过串联多个PMOS管，能够使DRIVER_H的低电平电压变化范围更广，从而满足更多应用。
在本发明的描述中，需要理解的是，术语“同轴”、“底部”、“一端”、“顶部”、“中部”、“另一端”、“上”、“一侧”、“顶部”、“内”、“外”、“前部”、“中央”、“两端”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，术语“安装”、“设置”、“连接”、“固定”、“旋转”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：加重电路及包含其的发送器