系统部件和系统部件的应用
阅读说明：本技术 系统部件和系统部件的应用 (System component and use of a system component ) 是由 T·吉塞尔曼 于 2021-05-07 设计创作，主要内容包括：本发明涉及系统部件,其具有用于数据总线的接口,其中,在数据总线上使用确定用于发送和接收数据的访问请求的数据序列的定义的通信协议,其中,访问请求的数据至少包括关于访问方向(读或写访问)的信息。系统部件还包括具有数据寄存器的寄存器单元,其中,寄存器单元基于数据序列将访问请求的确定数据解读为寄存器地址。系统部件还包括用于访问请求的数据的处理装置,其中,接口能够可选地在第一运行模式或第二运行模式中运行,其中,在第一运行模式中将访问请求的数据提供给寄存器单元以辨识寄存器地址,从而相应地读或写访问如此辨识出的数据寄存器,其中,在第二运行模式中将访问请求的数据提供给处理装置并由处理装置运行相应的读或写访问。(The invention relates to a system component having an interface for a data bus, wherein a defined communication protocol is used on the data bus which determines a data sequence of an access request for transmitting and receiving data, wherein the data of the access request comprise at least information about the access direction (read or write access). The system component further comprises a register unit with a data register, wherein the register unit interprets the determined data of the access request as a register address based on the data sequence. The system component further comprises a processing device for accessing requested data, wherein the interface can optionally be operated in a first operating mode or in a second operating mode, wherein in the first operating mode the data of the access request are supplied to the register unit for identifying the register address for a corresponding read or write access to the data register thus identified, and wherein in the second operating mode the data of the access request are supplied to the processing device and the corresponding read or write access is performed by the processing device.)
技术领域
本发明涉及一种系统的系统部件以及一种系统部件的应用。本发明还涉及一种具有至少一个主机和至少一个从机的系统的系统部件，该至少一个主机和该至少一个从机通过数据总线进行通信。
背景技术
为了实现集成电路之间的数据交换，可以使用各种通信协议。集成电路间(Inter-Integrated-Circuit，I2C)协议实现主从通信，其中，一个集成电路充当主机，并且请求对另一集成电路(从机)的数据访问。数据访问可以包括一个或多个字节的写入和读取。为此，在I2C总线上通常有一个主机和多个从机，其中，然而，也已知具有多个主机的系统，所谓的多主机总线。
各个从机配属有唯一明确的从机地址，这使得主机能够彼此独立地对总线上的不同从机进行寻址。在数据访问中，除了该唯一明确的从机地址以外，还传递关于要进行写入访问还是读取访问的信息。还可以传递表示数据访问的真正有效负荷的数据字节。
通过接口实现对从机的寄存器的访问。根据第一方法，寄存器地址能够由接口的逻辑单元直接分析处理，从而以硬件访问寄存器。根据第二方法，寄存器地址不由接口的逻辑单元分析处理，而是传递给解读寄存器地址的微控制器。因此，该第二方法以软件实现。
第一方法能够实现高效且省电的实现，其中，然而，寄存器组是固定不变的。第二方法更加灵活，然而，通常需要更大的系统开销，例如由于提供微控制器。
发明内容
本发明提供一种系统部件以及一种系统部件的应用。
优选的实施方式是扩展技术方案的主题。
根据第一方面，本发明因此涉及一种系统部件，该系统部件具有用于数据总线的接口，该数据总线用于与至少一个其他系统部件进行通信，其中，在该数据总线上使用定义的通信协议，该通信协议确定用于发送和接收数据的访问请求的数据序列，其中，访问请求的数据至少包括关于访问方向——读取访问或写入访问——的信息。系统部件还包括寄存器单元，该寄存器单元具有多个数据寄存器，这些数据寄存器能够通过寄存器地址进行寻址并且能够通过数据总线进行读出和/或写入，其中，寄存器单元基于数据序列将访问请求的确定的数据解读为寄存器地址。最后，系统部件包括用于处理访问请求的数据的处理装置，其中，接口能够可选地在第一运行模式或第二运行模式中运行，其中，在第一运行模式中，将访问请求的数据提供给寄存器单元，以用于辨识寄存器地址，从而对如此辨识出的数据寄存器进行相应的读取访问或写入访问，其中，在第二运行模式中，将访问请求的数据提供给处理装置，并且由处理装置运行相应的读取访问或写入访问。
根据第二方面，本发明涉及根据本发明的系统部件的应用，其用作系统中的从机，该系统包括至少一个主机和至少一个从机，其中，主机和从机通过数据总线彼此通信，并且在数据总线上使用定义的通信协议。
本发明的优点
由于接口能够在两种不同的运行模式中运行，因此能够根据应用情况在固定的寄存器列表与灵活的寄存器列表之间灵活切换。例如，从机不仅可以借助具有固定的寄存器组的硬件逻辑单元来高效地实现，而且可以构造为可以针对任意I2C协议进行配置。由此，接口能够根据应用情况在两种方法之间切换，从而能够在唯一硬件中使用各个方法的优点。
固定的寄存器列表相应于第一运行模式，其中，寄存器地址直接由寄存器单元进行辨识。灵活的寄存器列表相应于第二运行模式，其中，处理装置基于访问请求的数据执行读取访问或写入访问。在灵活的寄存器列表的情况下，寄存器地址不由接口的逻辑单元进行分析处理，而是作为有效负荷的正常数据字节进行处理。例如，微控制器可以作为处理装置分析处理有效负荷，并且在此将第一字节解读为寄存器地址。因此，能够以软件实现对不同寄存器或资源的访问。通过以软件实现还得出将有效负荷进行不同解读的可能性，例如通过将2个字节用作寄存器地址，或根本没有寄存器地址。第一运行模式能够实现数据寄存器的寻址的高效且省电的实现，而第二运行模式能够实现数据寄存器的访问的灵活的实现。
通过使用不同的运行模式，系统部件能够普遍使用，从而能够覆盖各种应用情况。
根据系统部件的一种扩展方案，寄存器单元如此设计，使得在接口的第一运行模式中读取访问或写入访问基于硬件进行。这理解为，寄存器地址由寄存器单元的逻辑单元直接分析处理。因此，通过相应的硬件电路直接对相应的数据寄存器进行访问，从而能够非常省电地运行系统部件。
根据系统部件的一种扩展方案，寄存器单元如此设计，使得在接口的第二运行模式中读取访问或写入访问基于软件进行。因此，处理装置能够基于软件地分析处理访问请求的数据序列，以便求取寄存器地址。
根据系统部件的一种扩展方案，处理装置设计用于，在接口的第二运行模式中，逐包地(paketweise)以中断驱动的方式解读访问请求的数据，并且在写入访问的情况下接收访问请求的数据，并且在读取访问的情况下提供所请求的数据。尤其可以在每个所传输的字节之后将中断发送给处理装置，以便处理该字节。
根据系统部件的一种扩展方案，处理装置配属有具有直接存储器访问单元(Speicherdirektzugriffs-Einheit)——DMA控制器(Direct Memory Access：直接内存访问)的数据存储器，其中，在接口的第二运行模式中，在写入访问的情况下，由DMA控制器将访问请求的数据保存在数据存储器中，从而处理装置能够对访问请求的数据进行访问。处理装置在该数据存储器中提供数据，在读取访问的情况下，由DMA控制器将这些数据从数据存储器中读出。因此，处理装置能够在传输多个字节之后处理这些数据。
根据系统部件的一种扩展方案，处理装置(可选地通过DMA控制器)与寄存器单元的至少一个所选择的数据寄存器耦合，从而当接口在第二运行模式中运行时，读取访问或写入访问通过寄存器单元和至少一个所选择的数据寄存器进行。因此，在第二运行模式中，也可以直接对所选择的数据寄存器进行访问。
根据系统部件的一种扩展方案，当接口在第二运行模式中运行时，处理装置(可选地通过DMA控制器)与至少一个第一所选择的数据寄存器耦合，通过该第一所选择的数据寄存器进行读取访问，并且与至少一个第二所选择的数据寄存器耦合，通过该至少一个第二所选择的数据寄存器进行写入访问。因此，不同的访问方式配属有不同的数据寄存器，以便简化访问。
根据系统部件的一种扩展方案，寄存器单元相应于第一通信协议解读访问请求的数据。处理装置能够如此编程，使得该处理装置将访问请求的数据解读为第二通信协议的读取访问或写入访问，并且相应于此进行运行。用于接口的第一运行模式或第二运行模式的选择取决于在数据总线上使用第一通信协议还是第二通信协议，通过该数据总线，系统部件与其他系统部件通信。因此，本发明能够灵活地用于各种通信协议。
根据系统部件的一种扩展方案，寄存器单元和/或处理装置相应于满足I2C标准的通信协议来解读访问请求的数据。从机地址可以包括例如7位，并且在数据总线上是唯一的。在I2C访问中可以传输多个字节，其中，第一字节包括从机地址和读/写位，该读/写位说明访问方向(读取访问或写入访问)，通过该读/写位，主机因此告知应进行写入访问还是读取访问。从机地址之后的第一字节可以表示寄存器地址，由此实现I2C访问能够对从机中的不同寄存器进行访问。然而，这也可以根据应用进行不同的操作。例如，也可以将2个字节用作寄存器地址。也可以设置，不实现任何寄存器地址。在(非强制性地)传递寄存器地址之后，可选地可以紧接着出现一个或多个数据字节，该数据字节表示访问的真正有效负荷。
在读取访问的情况下，在I2C协议中，可以将写入访问的最后使用的寄存器地址用作用于读取访问的寄存器地址。如果要读取先前未直接写入的寄存器(这表示正常情况)，则首先借助读取寄存器地址执行没有数据字节的写入访问。因此，仅传输设备的地址和寄存器地址。接着实施读取访问。读取也可以借助固定的和灵活的寄存器列表来实现，其方式为：保留用于最后所传递的寄存器地址的存储器。在固定的寄存器列表的情况下，这可以以硬件实现。在灵活的寄存器列表的情况下，这可以以软件作为变量来实现。
根据系统部件的一种扩展方案，寄存器单元和/或处理装置相应于满足SPI标准的通信协议来解读访问请求的数据。在SPI协议中，通常省略具有从机地址的第一字节，其中，该从机地址由数据总线上每个从机的单独的片选信号(Chip-Select-Signal)取代。除了从机地址以外，I2C协议中的第一字节还包含关于访问方向的信息。在SPI协议中，访问方向与访问的第一字节中的寄存器地址一起传输，由此将寄存器地址限制为7个字节。在固定的寄存器列表的情况下，在考虑到第一字节(I2C从机地址)的省略的情况下，该方法可以类似于I2C协议进行。因此，关于访问方向的信息在寄存器地址的字节中传递，并且然后从第二字节起对于数据方向有效。在灵活的寄存器列表的情况下，寄存器地址不由接口的逻辑单元进行分析处理，而是作为有效负荷的正常数据字节进行处理。处理装置可以分析处理有效负荷，并且在此将第一字节解读为寄存器地址，并且因此以软件实现对不同寄存器或资源的访问。由于访问方向不必在开始时已知，并且可以在处理装置中进行下游分析处理，因此例如可以同时由从机接收和发送数据。这可以通过使用两个先进先出存储器(First-In-First-Out，FIFO)或DMA通道进行，或通过特殊的FIFO进行，该特殊的FIFO以所接收的位来填充由所发送的位所释放的存储器位置。
根据一种扩展方案，系统部件包括至少一个传感器功能，尤其是包括至少一个MEMS传感器元件。在此，例如可以涉及光学传感器、磁场传感器、化学传感器、湿度传感器、声学传感器、惯性传感器等。
根据系统部件的一种扩展方案，运行模式的选择在接通时一次性地进行，并且例如可以通过用于调整参数的存储器中的值或通过外部连接部的水平进行定义。
根据系统部件的一种扩展方案，运行模式的选择在系统的运行期间进行，并且由此可以动态地改变。例如可以在固定的运行模式中的启动过程(Bootvorgang)之后，切换为灵活模式。
附图说明
附图示出：
图1示出具有根据本发明的一种实施方式的系统部件的系统的示意性方框图；
图2示出相应于满足I2C标准的通信协议的数据序列的示意性图示；
图3示出相应于满足SPI标准的通信协议的数据序列的示意性图示；
图4示出具有根据本发明的另一实施方式的系统部件的系统的一部分的示意性方框图；
图5示出具有根据本发明的另一实施方式的系统部件的系统的一部分的示意性方框图；
图6示出具有根据本发明的另一实施方式的系统部件的系统的一部分的示意性方框图；和
图7示出具有根据本发明的另一实施方式的系统部件的系统的一部分的示意性方框图。
在所有附图中，相同的或功能相同的元件和设备配备有相同的参考标记。
具体实施方式
图1示出具有系统部件1的系统的示意性方框图。系统部件1可以是系统的从设备，其中，该系统还包括多个主设备作为其他系统部件21至2n。该系统可以是传感器的一部分，从而系统部件1能够提供传感器功能。特别地，系统部件1可以包括MEMS传感器元件或与MEMS传感器元件耦合。
系统部件1包括接口11，该接口与数据总线3耦合，并且通过该数据总线与其他系统部件21至2n连接。其他系统部件21至2n可以通过数据总线3将用于发送和接收数据的访问请求传递给系统部件1的接口11。访问请求也可以包括待传输的数据。
在数据总线3上使用定义的通信协议，例如I2C协议或SPI协议。系统部件1设计用于与数据总线3相互作用，该数据总线使用多个预给定的通信协议中的任意通信协议。系统部件1由此能够以多种方式使用。
在数据总线3上所使用的通信协议确定用于发送和接收数据的访问请求的数据序列，即字节的顺序的解读。访问请求的数据包括关于访问方向的信息。访问方向包括读取访问以及写入访问。
系统部件1还包括具有数据寄存器121至12m的寄存器单元12。在此，数据寄存器的数量m能够任意地预先规定，并且本发明不限于确定的数量。其他系统部件21至2n可以通过数据总线3和接口11对数据寄存器121至12m进行访问。
系统部件1还包括处理装置13，该处理装置可以处理访问请求的数据。处理装置13可以包括微控制器。处理装置13包括具有直接存储器访问单元1311的数据存储器131。处理装置13可选地与寄存器单元12耦合。
接口11可以可选地在第一运行模式中或在第二运行模式中运行。在第一运行模式中，将访问请求的数据提供给寄存器单元12。寄存器单元12基于访问请求在考虑数据总线3的通信协议的情况下辨识寄存器地址。该辨识优选地以硬件进行。接着，其他系统部件21至2n可以通过数据总线3和接口11对数据寄存器以读取或写入的方式进行访问，该数据寄存器相应于由寄存器单元12所辨识出的寄存器地址。
在第二运行模式中，将访问请求的数据传递给处理装置13，而无需通过接口11进行前述处理。处理装置13操作读取访问或写入访问。
此外可以设置，寄存器单元12相应于第一通信协议解读访问请求的数据。处理装置13如此编程或能够如此编程，使得该处理装置将访问请求的数据解读为第二通信协议的读取访问或写入访问，并且相应于此进行运行。针对接口11的第一运行模式或第二运行模式的选择取决于在数据总线3(通过该数据总线，系统部件1与其他系统部件21至2n进行通信)上使用第一通信协议还是第二通信协议。
图2示出相应于满足I2C标准的通信协议的数据序列的示意性图示。该数据序列通过在数据总线3上所使用的通信协议(在这种情况下是I2C协议)确定。
在图2a)中描绘根据I2C协议的第一可能的数据序列。该数据序列包括多个字节，其中，第一字节B1相应于从机地址，即其他系统部件21至2n想要访问的系统部件1的地址。第二字节B2相应于寄存器地址，即系统部件1的寄存器单元12的以下数据寄存器121至12m：其他系统部件21至2n需要以读取或写入的方式对该数据寄存器进行访问。其他字节B3、Bi是可选的，并且相应于待传输的数据，即实际有效负荷。字节的总数可以是固定地预给定的，其中，本发明不限于确定的字节数量，这通过符号“Bi”来表达。
在图2b)中描绘根据HID-over-I2C协议的第二可能的数据序列，其中，第一字节B1再次相应于从机地址。在这种情况下，第二字节B2(“RegAddr Low”)和第三字节B3(“RegAddr High”)共同说明寄存器地址。其他字节B4、Bi再次相应于实际有效负荷。
在图2c)中描绘根据I2C协议的第三可能的数据序列，其中，未说明寄存器地址。第一字节B1再次相应于从机地址，而其他字节B2、Bi相应于实际有效负荷。
图3示出相应于满足SPI标准的通信协议的数据序列的示意性图示。
在图3a1)、3a2)中描绘在借助寄存器地址进行写入访问时根据SPI协议的一种可能的数据序列。图3a1)相应于“主机输出从机输入(Master Out Slave In)”信号(MOSI)，其中，数据从主机传输到从机。在此，第一字节B1包括第一位b1，该第一位说明是涉及写入访问还是涉及读取访问。第一字节的剩余位b2说明寄存器地址。其他字节B2、Bi相应于实际有效负荷。图3a2)相应于“主机输入从机输出”信号(MISO)，其中，数据从从机传输到主机。在这种情况下，忽略字节B1、B2、Bi。
在图3b1)、3b2)中描绘在借助寄存器地址进行读取访问时根据SPI协议的一种可能的数据序列。图3b1)相应于MOSI信号。第一字节B1再次包括第一位b1，该第一位说明是涉及写入访问还是涉及读取访问。第一字节的剩余位b2说明寄存器地址。忽略其他字节B2、Bi。图3b2)相应于MISO信号。忽略第一字节B1，并且其他字节B2、Bi相应于有效数据。
在图3c1)、3c2)中描绘在没有寄存器地址的情况下进行写入/读取访问时根据SPI协议的一种可能的数据序列。图3c1)相应于MOSI信号。字节B1、Bi相应于写入数据。图3c2)相应于MISO信号，其中，字节B1、Bi相应于读取数据。
图4示出具有系统部件的系统的一部分的示意性方框图，其相应于具有固定寄存器分配的I2C接口。如上所述，接口11与数据总线3连接。在此，接口11在第一运行模式中运行，从而寄存器地址由接口11的逻辑单元直接读出。在写入时，将第二字节B2提供给地址解码器7，该地址解码器可以是上述寄存器单元12的一部分。地址解码器7求取寄存器地址。在写入时，将其他字节B3、Bi写入到相应于由地址解码器7所求取的寄存器地址的数据寄存器121、122、123等中。
还设置读取复用器8，在读取访问时，该读取复用器从数据寄存器121、122、123等中读出第二字节和其他字节B2、Bi，并且将这些字节传输给接口11。
图5示出具有系统部件的系统的一部分的示意性方框图，该系统部件具有微控制器4作为用于处理数据的处理装置。如上所述，接口11与数据总线3连接。接口11还通过缓冲寄存器、FIFO或DMA控制器6与微控制器4连接。
微控制器4可以在接口11的第二运行模式中逐包地以中断驱动的方式解读访问请求的数据。在写入访问的情况下，微控制器4接收访问请求的数据。在读取访问的情况下，微控制器4提供所请求的数据。
在使用DMA控制器6时，在接口11的第二运行模式中，在写入访问的情况下，将访问请求的数据保存在数据存储器中，从而微控制器6能够对其进行访问。在将多个字节缓存于数据存储器中之后，微控制器4处理所传输的数据。在读取访问的情况下，由微控制器4从该数据存储器中读出数据。
图6示出具有系统部件的系统的一部分的示意性方框图。如上所述，接口11与数据总线3连接。还设置有微控制器4、缓冲寄存器、FIFO或DMA控制器、地址解码器7、读取复用器8以及数据寄存器121、122、123等，如在针对图4和图5的描述中所阐述的那样。设置有三个切换装置Sa、Sb、Sc，这些切换装置分别能够在第一开关状态A1、A3、A5与第二开关状态A2、A4、A6之间切换。第一开关状态相应于第一运行模式，其中，数据访问在使用数据寄存器121、122、123等的情况下进行。第二开关状态相应于第二运行模式，其中，数据访问在使用微控制器4的情况下进行。
图7示出具有系统部件的系统的一部分的示意性方框图。如上所述，接口11与数据总线3连接。微控制器4通过缓冲寄存器、FIFO或DMA控制器6与第一数据寄存器121和第二数据寄存器122耦合。当接口11在第二运行模式中运行时，通过第一数据寄存器121进行读取访问，并且通过第二数据寄存器122进行写入访问。切换装置Sd能够在第一开关状态A7与第二开关状态A8之间切换。第一开关状态A7相应于第一运行模式，并且第二开关状态A8相应于第二运行模式。在第二运行模式中，基于第一字节求取应进行写入访问还是读取访问。在这种情况下，固定的寄存器组(即从第三数据寄存器起的数据寄存器)关断。在使用DMA控制器、FIFO或缓冲寄存器6和微控制器4的情况下，通过第一数据寄存器121进行写入访问。在使用DMA控制器、FIFO或缓冲寄存器6和微控制器4的情况下，通过第二数据寄存器122进行读取访问。在第二运行模式中，取决于实现方式，可以将访问的第二字节忽略或用作有效负荷，并且将从第三字节起的所有字节作为有效负荷进行处理。该变型方案具有以下优点：在必要时能够更简单地实现两种运行模式之间的切换。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：一种PCIe信号处理卡的级联方法