具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。

还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

请参阅图3，本发明第一实施例公开了一种改善关断特性的MOSFET芯片制造方法，包括以下步骤：

步骤S1：在衬底的表面生长外延层，并在所述外延层中形成沟槽，并在沟槽表面形成栅氧化层。

步骤S2：在所述沟槽内成型轻掺杂多晶硅。

步骤S3：在所述轻掺杂多晶硅表面生长隔离氧化层，并去除沟槽区域对应的隔离氧化层。

步骤S4：将沟槽区域的轻掺杂多晶硅转化为重掺杂多晶硅。

步骤S5：调整重掺杂多晶硅的高度低于栅氧化层的高度，并在沟槽外区域依次形成体区与源区，在重掺杂多晶硅及隔离氧化层表面成型介质层。

步骤S6：在所述隔离氧化层的两端打孔，获得两个电阻接触孔，所述电阻接触孔依次穿过介质层、隔离氧化层及轻掺杂多晶硅，并在沟槽区域打孔，获得一个源区接触孔，所述源区接触孔依次穿过介质层、栅氧化层、源区与体区。

及

步骤S7：在所述电阻接触孔内成型第一金属连线和第二金属连线，所述源区接触孔内成型第三金属连线，将第一金属连线与第三金属连线连接，第二金属连线与栅极连接。

可以理解，在步骤S1中，在衬底1的表面生长外延层2，并通过光刻、刻蚀、氧化工艺在外延层2之中形成沟槽3和栅氧化层4，详见图6和图7。

可以理解，在步骤S3中，在轻掺杂的多晶硅5的表面生长隔离氧化层6，采用光刻、腐蚀的工艺方法，去除在沟槽区域位置的隔离氧化层。详见图9和图10。

可以理解，在步骤S4中，对去除了隔离氧化层6的区域进行处理，以将轻掺杂多晶硅5进行离子注入重掺杂，然后高温退火形成重掺杂多晶硅5.1。详见图10。

具体地，在步骤S4中，在轻掺杂多晶硅5中注入硼原子，或注入磷原子和/或砷原子形成重掺杂多晶硅，所述重掺杂多晶硅与所述轻掺杂多晶硅的类型相反，且原子注入的剂量为1E15～2E16原子/平方厘米。例如，当MOSFET为N型MOSFET时，注入磷原子或(和)砷原子形成N型重掺杂的多晶硅，当MOSFET为P型MOSFET时，注入硼原子形成P型重掺杂的多晶硅。

可以理解，在步骤S5中，采用干法刻蚀的工艺方法，从上至下腐蚀重掺杂多晶硅5.1，使得重掺杂多晶硅5.1的上表面高度不高于栅氧化层4的高度。因隔离氧化层6的阻挡作用，被隔离氧化层6覆盖区域的多晶硅(即轻掺杂多晶硅5)不会被腐蚀掉。然后，采用离子注入和退火的工艺方法形成体区7，采用光刻、离子注入和退火的工艺方法形成源区8，然后淀积介质层9。详见图11和图12。

可以理解，在步骤S5中，重掺杂的类型与上述步骤S2中轻掺杂的类型相反，但因为此步离子注入的剂量比上述步骤S2中离子注入剂量要大很多，所以在沟槽区域的轻掺杂多晶硅5在步骤S5离子注入重掺杂之后反型成为重掺杂的多晶硅5.1。

可以理解，在步骤S6中，采用光刻、腐蚀的工艺方法形成接触孔10.1、接触孔10.2和接触孔10.3，其中接触孔10.1为源区接触孔，接触孔10.2和接触孔10.3为电阻接触孔。在轻掺杂多晶硅5的两端制作接触孔10.2和接触孔10.3，并用金属引出，即是完整的多晶硅电阻。详见图13。

可以理解，在步骤S7中，淀积金属并去除设定区域的金属，形成第三金属连线12.1，多晶硅电阻两端的第一金属连线12.2和第二金属连线12.3，将第一金属连线12.2与第三金属连线12.1连接，第二金属连线12.3与栅极连接，即形成如图2所示的新型MOSFET芯片。详见图15。

可以理解，在本实施例中，因示意图只展示了MOSFET芯片某一个截面的情况，所以MOSFET的栅极接触孔和栅极金属连线在示意图中没有展示。而关于MOSFET的钝化层和背面处理的工艺过程，属于常规做法，在此不做赘述。

可选地，作为一种实施例，步骤S6和步骤S7之间还包括：

步骤S100：分别在两个电阻接触孔和源区接触孔的底部成型重掺杂硅区。

可以理解，在步骤S100中，当MOSFET为N型MOSFET时，注入硼原子然后退火形成P型的孔底部重掺杂硅区11。当MOSFET为P型MOSFET时，注入磷原子或(和)砷原子然后退火形成N型的孔底部重掺杂硅区11。详见图14。

在本实施例中，孔底部重掺杂硅区11的掺杂类型与轻掺杂多晶硅5的掺杂类型、以及体区7的掺杂类型是相同的，可以减小体区7的接触孔电阻，以及减小轻掺杂多晶硅5对应的电阻接触孔的电阻值。

请参阅图2，步骤S2具体包括：

步骤S21：在沟槽区域的栅氧化层表面淀积初始多晶硅。

步骤S22：采用离子注入的工艺方法对多晶硅进行轻掺杂，获得轻掺杂多晶硅。

在步骤S21中，首先通过淀积(化学气相淀积的工艺方法)未掺杂的多晶硅，而基于步骤S22采用离子注入的工艺方法对多晶硅进行轻掺杂，形成轻掺杂多晶硅5。

可以理解，在步骤S22中，通过注入硼原子，或注入磷原子和/或砷原子形成轻掺杂多晶硅，所述轻掺杂多晶硅的类型与MOSFET芯片的类型相反，且原子注入的剂量为2E13～6E14原子/平方厘米。具体地，当MOSFET为N型MOSFET时，注入硼原子形成P型轻掺杂的多晶硅。当MOSFET为P型MOSFET时，注入磷原子或(和)砷原子形成N型轻掺杂的多晶硅。

请参阅图3，上述步骤S5中体区与源区的形成步骤具体包括：

步骤S51：采用离子注入和退火的工艺方法形成体区，所述体区的类型与MOSFET芯片类型相反。

步骤S52：采用光刻、离子注入和退火的工艺方法形成源区，所述源区的类型与MOSFET芯片类型相同。

可以理解，在步骤S51中，例如，当MOSFET为N型MOSFET时，注入硼原子然后退火形成P型体区，当MOSFET为P型MOSFET时，注入磷原子或(和)砷原子然后退火形成N型体区。

可以理解，在步骤S52中，例如，当MOSFET为N型MOSFET时，光刻、注入磷原子或(和)砷原子然后退火形成N型源区，当MOSFET为P型MOSFET时，光刻、注入硼原子然后退火形成P型源区。

可以理解，通过本发明提供的改善关断特性的MOSFET芯片制造方法，在MOSFET芯片内部集成一个(或若干个)电阻，电阻的两端分别连接于MOSFET栅极和源极(如图2中所示的等效电路图)。此电阻为多晶硅电阻，位于MOSFET芯片内部，而不是通过封装的方法或者PCB电路布局的方法与MOSFET连接、组合而成的。

与现有技术相比，本发明提供的改善关断特性的MOSFET芯片制造方法具有以下有益效果：

1、本发明提供的MOSFET芯片制作方法在MOSFET芯片内部集成了多晶硅电阻，且多晶硅电阻两端分别连接于MOSFET栅极和源极，可保证MOSFET在关断时存储于栅极寄生电容中的电荷通过此电阻快速放电，从而保证MOSFET完全截止，避免了MOSFET不能被完全关断的现象，同时，也提高了MOSFET芯片的关断特性，可以大大简化MOSFET芯片的驱动电路。特别地，本工艺方法只需要生长一次多晶硅，节省了多晶硅淀积工艺的产能，对应的工艺成本也较低。进一步地，生长的隔离氧化层既可以作为沟槽区域的多晶硅进行重掺杂的阻挡层(阻挡住电阻区域在此步不被掺杂)，又可以作为从上至下腐蚀重掺杂多晶硅的阻挡层(阻挡住电阻区域不被腐蚀掉)。

2、本发明在MOSFET芯片内部集成的多晶硅电阻，可通过调整离子注入剂量的方法实现对此电阻值的调整，工艺简单。

3、本发明集成的电阻位于MOSFET芯片内部，不需要在MOSFET芯片外围再设计连接于MOSFET栅极和源极的电阻，可节省PCB板的空间。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。