具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明提供一种高精度I/F转换电路，包括：积分器电路、转换采样集成电路、FPGA逻辑控制电路、正向极性开关、正恒流源、反向极性开关、负恒流源；所述积分器电路、所述转换采样集成电路、所述FPGA逻辑控制电路依次电连接；所述正向极性开关和所述正恒流源电连接，所述反向极性开关和所述负恒流源电连接；该高精度I/F转换电路还包括加速电路，所述加速电路包括硅二极管、瓷介电容，所述瓷介电容与所述硅二极管并联；所述FPGA逻辑控制电路分别通过一个所述加速电路与所述正向极性开关和所述反向极性开关电连接。

优选的，所述加速电路还包括厚膜电阻，所述厚膜电阻与所述硅二极管串联后的整体再与所述瓷介电容并联。

由积分器电路对输入电流进行积分，当积分电压达到预定值后，负恒流源的电流反馈到输入端，使积分电压开始下降到预定值以下，同时转换采样集成电路通过采样触发其内部的单稳态电路输出一个脉冲将积分器电路工作情况反馈给FPGA逻辑控制电路，FPGA逻辑控制电路收到脉冲反馈后通过I/O口输出一个高电平，高电平进行电平转换后控制正向极性开关打开，此时正恒流源被旁路，反向极性开关处于截止状态，负恒流源将电流持续反馈到积分器电路输入端，使积分电压下降，当积分电压下降到反向预定值以下时，控制正向极性开关截止，正恒流源工作，重新开始积分过程，工作时序如图2所示。

正向、反向极性开关一般采用半导体晶体三极管来实现，如图3中A3V1和A3V4所示，射极接地，由FPGA逻辑控制电路的I/O口输出高低电平信号，经过电平转换通过控制基极电流来控制晶体管的通断，达到控制恒流源电流流向的目的。如图3所示，在基极逻辑电平输入端串联硅二极管A2V11进行隔离防止反向电流干扰控制信号，串联厚膜电阻A3R14来消除可能的振铃现象，同时并联瓷介电容A3C10用于加速响应过程。可选择两套均带有厚膜电阻的加速电路来分别连接正向、反向极性开关；当然也可选择一个带有厚膜电阻的加速电路，另一个不带厚膜电阻的加速电路来分别连接正向、反向极性开关；亦可以选择两套均不带厚膜电阻的加速电路来分别连接正向、反向极性开关。在电路设计参数合理时，电路中就不存在振铃现象，厚膜电阻的意义就不大，可以不设置；但在电路设计参数不太合理时，电路中就很可能存在振铃现象，这个时候就需要在加速电路加装厚膜电阻来实现对振铃现象的消除。

基极逻辑电平为方波或矩形波信号，以正恒流源极性开关为例，当输入逻辑电平跳变到高电平时，由于电容两端电压不能突变，加到晶体管基极的电压是一个尖顶脉冲，基极电流迅速增大，进入饱和导通，缩短了导通时间；导通后对电容的充电很快结束，这时输入逻辑电平电压加到基极电压相对较小，维持晶体管的导通状态；当输入信号从高电平跳变至低电平时，由于电容上原来充电时电压极性的关系，加到基极的电压是一个负的尖顶脉冲，由于基极负压，加速了晶体管基区电荷抽离的过程，使晶体管由导通到截止的过程加速，缩短了转换时间，通过在基极输入端并联瓷介电容，可以提高极性开关的响应速度，从而提高电路的转换精度。电路设计过程中，可根据极性开关的功率设置瓷介电容容量，小功率管一般选择100pF～1000pF的瓷介电容，大功率管可考虑选择100nF～1000nF的瓷介电容，然后上电测量晶体管波形，根据实测波形再调整瓷介电容容值，同时调试过程中根据极性开关输出波形增加一个与瓷介电容并联的厚膜电阻，用于消除电路中可能的寄生电容及电平突变过程中引起的震荡，即消除可能的振铃现象。

极性开关的工作过程如下：积分电流极性为正时，正向极性开关导通，反向极性开关截止，正恒流源被旁路，负恒流源工作，积分电容放电；正向极性开关截止，反向极性开关截止，积分电容充电；积分电流极性为负时，反向极性开关导通，正向极性开关截止，负恒流源被旁路，正恒流源工作，积分电容放电；反向极性开关截止，正向极性开关截止，正恒流源工作，积分电容充电。

优选的，积分器电路包括运算放大器和对管，所述运算放大器与所述对管通过串联的方式进行电连接。

如图4所示，积分器电路通过对输入的加速度计电流进行积分，将其转换为具有一定幅值的锯齿状电压信号，主要由输入电阻、运算放大器和对管组成，输入电阻用于调节积分电压的幅值，对管对输出进行稳流。积分器电路的核心器件为运算放大器，应根据实际要求尽量选用输入阻抗大、失调电压低且具有自动校零功能的运算放大器以减小零位漂移、失调电压对精度的影响。根据积分器基本方程式：

假定电容的初始电压为U₀，输入电流经过运算后对电容积分，则积分器两端电压的变化为可以看出电容两端电压的变化是输入电流对时间的积分，在输入电流确定的情况下，影响积分时间的只有电容大小和电压门限值，同时积分电容应保证尽量大的泄露电阻以减小漏电流对电路精度的影响。

积分器电路运放部分通过运算放大器串联对管的形式实现，由于输入电流的极性有正有负，且此电路需要持续进行充、放电过程，因此传统的积分器电路在能量转换的过程中效率较低，串联对管后，在电路发生电流转换的过程中，由对管的NPN部分负责锯齿波的正半周，PNP部分负责锯齿波的负半周，对管内部两管相互配合使效率大大提高，使信号得以高保真输出。

优选的，转换采样集成电路包括用于AD转换的AD转换模块以及用于积分门限采样的积分门限采样模块，所述AD转换模块与所述积分门限采样模块电连接。所述AD转换模块与所述积分门限采样模块通过集成的方式集成于所述转换采样集成电路中。

传统的AD转换部分需要通过双向电压比较器对输出电压幅值进行逻辑运算，当达到基准电压值后输出逻辑信号给JK触发器或D触发器的输入端使其输出一定频率脉冲信号给数字处理电路，同时触发器或比较器需要输出一路电平给极性开关控制恒流源的流向和积分电容放电，以便开始新的积分过程。本发明采用一种转换采样集成电路，其集成了用于AD转换的AD转换模块以及用于积分门限采样的积分门限采样模块。AD转换模块在电路中位于积分器电路后端，FPGA逻辑控制电路前端，其主要功能是将积分器电路输出的锯齿波通过逻辑运算转换为一定频率的数字信号便于数字信号处理器进行计算，同时，积分门限采样模块能够对积分电压进行采样和具备脉冲触发的单稳态电路，将积分门限信息反馈给FPGA逻辑控制电路，FPGA逻辑控制电路通过反馈的积分门限信息控制I/O口输出控制信号控制极性开关和恒流源的工作，达到控制积分器电路正常进行充放电的工作过程，同时转换采样集成电路应具备上电复位及触发复位、使能和时钟接口。选用该转换采样集成电路，降低了电路中模拟电路部分的比例，降低了电路的器件数量和连接复杂度，提高了抗干扰性能。转换采样集成电路原理图如图5所示。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。