一种大功率半导体过压保护器件
阅读说明：本技术 一种大功率半导体过压保护器件 (High-power semiconductor overvoltage protection device ) 是由 倪侠 邹有彪 王全 徐玉豹 于 2021-07-19 设计创作，主要内容包括：本发明公开了一种大功率半导体过压保护器件,包括N型半导体衬底,所述N型半导体衬底的上方和下方对称设置有P-(2)基区,所述N型半导体衬底与P-(2)基区之间设有N-(1)型区,所述P-(2)基区的一侧扩散有P-(1)基区,所述P-(1)基区为高浓度P型掺杂基区,所述P-(2)基区为低浓度P型掺杂基区,所述N型半导体衬底的上、下表面设有金属化电极区,本发明在常规型和埋层型设计基础上,重新设计了埋层的位置以及阴极的平面形状,使得耐压区的等电位区域大大增加,保证阴极快速进入大面积大注入状态,从而快速使整个面积进入均匀的导通状态,大大增强在高电流上升率应用环境中的防护能力。(The invention discloses a high-power semiconductor overvoltage protection device which comprises an N-type semiconductor substrate, wherein P is symmetrically arranged above and below the N-type semiconductor substrate 2 Base region, N-type semiconductor substrate and P 2 N is arranged between the base regions 1 Type region of P 2 One side of the base region is diffused with P 1 Base region of P 1 The base region is a high-concentration P-type doped base region 2 The invention redesigns the position of a buried layer and the planar shape of a cathode on the basis of the conventional and buried layer designs, so that the equipotential area of a pressure-resistant area is greatly increased, the cathode is ensured to rapidly enter a large-area large-injection state, the whole area is rapidly brought into a uniform conduction state, and the protective capability in a high-current increasing rate application environment is greatly enhanced.)
技术领域
本发明涉及半导体芯片设计及制造技术领域，具体涉及一种大功率半导体过压保护器件。
背景技术
随着通讯/通信技术的日新月异，高清视频、高速网络的发展日趋迅猛，相关设备信号接口对大功率半导体过压保护器件的电容要求越来越高。
现有半导体过压保护器件包括长规型(如图1所示)和埋层型(如图2所示)，但是随着过压保护领域的应用范围越来越广泛，器件参数指标也越来越高，有相当多的领域需要使用大功率半导体保护器件，如通讯用户外配线架。
原半导体过压保护器件的行业标准中，最高防护等级是8/20&1.2/50μs波形500A，而在某些大功率的应用场合，需要达到3000A甚至更高的峰值电流，而受限于芯片设计的阴极打开速度的影响，传统方案设计的大芯片器件无法在峰值电流到达时进入全面导通状态，故难以适应此类应用场合。
发明内容
本发明的目的在于提供一种大功率半导体过压保护器件，在常规型和埋层型设计基础上，重新设计了埋层的位置以及阴极的平面形状，使得耐压区的等电位区域大大增加，保证阴极快速进入大面积大注入状态，从而快速使整个面积进入均匀的导通状态，大大增强在高电流上升率应用环境中的防护能力。
本发明的目的可以通过以下技术方案实现：
一种大功率半导体过压保护器件，包括N型半导体衬底，所述N型半导体衬底的上方和下方对称设置有P2基区，所述N型半导体衬底与P2基区之间设有N1型区，所述P2基区的一侧扩散有P1基区；
所述P1基区为高浓度P型掺杂基区，所述P2基区为低浓度P型掺杂基区。
作为本发明进一步的方案：所述N型半导体衬底的上、下表面设有金属化电极区。
作为本发明进一步的方案：所述金属化电极区包括四层，分别为铝、钛、镍和银。
一种大功率半导体过压保护器件的制造方法,包括以下步骤：
步骤一：晶圆准备
选取MCZ硅单晶片，5寸晶向<111>，电阻率5.0-6.5Ω/cm，厚度220μm±10％；
步骤二：一次氧化
在炉温1100℃，氧气4L/min，氢气5L/min的工况下制作场氧掩蔽层，氧化层厚度1.5μm±10％；
步骤三：P1基区制备
在炉温1000℃，氧气2L/min，氮气3L/min的公开下进行硼源淀积，沉积时间30min，在炉温1260℃，氧气2L/min，氮气3L/min的工况下进行硼源推进，推进时间2000min，并使用四探针测试扩散方块电阻15Ω±10％，结深28μm±10％；
步骤四：P2基区制备
在炉温950℃，氧气2L/min，氮气3L/min的工况下进行硼源淀积，沉积时间25min；在炉温1245℃，氧气2L/min，氮气3L/min的工况下进行硼源推进，推进时间900min，并使用四探针测试扩散方块电阻50Ω±10％，结深20μm±10％；
步骤五：N1型区扩散，形成发射极
在炉温1060℃，氧气2L/min，氮气3L/min，携源氮气0.8L/min的工况下进行磷源淀积，沉积时间20min；在炉温1120℃，氧气2.5L/min，氮气4L/min的工况下进行磷源推进，推进时间260min，并使用四探针测试扩散方块电阻1Ω±10％，结深10μm±10％；
步骤六：金属化电极区
通过电子束金属化蒸发台工艺沉积金属化层，由接触层计第一层，共4层，依次分别为铝1.5μm，钛0.3μm，镍0.7μm，银1.5μm。
作为本发明进一步的方案：步骤五中N1型区扩散是利用发射区光刻版在晶片的上、下表面形成N型发射区扩散窗口。
作为本发明进一步的方案：步骤三和步骤四中的P1基区和P2基区的制备需先漂净晶片表面的氧化层，采用旋涂掺杂剂做为扩散源，在晶片两面同时进行硼预沉积扩散掺杂。
本发明的有益效果：
本发明在常规型和埋层型设计基础上，重新设计了埋层的位置以及阴极的平面形状，使得耐压区的等电位区域大大增加，保证阴极快速进入大面积大注入状态，从而快速使整个面积进入均匀的导通状态，大大增强在高电流上升率应用环境中的防护能力；
综上，本发明在保证原产品功能及参数的基础上，将抗浪涌电流峰值提高32％左右。
附图说明
下面结合附图对本发明作进一步的说明。
图1是现有技术中半导体过压保护器件常规型平面结构示意图；
图1-1是现有技术中半导体过压保护器件常规型纵向结构示意图；
图2是现有技术中半导体过压保护器件埋层型平面结构示意图；
图2-1是现有技术中半导体过压保护器件埋层型纵向结构示意图；
图3是本发明半导体过压保护器件纵向结构示意图；
图4是本发明半导体过压保护器件平面结构示意图；
图5是本发明中双面P1基区的结构示意图；
图6是本发明中双面P2基区的结构示意图；
图7是本发明中磷区扩散的结构示意图；
图8是本发明中双面金属化的结构示意图。
图中：1、N型半导体衬底；2、P2基区；3、N1型区；4、P1基区；5、金属化电极区。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图3-图4所示，本发明为一种大功率半导体过压保护器件，N型半导体衬底1的上方和下方对称设置有P2基区2，所述N型半导体衬底1与P2基区2之间设有N1型区3，所述P2基区2的一侧扩散有P1基区4，所述P1基区4为高浓度P型掺杂基区，所述P2基区2为低浓度P型掺杂基区，所述N型半导体衬底1的上、下表面设有金属化电极区5，所述金属化电极区5包括四层，分别为铝1.5μm，钛0.3μm，镍0.7μm，银1.5μm。
使用时，在图6所示的P2基区2中增加图5所示的等电位埋层结构，使半导体过压保护器件在雪崩击穿时，通过等电位埋层结构的引导，使大电流迅速均匀地扩散至整个半导体过压保护器件的基区，并配合图7所示磷区扩散的阴极短路点布局与图5所示等电位埋层结构相匹配，能使整个阴极迅速进入大注入状态，该结构大大增加了基区雪崩击穿的扩展速度，缩短了从雪崩击穿到进入阴极大注入效应的时间，降低了浪涌电流迅速升高时大功率半导体过压保护器件所承受的电流密度，提高了器件耐大电流浪涌冲击的能力。
该大功率半导体过压保护器件的制造，包括以下步骤：
步骤一：晶圆准备
选取MCZ硅单晶片，5寸晶向<111>，电阻率5.0-6.5Ω/cm，厚度220μm±10％；
步骤二：一次氧化
在炉温1100℃，氧气4L/min，氢气5L/min的工况下制作场氧掩蔽层，氧化层厚度1.5μm±10％；
步骤三：P1基区制备，扩散范围如图5所示
在炉温1000℃，氧气2L/min，氮气3L/min的公开下进行硼源淀积，沉积时间30min，在炉温1260℃，氧气2L/min，氮气3L/min的工况下进行硼源推进，推进时间2000min，并使用四探针测试扩散方块电阻15Ω±10％，结深28μm±10％；
步骤四：P2基区制备，扩散范围如图6所示
在炉温950℃，氧气2L/min，氮气3L/min的工况下进行硼源淀积，沉积时间25min；在炉温1245℃，氧气2L/min，氮气3L/min的工况下进行硼源推进，推进时间900min，并使用四探针测试扩散方块电阻50Ω±10％，结深20μm±10％；
步骤五：N1型区扩散，形成发射极，扩散范围如图7所示
在炉温1060℃，氧气2L/min，氮气3L/min，携源氮气0.8L/min的工况下进行磷源淀积，沉积时间20min；在炉温1120℃，氧气2.5L/min，氮气4L/min的工况下进行磷源推进，推进时间260min，并使用四探针测试扩散方块电阻1Ω±10％，结深10μm±10％；
步骤六：金属化电极区，扩散范围如图6所示
通过电子束金属化蒸发台工艺沉积金属化层。
步骤五中N1型区扩散是利用发射区光刻版在晶片的上、下表面形成N型发射区扩散窗口。
步骤三和步骤四中的P1基区和P2基区的制备需先漂净晶片表面的氧化层，采用旋涂掺杂剂做为扩散源，在晶片两面同时进行硼预沉积扩散掺杂。
下表为使用该设计后所制样品的参数对比：
上表可见，本发明在保证原产品功能及参数的基础上，将抗浪涌电流峰值提高32％左右，实现了大功率半导体过压保护器件的参数要求。
以上对本发明的一个实施例进行了详细说明，但所述内容仅为本发明的较佳实施例，不能被认为用于限定本发明的实施范围。凡依本发明申请范围所作的均等变化与改进等，均应仍归属于本发明的专利涵盖范围之内。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：一种栅极接地NMOS型ESD器件及其实现方法