具体实施方式

为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。

注意，说明书中对“一个实施方式”、“实施方式”、“示例实施方式”、“一些实施方式”等的引用指示所描述的实施方式可以包括特定特征、结构或特性，但是每个实施方式可以不一定包括该特定特征、结构或特性。此外，这些短语不一定是指相同的实施方式。此外，当结合实施方式描述特定特征、结构或特性时，无论是否明确描述，结合其他实施方式实现这种特征、结构或特性都将在相关领域技术人员的知识范围内。

通常，术语可以至少部分地从上下文中的使用来理解。例如，至少部分地取决于上下文，如本文所使用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，诸如“一”或“所述”的术语同样可以被理解为传达单数用法或传达复数用法，这至少部分地取决于上下文。此外，术语“基于”可以被理解为不一定旨在传达排他的一组因素，并且可以替代地允许存在不一定明确描述的附加因素，这同样至少部分地取决于上下文。

应容易理解的是，在本公开中的“上”、“上方”和“之上”的含义应该以最广泛的方式来解释，使得“上”不仅意味着“直接在某物上”，而且还包括“在某物上”并且其间具有中间特征或层的含义，并且“上方”或“之上”不仅意味着在某物“上方”或“之上”的含义，而且还可以包括在某物“上方”或“之上”并且其间不具有中间特征或层(即，直接在某物上)的含义。

此外，诸如“之下”、“下方”、“下部”、“上方”、“上部”等空间相对术语在本文中为了便于描述可以用于描述一个元件或特征与另一个(多个)元件或(多个)特征的如图中所示的关系。空间相对术语旨在涵盖器件在使用或操作中的除了图中描绘的取向之外的不同取向。装置可以以其它方式被定向(旋转90度或在其它取向)，并且相应地，本文所使用的空间相对描述词也可以被类似地解释。

如在本文使用的，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个上层结构或下层结构之上延伸，或者可以具有小于下层结构或上层结构的范围。此外，层可以是均匀或不均匀的连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于连续结构的顶表面与底表面之间或在连续结构的顶表面与底表面处的任何一对水平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。

在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。例如，在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。

还应理解的是，用语“包括”、“包括有”、“具有”、“包含”和/或“包含有”，当在本说明书中使用时表示存在所陈述的特征、元件和/或部件，但不排除存在或附加有一个或多个其它特征、元件、部件和/或它们的组合。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，修饰整个所列特征，而不是修饰列表中的单独元件。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。

除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本申请中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。

需要说明的是，在不冲突的情况下，本申请中的实施方式及实施方式中的特征可以相互组合。另外，除非明确限定或与上下文相矛盾，否则本申请所记载的方法中包含的具体步骤不必限于所记载的顺序，而可以任意顺序执行或并行地执行。下面将参考附图并结合实施方式来详细说明本申请。

描述本申请实施方式时，为了便于说明，表示器件结构的示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺。应当理解，方法中示出的操作不是详尽的，并且也可以在所说明的操作中的任意操作之前、之后或者之间执行其它的操作。

实施方式一

图1是实施方式一的三维存储器制造方法200的流程图。参照图1，制造方法包括操作S210，可在衬底上形成堆叠层，堆叠层包括交替堆叠的介质层和牺牲层。

如图2所示，可在衬底(图中未示出)上方形成经由交替的多个介质层101和牺牲层102形成的堆叠层，衬底的制备材料可选择任何适合的半导体材料，例如可为单晶硅、多晶硅、单晶锗(Ge)、硅锗(GeSi)、碳化硅(SiC)、绝缘体上硅(SOI)、绝缘体上锗(GOI)或砷化镓等Ⅲ-Ⅴ族化合物。

在该步骤中，衬底具有相对的顶表面与底表面，衬底的顶表面表示与堆叠层相接触的一个表面。在衬底的顶表面中或者平行于衬底的顶表面的第一方向表示X方向，在衬底的顶表面中或者平行于衬底的顶表面的第二方向表示Y方向，垂直于衬底的顶表面的方向表示Z方向，而在字母“Y”附近并且示出了圆和叉的组合的符号，表示图中的Y方向相对于图形的绘图页指向内部。在一些示例中，介质层101和牺牲层102可自衬底的顶表面沿Z方向交替堆叠。

在一些实施方式中，堆叠层可包括多个介质层101/牺牲层102对，可根据各种应用场景来选择对的数量，例如，对的数量可以为32、64、96、128、160、192、224、256或更多。在一些示例中，可用于介质层101的材料包括但不限于氧化硅(包括掺杂硅酸盐玻璃或未掺杂硅酸盐玻璃)、氮化硅、氮氧化硅、有机硅酸盐玻璃(OSG)、旋涂电介质材料、通常称为高电介质常数(高k)电介质氧化物的电介质金属氧化物(例如，氧化铝、氧化铪等)及其硅酸盐、电介质金属氮氧化物及其硅酸盐以及有机绝缘材料。在同一蚀刻工艺下，介质层101与牺牲层102具有较高的刻蚀选择比，以确保在后续去除牺牲层102时，介质层101几乎不被去除。作为一个示例，牺牲层102可包括氮化硅，介质层101可包括氧化硅。

示例性的，可以通过重复并交替地执行介质层101和牺牲层102的沉积工艺以在衬底上方形成堆叠层，沉积工艺例如可包括化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或其任何组合的薄膜沉积工艺。在一些实施方式中，由于对堆叠层的层数要求越来越高，为了提高沉积时间以提高产能，通常采用较高沉积速率的沉积工艺，例如化学气相沉积。

在一些实施例中，可以在堆叠层的两侧或中间形成阶梯结构(未在图2示出)。阶梯结构的形成可以包括通过在堆叠层上方使用掩模层(例如，图案化的光刻胶或PR层)来重复地刻蚀介质层101和牺牲层102。示例性的，掩膜层可以被修整以暴露介质层101和牺牲层102的要被刻蚀的部分，使得可以使用合适的刻蚀工艺来刻蚀暴露的部分。其中，对介质层101和牺牲层102的蚀刻可以包括湿蚀刻工艺，然后可以除去掩膜层。应当理解，在未背离本发明教导的情况下，可以在三维存储器件的制造方法的任何适合的阶段形成阶梯结构。

回到图1，方法继续至操作S220，可在经由交替堆叠牺牲层和介质层而形成的堆叠层中形成沟道孔。

如图2所示，在形成堆叠层之后，多个沟道孔110能够形成于堆叠层中。在一些实施例中，多个沟道孔110能够在堆叠层中布置为阵列，而且每一个沟道孔110能够沿Z方向垂直延伸穿过堆叠层并延伸至衬底中。此外，沟道孔110能够具有高的深宽比，并且能够通过刻蚀堆叠层来形成。示例性的，能够通过在堆叠层上形成掩膜层并使用例如光刻工艺对掩膜层进行图案化，然后执行合适的刻蚀工艺，例如湿法蚀刻、干法蚀刻或其组合刻蚀堆叠层至衬底中。在一些实施方式中，可在形成多个沟道孔110之后去除掩膜层。

回到图1，方法继续至操作S230，其中，可经由沟道孔去除牺牲层的至少一部分以形成凹陷，图3示出了对应的结构。

如图4所示，在一些实施方式中，可通过各向同性的湿法刻蚀工艺，经由沟道孔110去除每个牺牲层102的沿X方向和Z方向的一部分，以暴露每个介质层101的顶表面和底表面的一部分，从而使得每个相邻的介质层101及其之间的牺牲层102形成沿X方向的凹陷111，凹陷111与沟道孔110垂直且相通。

回到图1，方法继续至操作S240，其中，可在每个凹陷内形成电荷存储部分，电荷存储部分设于相邻的介质层之间，图5示出了对应的结构。

如图4所示，在一些实施例中，可采用合适的沉积工艺例如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或其任何组合的薄膜沉积工艺在凹陷(图中未示出)内和介质层101的沿沟道孔110的侧壁上形成存储层103-1，其形成材料包括氮化硅、氮氧化硅、硅或其任何组合。然后，去除介质层101的在沟道孔110的侧壁上的部分的存储层103-1，从而形成如图5所示的多个分立的电荷存储部分103-2，其中，电荷存储部分103-2可设于相邻的介质层101之间。电荷存储部分103-2能够存储电荷以执行存储操作，因此对存储层103-1的薄膜质量要求较高。在一些示例中，为了形成粗糙度低且致密度高的存储层103-1，通常采用原子级别的沉积工艺，例如原子层沉积工艺。

在三维存储器件的操作期间，该多个电荷存储部分103-2一方面可减少存储在其中的电荷沿着Z方向在相邻的存储单元之间扩散，从而减少存储层的电荷损失，增强三维存储器的数据保留能力。另一方面可以改善由于电场分布不均匀导致的存储单元的耦合效应，提高三维存储器件的可靠性。

如图6所示，在一些示例中，在形成多个电荷存储部分103-2之后，可通过诸如CVD、PVD、ALD或其任何组合的薄膜沉积工艺在电荷存储部分103-2和介质层101的侧壁径向地朝向沟道孔110的中心依次沉积隧穿层105、沟道层106和电介质芯107，其中，电荷存储部分103-2的电荷可经由隧穿层105隧穿至沟道层106中并在沟道层106中传输。

示例性的，用于隧穿层105的材料可包括氧化硅、氮化硅、氮氧化硅、诸如氧化铝或氧化铪的高K电介质材料。用于沟道层106的材料可以包括一种或多种半导体材料，例如，单元素半导体材料、III-V族化合物半导体材料、II-VI族化合物半导体材料和/或有机半导体材料。在一些实施例中，沟道层106可包括多晶硅层，用于促进电荷传输。

在一些示例中，电介质芯107可以包括合适的电介质材料，例如氧化硅，并且可以填充被沟道层106围绕的剩余的沟道孔110的空间。

回到图1，方法继续至操作S250，其中，可去除牺牲层的其余部分以暴露电荷存储部分，图7示出了对应的结构。在一些示例中，可在形成沟道结构的一部分之后，继续在堆叠层中形成贯穿堆叠的介质层101和牺牲层102的栅极狭缝(图7未示出)。示例性的，可通过诸如干刻蚀的各向异性蚀刻工艺和/或诸如湿法刻蚀的各向同性蚀刻工艺，在相邻的沟道孔之间形成栅极狭缝(图7未示出)。

然后，经由栅极狭缝去除牺牲层102的其余部分，从而在背离沟道孔的一侧暴露多个电荷存储部分103-2的侧壁。同时，也可暴露介质层101的顶表面和底表面的其余部分，从而相邻的介质层101及其之间的电荷存储部分103-2形成了与栅极狭缝垂直且相通的空隙112。

在一些实施方式中，去除牺牲层102的其余部分的工艺可以包括各向同性的湿法刻蚀。在同一湿法刻蚀工艺下，牺牲层102与电荷存储部分103-2相比具有更高的刻蚀选择比，因此电荷存储部分103-2几乎没有被损坏。

在一些实施方式中，牺牲层102和电荷存储部分103-2可同时包括氮化硅，在保证电荷存储部分103-2的氮硅比例能够实现较佳的存储性能的情况下，可通过调节牺牲层102的氮和硅的比例，使得与电荷存储部分103-2包括的氮和硅的比例有较大差异，从而能够进行选择性的刻蚀。

在一些示例中，当牺牲层102和电荷存储部分103-2同时包括氮化硅时，还可对二者进行掺杂以改变元素种类，从而能够进行选择性的刻蚀。

回到图1，方法继续至操作S260，其中，可将暴露的电荷存储部分的至少一部分氧化为阻挡部分，图8示出了对应的结构。

如图8所示，在一些示例中，在形成空隙112之后，可经由栅极狭缝(图8未示出)，通过热氧化过程和/或化学氧化过程将多个电荷存储部分103-2(例如氮化硅)的背离沟道孔110的一部分氧化为多个阻挡部分(例如氧化硅或氮氧化硅)以形成多个阻挡部分104和最终的存储部分103。例如，热氧化可包括原位蒸汽法，其使用氧气和氢气来产生蒸汽形式的水。示例性的，用于阻挡部分104的材料可包括氧化硅、氮化硅、氮氧化硅、诸如氧化铝或氧化铪的高K电介质材料。作为一种选择，沟道结构可包括硅-氧化物-氮化物-氧化物(SONO)结构。

本申请提供的制造方法在移除上述牺牲层102的其余部分之后可直接对电荷存储部分103-2进行氧化，可减少过多的刻蚀工艺导致电荷存储部分103-2的质量受损。

在一些实施例中，如图9所示，在形成凹陷111之后，可在凹陷111的内壁和介质层111上先形成将阻挡层104'，形成的阻挡层104'往往在垂直于衬底的方向(Z方向)，上占据一定空间使得在后续步骤形成的栅极层对垂直空间的利用率降低，从而使得堆叠结构的层数减少，导致存储容量下降。

如图10所示，在一些实施方式中，在形成阻挡部分104之后，可在合适的步骤中经由栅极狭缝(图10未示出)在空隙112(图8)内填充导电层108。作为一个示例，导电层108可作为三维存储器的栅极层。

示例性的，用于形成导电层108的材料包括导电材料，导电材料可包括W、Co、Cu、Al、Ti、Ta、TiN、TaN、Ni、掺杂硅、硅化物(例如NiSix、WSix、CoSix、TiSix)或其任何组合。

本申请的一些实施方式通过先在凹陷111中形成电荷存储部分103-2，其在z方向上的尺寸与导电层108在Z方向的尺寸可相同，然后氧化电荷存储部分103-2的至少一部分用于形成阻挡部分104，该阻挡部分104在Z方向上的尺寸与导电层108在Z方向的尺寸可相同，将不占据导电层108的垂直空间。在相同的堆叠高度下，可堆叠更多层数的介质101层和导电层108，从而增大存储容量。而且，通过氧化电荷存储部分103-2形成的阻挡部分104的薄膜致密性和均匀性较佳，可有效减少电荷的泄露。

在一些实施方式中，还可在栅极狭缝(图中未示出)中形成绝缘层以及在绝缘层上形成导电通道，其中，绝缘层可用于将导电层108和导电通道电隔离，导电通道可作为公共源极线电连接的引出通道。

本申请实施方式的另一方面提供一种三维存储器100，如图11所示，三维存储器100包括：衬底(图11未示出)、形成于衬底上的堆叠结构109以及形成于堆叠结构109中的沟道结构119。其中，堆叠结构109包括交替堆叠的介质层101和导电层108，导电层108可作为栅极层，在栅极层与沟道结构119的交叉处可形成存储单元。作为一个示例，介质层101可包括氧化硅，导电层108可包括W。

再次参考图11，沟道结构119可包括垂直穿过堆叠结构109的第一部分120和在设置在相邻的介质层101之间的多个第二部分121，每个相邻介质层101之间的第一部分120和第二部分121可保持连接。

在一些示例中，第二部分121包括多个分立的阻挡部分104和多个分立的存储部分103，其中，阻挡部分104可覆盖相应的导电层108的面向第一部分120的侧壁，存储部分103可覆盖相应的阻挡部分104的面向第一部分120的侧壁。

在一些示例中，阻挡部分104和存储部分103在Z方向上的尺寸与导电层108在相同方向的尺寸相同，从而在Z方向上，阻挡部分可直接与相邻的介质层101的内表面接触。因此，阻挡部分104将不占据导电层108在Z方向的垂直空间。在相同的堆叠高度下，可堆叠更多层数的介质101层和导电层108，从而增大存储容量。

在三维存储器件的操作期间，存储部分103一方面可以防止其存储的电荷在相邻的存储单元之间扩散，减少存储部分103的电荷损失，增强三维存储器的数据保留能力；另一方面可以改善由于电场分布不均匀导致的存储单元的耦合效应，提高三维存储器件的可靠性。

在一些示例中，第一部分120包括在所介质层101和存储部分103的侧壁上依次层叠的隧穿层、沟道层和电介质芯(图中未示出)。

示例性的，阻挡部分104可包括氧化硅或氮氧化硅，其可以减少电荷的泄漏；存储部分103可包括氮化硅，其能够捕获和存储电荷，该电荷可通过隧穿层(图中未示出)隧穿到沟道层(图中未示出)中并且可以在沟道层(图中未示出)中传输。在一些实施例中，隧穿层(图中未示出)可包括氧化硅，沟道层(图中未示出)可包括用于促进电荷传输的多晶硅层。

在一些示例中，三维存储器100还包括栅极狭缝结构(图11未示出)，其包括在贯穿堆叠结构109形成的栅极狭缝中填充的绝缘层和导电通道。其中，绝缘层可用于将导电层108和导电通道电隔离，导电通道可作为公共源极线电连接的引出通道。

实施方式二

当牺牲层102与电荷存储部分103-2同时包括氮化硅时，采用刻蚀工艺移除牺牲层102的其余部分时，一些实施方式可通过增大牺牲层102与电荷存储部分103-2的材料差异来选取合适的刻蚀工艺。在一些实施方式中，还可通过在电荷存储部分103-2和牺牲层102之间形成与二者材料有差异的刻蚀停止层，从而将电荷存储部分103-2和牺牲层隔开。

图12示出了根据实施方式二的三维存储器的制造方法300的流程图。根据该实施方式二的存储器制造方法包括操作S210、S220和S230，如图12所示。该实施方式二中的S210、S220和S230与上述实施方式一中的在衬底上形成堆叠层、贯穿堆叠层形成沟道孔110(图2)的步骤以及经由沟道孔110去除牺牲层102的至少一部分以形成凹陷111的过程相同，因此省略了对其的详细描述。

如图12所示，操作继续至S340，可在牺牲层的位于凹陷的侧壁的部分上形成刻蚀停止层。

如图13所示，可采用合适的沉积工艺例如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或其任何组合的薄膜沉积工艺在牺牲层102和介质层101暴露于沟道孔110的壁上形成初始刻蚀停止层130'，初始刻蚀停止层130'与牺牲层102的材料具有一定差异。然后，如图14所示，可去除初始刻蚀停止层130'的位于介质层101的壁上的部分，从而在凹陷111中的牺牲层102的侧壁上形成刻蚀停止层130。

在一些示例中，可通过刻蚀工艺去除初始刻蚀停止层130'的位于介质层101的壁上的部分，其中，初始刻蚀停止层130'相对于介质层101具有预定范围的刻蚀选择比，刻蚀选择比的范围例如可为2500～1000:1。由于较高的刻蚀选择比，在刻蚀初始刻蚀停止层130'时，暴露于刻蚀环境中的介质层101损失较少。

在一些实施方式中，经由沟道孔110的刻蚀工艺在一定程度上会给沟道孔110的侧壁的介质层101带来刻蚀损失，造成沟道孔110的径向尺寸增大，在一定存储面积下，沟道孔110的数量将会减少，从而降低了存储密度。

在一些示例中，介质层101包括氧化硅，初始刻蚀停止层130'包括多晶硅，第一刻蚀选择比可为1000。相较于初始刻蚀停止层130'为其它较低刻蚀选择比的材料，初始刻蚀停止层130'包括多晶硅时，沿沟道孔110的侧壁的介质层101的损失相对减少，能够减少经由沟道孔110的刻蚀工艺带来的存储密度的损失。

在一些示例中，通过调整刻蚀条件，第一刻蚀选择还可为1500。

回到图12，操作继续至S350，可在凹陷内形成电荷存储部分，其中，电荷存储部分覆盖刻蚀停止层的侧壁。

在一些实施方式中，如图15所示，可在形成刻蚀停止层130之后，采用合适的薄膜沉积工艺在凹陷(图中未示出)内和介质层101的沿沟道孔110的侧壁上形成存储层103-1，其形成材料包括氮化硅、氮氧化硅、硅或其任何组合。然后，去除存储层103-1的位于介质层101的侧壁上的部分，从而形成如图16所示的多个分立的电荷存储部分103-2，其中，电荷存储部分103-2可覆盖刻蚀停止层130的面向沟道孔110的侧壁。电荷存储部分103-2能够存储电荷以执行存储操作，因此对存储层103-1的薄膜质量要求较高。在一些示例中，为了形成粗糙度低且致密度高的存储层103-1，通常采用原子级别的沉积工艺，例如原子层沉积工艺。

在三维存储器件的操作期间，该多个分立的电荷存储部分103-2一方面可减少存储在其中的电荷沿着Z方向在相邻的存储单元之间扩散，从而减少存储层103-1的电荷损失，增强三维存储器的数据保留能力。另一方面可以改善由于电场分布不均匀导致的存储单元的耦合效应，提高三维存储器件的可靠性。

在一些示例中，如图17所示，在形成多个电荷存储部分103-2之后，在电荷存储部分103-2和介质层101的侧壁径向地朝向沟道孔110的中心依次沉积隧穿层105、沟道层106和电介质芯107。

在一些示例中，可采用与实施方式一相同的沉积工艺和材料形成隧穿层105、沟道层106和电介质芯107，在此不做赘述。

回到图12，操作继续至S360，可去除牺牲层的其余部分，以暴露刻蚀停止层。

在一些实施例中，可在堆叠层中形成贯穿堆叠的介质层101和牺牲层102的栅极狭缝(图中未示出)。然后经由栅极狭缝分别去除牺牲层102的其余部分，从而在背离沟道孔的一侧暴露刻蚀停止层130。

如图18所示，在去除牺牲层102的其余部分时，可采用合适的刻蚀工艺，使得牺牲层102相较于刻蚀停止层130具有更高的刻蚀选择比，从而在刻蚀去除牺牲层102时可停止于刻蚀停止层130的背离沟道孔110的一个表面。同时，也可暴露介质层101的顶表面和底表面的其余部分，从而相邻的介质层101及其之间的刻蚀停止层130形成了与栅极狭缝垂直且相通的空隙112。

回到图12，操作继续至S370，可将刻蚀停止层氧化为阻挡部分的至少一部分。

在一些实施方式中，刻蚀停止层130例如包括多晶硅，如图18和19所示，可经由栅极狭缝(图中未示出)通过例如包括臭氧的化学氧化工艺将刻蚀停止层130氧化为多个阻挡部分104(例如，氧化硅)。与刻蚀停止层130包括氮化硅的一些实施方式相比较，在相近的氧化温度下，在刻蚀停止层130包括多晶硅的一些实施方式中，刻蚀停止层130的氧化速率相对较高，氧化速率的比值范围为400-800:1。

在一些实施方式中，如图20所示，刻蚀停止层130例如包括多晶硅，可将刻蚀停止层130和电荷存储部分103-2的一部分氧化为阻挡部分104。例如，可通过合适的氧化工艺将刻蚀停止层130氧化为阻挡部分104的一部分，同时将与刻蚀停止层130接触的电荷存储部分103-2的一部分氧化为阻挡部分104的其余部分，从而形成最终的存储部分103。

在一些实施方式中，在形成多个阻挡部分104之后，可在合适的步骤中经由栅极狭缝在空隙内填充导电层，导电层可作为三维存储器的栅极层。

在一些实施方式中，可在去除牺牲层102的其余部分之后，采用合适的刻蚀工艺去除刻蚀停止层130，以在背离沟道孔110的一侧暴露电荷存储部分103-2，然后可通过热氧化过程和/或化学氧化过程将电荷存储部分103-2的至少一部分氧化为阻挡部分104，例如，热氧化可包括原位蒸汽法，其使用氧气和氢气来产生蒸汽形式的水。实施方式二的三维存储器制造方法形成的器件结构可与实施方式一的三维存储器100的结构相同，在此不做具体描述。

以上描述仅为本申请的实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的保护范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离技术构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。