具体实施方式

可能需要在导电结构之间具有空隙以缩减或甚至去除导电结构之间的电容耦合和/或其它串扰机制。一些实施例包含在导电结构之间具有空隙的集成式组合件。一些实施例包含形成集成式组合件的方法。参考图5到20描述实例实施例。

参考图5，构造(集成式组合件、集成式结构)10包含交替的第一层级14与第二层级16的竖直堆叠12。第一层级14包括第一材料60，且第二层级16包括第二材料62。第一材料和第二材料可包括任何合适的组成物，且相对于彼此具有不同组成物。在一些实施例中，第一材料60可包括二氧化硅、基本上由二氧化硅组成或由二氧化硅组成；且第二材料62可包括氮化硅、基本上由氮化硅组成或由氮化硅组成。层级14和16可具有任何适合厚度；且可具有彼此相同的厚度，或具有相对于彼此不同的厚度。在一些实施例中，层级14和16可具有从约10纳米(nm)到约400nm范围内的竖直厚度。在一些实施例中，层级14和16可具有介于从约10nm到约50nm范围内的竖直厚度。在一些实施例中，第一和第二层级14和16可具有从约15nm到约40nm的范围内、从约15nm到约20nm的范围内等等的竖直厚度。堆叠12内可存在任何合适数量的层级14和16。在一些实施例中，堆叠内可存在多于10个层级，堆叠内可存在多于50个层级，堆叠内可存在多于100个层级等等。

堆叠12被展示为由源结构17支撑(形成于其上方)，所述源结构又由基底18支撑(形成于其上方)。

源结构17可对应于参考图1到4描述的源结构214和/或360，且可以是线路、宽阔区或任何其它合适的配置。源结构17可包括任何合适的材料，且在一些应用中，可在含金属材料(例如，硅化钨)上方包括导电掺杂半导体材料(例如，导电掺杂硅)。

基底18可包括半导体材料；且可例如包括单晶硅、基本上由单晶硅组成或由单晶硅组成。基底18可称为半导体衬底。术语“半导体衬底”意指包括半导体材料的任何构造，包含但不限于整体半导体材料，例如(单独或在包括其它材料的组合件中的)半导体晶片，及(单独或在包括其它材料的组合件中的)半导体材料层。术语“衬底”指代任何支撑结构，包含但不限于上文描述的半导体衬底。在一些应用中，基底18可对应于含有与集成电路制造相关联的一或多种材料的半导体衬底。此类材料可包含例如耐火金属材料、阻隔材料、扩散材料、绝缘体材料等中的一或多种。

间隙经设置于堆叠12与源结构17之间。利用间隙以指示其它组件和材料可设置于堆叠12与源结构17之间。此类其它组件和材料可包括额外堆叠水平面、源极侧选择栅极(SGS)等。类似地，间隙经设置于源结构17与基底18之间，以指示其它组件和材料可设置于源结构17与基底18之间。

参考图6，开口64经形成以延伸通过堆叠12。开口64具有沿着第一和第二材料60及62延伸的侧壁65。图6中或图6之后的图中的任一个中未展示基底18(图5)，以便缩减图的大小。应理解，基底将保持在图6的组合件10中且保持在图6之后的图中所展示的组合件中。

图6A是图6的过程阶段处的贯穿组合件10的区的层级14中的一个的俯视图，且展示从上方检视时，开口64可具有封闭形状(圆形，椭圆形，方形或其它多边形等)。在所说明的实施例中，当从上方检视时，开口64是圆形。沿着图6的横截面的侧壁65是连续侧壁65的部分，如由图6A的俯视图所展示。侧壁65可被称作开口的外围侧壁，或开口的外围侧壁表面。可以可互换地利用术语“外围侧壁”和“外围侧壁表面”。一个术语或另一个术语的利用可提供本公开内的语言变化以简化所附权利要求书内的前例基础。

开口64可表示在图6和6A的过程阶段处形成的大量基本上相同的开口。术语“基本上相同”意味着在合理的制造和测量公差内相同。

参考图7和7A(其中图7A为贯穿图7的层级14中的一个的俯视图)，沿着外围侧壁65形成内衬20以为开口64加衬。所述内衬包括内衬材料。内衬材料可在随后处理中充当蚀刻终止层，且可包括任何合适组成物。在一些实施例中，内衬材料可以是含碳材料。举例来说，内衬材料可包括碳以及硅、氧及氮中的一或多个，基本上由碳以及硅、氧及氮中的一或多个组成，或由碳以及硅、氧及氮中的一或多个组成。在一些实施例中，内衬材料可包括SiOC，基本上由SiOC组成，或由SiOC组成，其中化学式指示主要成分而非特定化学计量；且其中碳以在从约1原子％(at％)到约50at％的范围内的浓度存在。在一些实施例中，碳可以在从约4at％到约20at％的范围内的浓度存在于SiOC中。在一些实施例中，内衬材料可包括SiC，基本上由SiC组成，或由SiC组成，其中化学式指示主要成分而非特定化学计量；且其中碳以在从约1at％到约50at％的范围内的浓度存在。在一些实施例中，碳可以在从约4at％到约20at％的范围内的浓度存在于SiC中。在一些实施例中，内衬材料可包括SiNC，基本上由SiNC组成，或由SiNC组成，其中化学式指示主要成分而非特定化学计量；并且其中碳以在从约百万分之一(1ppm)到约5at％的范围内的浓度存在。在一些实施例中，内衬材料可包括一或多种金属(例如，钨和钌中的一种或两种)，基本上由一或多种金属组成，或由一或多种金属组成。

内衬20可包括任何合适厚度。在一些实施例中，此类厚度可在从约1nm到约12nm的范围内；在从约2nm到约4nm的范围内；等等。

尽管内衬20展示为具有单个均质组成物，但是在其它实施例中(未展示)，内衬20可包括具有两种或更多种不同组成物的层合物。

内衬20可被视为沿着第一层级14具有第一区24，并且沿着第二层级16具有第二区26。

内衬20可被称作第一内衬。

沿着内衬20(邻近内衬20)形成高k介电材料(介电阻隔材料)28。介电阻隔材料28可被视为邻近开口64的侧壁65，即使其在经展示实施例中与侧壁通过内衬20间隔开。术语“高k”意味着大于二氧化硅的介电常数的介电常数。在一些实施例中，高k介电材料28可包括以下各者中的一或多种、基本上由以下各者中的一或多种组成或由以下各者中的一或多种组成：氧化铝(AlO)，氧化铪(HfO)，硅酸铪(HfSiO)，氧化锆(ZrO)和硅酸锆(ZrSiO)；其中化学式指示主要成分而非特定化学计量。

高k介电材料28具有基本上均一的厚度，其中术语“基本上均一”意味在制造和测量的合理公差内为均一的。高k介电材料28可形成为任何合适厚度；且在一些实施例中，可形成为在从约1nm到约5nm的范围内的厚度。

沿着介电阻隔材料28形成电荷阻挡材料34。电荷阻挡材料34可包括任何合适的组成物；且在一些实施例中，可包括氮氧化硅(SiON)和二氧化硅(SiO₂)中的一个或两个、基本上由氮氧化硅和二氧化硅中的一个或两个组成或由氮氧化硅和二氧化硅中的一个或两个组成。

邻近电荷阻挡材料34形成电荷存储材料38。电荷存储材料38可包括任何合适的组成物。在一些实施例中，电荷存储材料38可包括一或多种电荷俘获材料；例如氮化硅、氮氧化硅、导电纳米点等中的一或多个。举例来说，在一些实施例中，电荷存储材料38可包括氮化硅、基本上由氮化硅组成或由氮化硅组成。

电荷存储材料38在图7的所说明的实施例中具有平坦配置。术语“平坦配置”意味材料38具有基本上连续厚度且与波状相反地基本上竖直地笔直延伸。

栅极介电材料(即，隧穿材料，电荷传递材料)42邻近电荷存储材料38形成。栅极介电材料42可包括任何合适的组成物。在一些实施例中，栅极介电材料42可包括例如二氧化硅、氮化硅、氮氧化硅、氧化铝、氧化铪、氧化锆等中的一或多个。栅极介电材料42可经带隙设计以实现所需电性质；且因此可包括两种或更多种不同材料的组合。

沟道材料44邻近栅极介电材料42形成，且沿着(穿过)堆叠12竖直地延伸。沟道材料44包括半导体材料；且可包括任何合适的组成物或组成物组合。举例来说，沟道材料44可包括硅、锗、III/V半导体材料(例如磷化镓)、半导体氧化物等中的一或多个；其中术语III/V半导体材料是指包括选自周期表的第III和第V族(其中第III和第V族是旧术语，且目前称为第13和第15族)的元素的半导体材料。在一些实施例中，沟道材料44可包括硅、基本上由硅组成或由硅组成。

绝缘材料36邻近沟道材料44形成，且填充开口64(图6)的剩余部分。绝缘材料36可包括任何合适的组成物；且在一些实施例中，可包括二氧化硅，主要由二氧化硅组成，或由二氧化硅组成。

在图7和7A的所说明的实施例中，沟道材料44经配置为环绕绝缘材料36的环圈。沟道材料的此类配置可被视为包括中空沟道配置，其中绝缘材料36设置于环圈状沟道配置中的“中空”内。在其它实施例(未展示)中，沟道材料可被配置为实心柱配置。

在图7的横截面视图中，沟道材料44经展示为与源结构17电耦合。可运用任何合适配置来完成此类电耦合。举例来说，在一些实施例中，沟道材料44可直接接触源结构17。

参考图8和8A(其中图8A为贯穿图8的层级14中的一个的俯视图)，狭缝66经形成为延伸通过堆叠12。在一些实施例中，狭缝66可用以将存储器块区彼此分离。

参考图9，去除第二材料62(图8)以沿着第二层级16(即，在第一层级14之间)留下空隙30。空隙30可被称作第一空隙。

空隙30可运用任何合适的工艺来形成，所述工艺相对于材料60和20选择性地去除材料62(图8)。在一些实施例中，此类工艺可利用流动到狭缝66中的蚀刻剂(例如，热磷酸)。

内衬20的第二区26通过空隙30暴露。

参考图10，去除内衬20的经暴露第二区26(图9)。此类去除可包括任何合适处理。在一些实施例中，所述去除可包括氧化内衬的经暴露区(例如，将此类区暴露于O₂、H₂O₂、O₃等中的一或多个)，随后为运用合适的化学/条件(例如，适当蚀刻剂)来去除经氧化区。在一些实施例中，内衬20的去除利用包括HF的蚀刻剂，层级14的绝缘材料60包括二氧化硅，且所述蚀刻剂薄化层级14的绝缘材料60(即，竖直地扩展空隙30)。

内衬20的第二区26的去除沿着层级16暴露介电阻隔材料28。

参考图11，导电材料54形成于空隙30内以为空隙加衬，且在经展示实施例中，所述导电材料经形成为直接抵靠高k介电材料28。导电材料54可包括任何合适的导电组成物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组成物(例如，金属硅化物、金属氮化物、金属碳化物等)，和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多个。在一些实施例中，导电材料54可包括一或多种金属氮化物(例如，可包括氮化钛、氮化钨等)。

参考图12，导电材料52形成于经加衬空隙30内。导电材料52可包括任何合适的导电组成物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组成物(例如，金属硅化物、金属氮化物、金属碳化物等)，和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多个。在一些实施例中，导电材料52可包括一或多种金属(例如，可包括钨)。

导电材料52在组成上不同于导电材料54。在一些实施例中，材料52可被称作导电芯材料(或含金属芯材料)，且材料54可被称作导电内衬材料(或含金属氮化物内衬材料)。导电内衬材料54沿着导电芯材料52的外围。

参考图13，运用适当蚀刻(例如，各向异性蚀刻)从狭缝66内去除材料52和54。材料52和54的其余的区经配置为导电结构32，其中此类导电结构在空隙30(图9)内且沿着层级16。层级16可被视为图13的过程阶段处的导电层级，其中此类导电层级包括导电结构32。在图13的过程阶段处，在竖直堆叠12中，导电层级16与绝缘层级14交替。

导电结构32具有邻近介电阻隔材料28的近侧区56，且具有与近侧区56呈相对关系的远侧区58。在一些实施例中，导电结构32的近侧区56可被视为具有邻近沟道材料44(且在所展示的实施例中，直接抵靠介电阻隔材料28)的近端57，且导电结构32的远侧区58可被视为具有邻近狭缝66的远端59。

导电层级16可被视为NAND配置的存储器单元层级(在本文中又称为字线层级)。NAND配置包含存储器单元串(即，NAND串)，其中串中的存储器单元的数目由竖直堆叠的层级16的数目确定。NAND串可包括任何合适数目个存储器单元层级。举例来说，NAND串可具有8个存储器单元层级、16个存储器单元层级、32个存储器单元层级、64个存储器单元层级、512个存储器单元层级、1024个存储器单元层级等。指示堆叠12竖直地延伸超出所说明区，以展示可能存在比图13的图中所具体说明的竖直堆叠的层级更多的竖直堆叠的层级。

NAND存储器单元40包括介电阻隔材料28、电荷阻挡材料34、电荷存储材料38、栅极介电材料42和沟道材料44。所说明的NAND存储器单元40形成存储器单元的竖直延伸串的一部分。此类串可表示在NAND存储器阵列的制造期间形成的大量基本上相同NAND串(术语“基本上相同”意指在制造和测量的合理公差内相同)。

NAND存储器单元40中的每一个包含沿着导电层级16的导电结构32内的控制栅极区72。控制栅极区72包括类似于上文参考图1到4所描述的控制栅极的控制栅极。导电结构32还包括邻近(靠近)控制栅极区72的区74。所述区74可被称作布线区(字线区)。控制栅极区72包含导电结构32的近侧区56，且布线区74包含导电结构32的远侧区58。

参考图14，去除第一材料60(图13)以沿着层级14形成第二空隙76(即，留下第二空隙76)，且在所展示实施例中，在形成第二空隙76期间去除内衬20(图9)的第一区24(图9)。第二空隙76竖直处于导电结构32之间。

参考图15，绝缘内衬78形成于空隙76内以为空隙76加衬。内衬76包含沿着导电结构32的远端59延伸的区80。

绝缘内衬78可包括任何合适组成物；且在一些实施例中，可包括二氧化硅、氮氧化硅及氮化硅中的一或多个、基本上由二氧化硅、氮氧化硅及氮化硅中的一或多个组成或由二氧化硅、氮氧化硅及氮化硅中的一或多个组成。在一些实施例中，内衬78可被称作包括SiO、SiN及SiON中的一或多个，基本上由SiO、SiN及SiON中的一或多个组成或由SiO、SiN及SiON中的一或多个组成，其中化学式指示主要组成物而非特定化学计量。

绝缘内衬78可经形成为任何合适厚度，且在一些实施例中，可经形成为在从约1nm到约10nm的范围内的厚度、在从约2nm到约4nm的范围内的厚度等等。

牺牲材料82形成于经加衬空隙76内且形成在导电结构32的远端59上方。牺牲材料82可包括任何合适的组成物，且在一些实施例中，可包括硅、基本上由硅组成或由硅组成。硅可呈任何合适结晶形式(例如，单晶、多晶、非晶等中的一或多个)，且在其中可或可不具有掺杂剂(例如，磷，砷，硼等)。

参考图16，牺牲材料82凹陷以沿着导电结构32的远端59暴露绝缘内衬78的区80。

参考图17，去除内衬78的经暴露区80(图16)以暴露导电结构32的远端59。在所展示的实施例中，经暴露远端59包含含金属芯材料52的经暴露区和含金属内衬材料54的经暴露区。在一些实施例中，芯材料52可被视为经配置为芯83，且内衬材料54可被视为经配置为内衬85，且远端59可被视为包含芯83和内衬85的经暴露区。

在一些实施例中，内衬85中的每一个可被视为围绕相关联芯83的近端87，且使得暴露相关联芯的远端89。图17的横截面视图展示所说明内衬85，其各自具有直接抵靠芯83中的相关联的芯的第一表面91且具有与第一表面91呈相对关系的第二表面93。导电结构32的远侧区58包含内衬85的一对经暴露区段84和86。区段84是在芯83中的相关联的芯上方，且区段86是在芯83中的相关联芯下方。导电结构32的远侧区58还包含芯83中的相关联的芯的经暴露远端89。

参考图18，去除牺牲材料82(图17)的剩余部分以打开(重新打开)空隙76。经重新打开的空隙76可被视为具有沿着狭缝66的端部区88。在一些实施例中，牺牲材料82可包括硅，且可利用四甲基氢氧化铵来去除所述牺牲材料。

绝缘内衬78直接抵靠导电内衬85的第二表面93的区。在一些实施例中，导电内衬85可包括金属氮化物，且绝缘内衬78可被称作直接抵靠此类导电内衬的含金属氮化物第二表面93。

参考图19，绝缘材料90形成于狭缝66内。绝缘材料90可通过任何合适的沉积工艺(例如，原子层沉积，化学气相沉积等)形成。绝缘材料90可包括任何合适的组成物；且在一些实施例中，可包括SiO、SiON和SiN中的一或多个，其中化学式指示主要成分而非特定化学计量。因此，在一些实施例中，绝缘材料90可包括二氧化硅、氮氧化硅和氮化硅中的更多者，基本上由二氧化硅、氮氧化硅和氮化硅中的更多者组成或由二氧化硅、氮氧化硅和氮化硅中的更多者组成。

相对于绝缘内衬78沿着结构32的导电材料52和54选择性地形成绝缘材料90。出于理解本公开和所附权利要求书的目的，如果第一材料比第三材料更快地形成在第二材料上，那么第一材料被视为相对于第三材料选择性地形成于第二材料上；这可包含但不限于相对于第三材料在第二材料上形成第一材料具有100％选择性的工艺。

绝缘内衬78可被视为具有面向空隙76的外表面95。在所说明的实施例中，绝缘材料90基本上不沿着绝缘内衬78的外表面95。在一些实施例中，可能不存在抵靠绝缘内衬78的外表面95的绝缘材料90。在其它实施例中，沿着绝缘内衬78的外表面95可存在一些绝缘材料90，且不完全闭合导电结构32之间的空隙76。

在一些实施例中，绝缘内衬78包括二氧化硅，且沿着绝缘内衬78的二氧化硅形成阻碍材料(在本文中也称为中毒材料)，以排除随后在绝缘内衬78的表面上形成绝缘材料90。可通过运用任何合适物质处理绝缘内衬78来形成阻碍材料(中毒材料)；且在一些实施例中，所述处理可包括将绝缘内衬暴露于以下各者中的一或多个：N,N二甲基氨基三甲基硅烷，双(N,N-二甲氨基)二甲基硅烷，乙二胺，1-三甲基硅烷基吡咯烷，1-三甲基硅烷基吡咯，3,5-二甲基-1-三甲基硅烷基，及R1-(C-OH)-R2；其中R1及R2是有机部分。

绝缘材料90横跨空隙76的端部区88延伸，且可被视为覆盖空隙的端部区88。空隙76的剩余部分保持在绝缘层级14内。

图19的层级16可被视为导电层级(存储器单元层级)，其中此类导电层级包括导电结构32。在图19的过程阶段处，在竖直堆叠12中，导电层级16与绝缘层级14交替。

导电结构32具有接近沟道材料44的近侧区56，且具有相比于近侧区56更远离沟道材料44的远侧区58。

绝缘层级14可被视为在竖直相邻的导电结构32的近侧区56之间竖直地具有第一区68，且在竖直相邻的导电结构的远侧区58之间具有第二区70。空隙76横跨第一区和第二区68及70延伸。在一些实施例中，绝缘内衬78可被视为沿着导电结构32的近侧区56且不沿着远侧区58；且因此可被视为沿着绝缘层级14的第一区68且不沿着第二区70。

在一些实施例中，图19的空隙76中的每一个可被视为在沿着图19的横截面的四边区域92内。绝缘内衬78是沿着四边区域的四侧中的三侧，且绝缘材料90是沿着四边区域的第四侧。

图19的配置包含上文参考图13所描述的NAND存储器单元40。NAND存储器单元40中的每一个在导电层级16(即，与导电结构32相关联)内包含控制栅极区72。控制栅极区72包括类似于上文参考图1到4所描述的控制栅极的控制栅极。导电结构32包括邻近(靠近)控制栅极区72的布线(字线)区74。

本文中所描述的处理可在交替的绝缘层级和导电层级(14和16)的高堆叠12的狭缝66内有利地形成绝缘材料90，而不夹捏导电层级16内的导电结构32之间的空隙76。举例来说，图20展示高堆叠12的区，且展示绝缘材料90可从底部到顶部填充所述堆叠，而不夹捏空隙76。高堆叠可包括任何合适数量的导电层级16；且在一些实施例中，可包括16个导电层级16、32个导电层级16、64个导电层级16、128个导电层级16等。

源极侧选择栅极(SGS)装置以图解方式经说明为沿着从沟道材料44延伸到源结构17的导电触点。SGS装置可具有任何合适配置。

图19和20的配置可为存储器布置的最终结构(例如，经配置以包含NAND存储器的组合件)。

在操作中，电荷存储材料38(图19)可经配置以将信息存储在本文中所描述的各种实施例的存储器单元40中。存储在个别存储器单元中的信息的值(其中术语“值”表示一个位或多个位)可基于存储在存储器单元的电荷存储区中的电荷量(例如电子的数目)。可至少部分地基于施加于相关联栅极72(图19)的电压的值和/或基于施加于沟道材料44的电压的值来控制(例如增大或减小)个别电荷存储区内的电荷量。

隧穿材料42(图19)形成存储器单元40的隧穿区。此类隧穿区可经配置以实现电荷存储材料38(图19)与沟道材料44之间的电荷(例如电子)的所需迁移(例如传输)。隧穿区可经配置(即，设计)以实现选定的准则，例如但不限于等效氧化物厚度(EOT)。EOT根据代表性物理厚度来量化隧穿区的电性质(例如电容)。举例来说，EOT可定义为在忽略泄漏电流和可靠性问题的情况下具有与给定电介质相同的电容密度将需要的理论二氧化硅层的厚度。

电荷阻挡材料34(图19)可提供用于阻止电荷从电荷存储材料38流到相关联栅极72的机构。

介电阻隔材料(高k材料)28(图19)可用以阻止电荷载流子从栅极72朝向电荷存储材料38的反向隧穿。在一些实施例中，可将介电阻隔材料28视为形成存储器单元40内的介电阻隔区。

上文所论述的组合件和结构可以在集成电路内利用(其中术语“集成电路”指由半导体衬底支撑的电子电路)；并且可并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和应用专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一个：例如相机、无线装置、显示器、芯片组、机顶盒、游戏、照明系统、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等等。

除非另外指定，否则本文中所描述的各种材料、物质、组成物等可通过现在已知或待开发的任何合适的方法形成，所述方法包含例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等。

术语“介电”及“绝缘”可用于描述具有绝缘电学性质的材料。所述术语在本公开中被视为同义的。在一些情况下利用术语“介电”和在其它情况下利用术语“绝缘”(或“电绝缘”)可在本公开内提供语言变化以简化所附权利要求书内的前提基础，而非用于指示任何显著化学或电学差异。

术语“电连接”和“电耦合”均可用于本公开中。所述术语被视为同义的。在一些情况中利用一个术语且在其它情况中利用另一术语可能是为了在本公开内提供语言变化以简化所附权利要求书内的前提基础。

图式中各种实施例的特定定向仅出于说明的目的，且在一些应用中，实施例可相对于所展示定向旋转。本文中所提供的描述和所附权利要求书涉及在各种特征之间具有所描述关系的任何结构，无关于结构是处于图式的特定定向还是相对于此类定向旋转。

除非另外规定，否则附图说明的横截面视图仅展示横截面的平面内的特征，且不展示横截面的平面后面的材料，以便简化图式。

当结构被称作“在另一结构上”、“与另一结构相邻”或“抵靠另一结构”时，所述结构可直接在所述另一结构上或还可能存在中介结构。相反地，当结构被称作“直接在另一结构上”、“与另一结构直接相邻”或“直接抵靠另一结构”时，不存在中介结构。术语“正下方”、“正上方”等不指示直接物理接触(除非以其它方式明确地陈述)，而是替代地指示直立对准。

结构(例如，层、材料等)可被称为“竖直延伸”，以指示结构通常从下伏基底(例如，衬底)朝上延伸。竖直延伸的结构可或可不相对于基底的上表面基本上正交延伸。

一些实施例包含一种具有交替的绝缘层级与导电层级的竖直堆叠的集成式组合件。导电层级包含导电结构。沟道材料竖直地延伸通过所述堆叠。导电结构具有接近沟道材料的近侧区，且具有相比于近侧区更远离沟道材料的远侧区。绝缘层级在相邻导电结构的近侧区之间竖直地具有第一区，且在相邻导电结构的远侧区之间竖直地具有第二区。空隙是在绝缘层级内且横跨第一区和第二区的部分延伸。绝缘层级包含沿着导电结构的近侧区且不沿着导电结构的远侧区的绝缘内衬。绝缘内衬在绝缘内衬的与导电结构相对的侧上具有外表面。外表面面向空隙。绝缘材料延伸通过所述堆叠且直接沿着导电结构的远侧区。绝缘材料覆盖空隙的端部且基本上不沿着绝缘内衬的外表面。

一些实施例包含一种形成集成式组合件的方法。堆叠经形成为具有沿着竖直方向的交替的第一及第二层级。第一层级包括第一材料，且第二层级包括第二材料。开口经形成为延伸通过所述堆叠。电荷存储材料、隧穿材料和沟道材料形成于开口内。狭缝形成为延伸穿过堆叠。蚀刻剂流动到狭缝中以去除第二材料且在第一层级之间留下第一空隙。导电结构形成于第一空隙内。导电结构具有邻近沟道材料的近端，且具有邻近狭缝的远端。去除第一材料以在导电结构之间留下第二空隙。绝缘内衬形成于第二空隙内以为第二空隙加衬。绝缘内衬的区是沿着导电结构的远端。牺牲材料沿着导电结构的远端形成于经加衬第二空隙内且形成在绝缘内衬的区上方。牺牲材料凹陷以沿着导电结构的远端暴露绝缘内衬的区。去除绝缘内衬的经暴露区以暴露导电结构的远端。去除牺牲材料以重新打开第二空隙。经重新打开的第二空隙具有沿着狭缝的端部区。绝缘材料形成于狭缝内。绝缘材料相对于绝缘内衬沿着导电材料选择性地形成，且横跨经重新打开的第二空隙的端部区来延伸。

一些实施例包含一种形成集成式组合件的方法。形成交替的第一层级与第二层级的竖直堆叠。第一层级包括第一材料，且第二层级包括第二材料。开口经形成为延伸通过所述堆叠。第一内衬形成于开口内，以为开口加衬。第一内衬具有沿着第一层级的第一区和沿着第二层级的第二区。介电阻隔材料、电荷阻挡材料、电荷存储材料、隧穿材料及沟道材料形成于经加衬开口内。去除第二材料以在第一层级之间留下第一空隙，且暴露第一内衬的第二区。去除第一内衬的第二区，且接着导电结构形成于第一空隙内。导电结构具有邻近沟道材料的近端，且具有与近端呈相对关系的远端。去除第一材料以在导电结构之间留下第二空隙。运用绝缘内衬对第二空隙加衬。绝缘内衬具有围绕导电结构的远端延伸的区。牺牲材料形成于经加衬第二空隙内且形成在导电结构的远端上方。牺牲材料凹陷以沿着导电结构的远端暴露绝缘内衬的区。去除绝缘内衬的经暴露区以暴露导电结构的远端。去除牺牲材料以打开第二空隙，且接着沿着导电结构的经暴露远端且横跨第二空隙的端部形成绝缘材料。绝缘材料覆盖第二空隙的端部。

根据规定，已经就结构和方法特征以更具体或更不具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所展示和描述的具体特征，因为本文中所公开的装置包括实例实施例。因此，权利要求书具有如书面所说明的整个范围，且应根据等效物原则恰当地进行解释。