具体实施方式

存储器装置可为易失性或非易失性的。易失性存储器单元除非其被外部电源周期性地刷新，否则可能随时间推移而丢失其经编程状态。举例来说，DRAM存储器单元可被视为易失性存储器单元。非易失性存储器单元即使在没有外部电源的情况下也可在很长一段时间内维持其经编程状态。举例来说，NAND存储器单元可被视为非易失性存储器单元。一般来说，易失性存储器具有比非易失性存储器快的存取时间。在一些系统中，易失性和非易失性存储器可分别被称为“存储器”和“存储装置”。

计算系统通常包含主机系统可在实时操作期间使用的易失性存储器以及用于存储信息的非易失性存储器。有时，系统可能使用比正常存储装置更易失性的存储装置，例如，在使用人工智能(AI)软件或玩视频游戏时。在其它时间，系统可使用比正常存储装置更非易失性的存储装置，例如，在使用5G数据或流式传输高清视频时。为了处理具有较少总体存储器的那些情况，可能需要使系统的存储器的一部分为动态可配置的以充当易失性存储器或非易失性存储器。此系统可能够动态调整存储器和存储装置的大小以匹配系统的需要。这将适用于具有物理存储器限制的系统，例如移动装置。

一些存储器单元可用作易失性或非易失性存储器。举例来说，FeRAM存储器单元可用作非易失性存储器，因为其可在很长一段时间内维持其经编程状态。一些FeRAM存储器单元可具有快速存取时间且可用作易失性存储器。在另一实例中，一些电阻式RAM，例如，3DXP存储器，可包含可用作易失性存储器的FeRAM存储器单元。其它类型的存储器单元也可用作易失性或非易失性存储器。

描述包含具有存储器的存储器子系统的系统、装置和技术，所述存储器子系统可为可配置的以将易失性存储装置、非易失性存储装置或这两者提供到主机系统。存储器子系统可包含多个端口，其各自能够使用不同接口与主机系统通信。存储器子系统可为动态可配置的以基于主机系统的需求而执行不同功能。使用此存储器子系统，主机系统可动态调整随机存取存储器的大小和存储装置的大小以匹配主机系统的需要。在一些实例中，本文中所描述的存储器系统可包含：第一存储器子系统，其将非易失性存储装置提供到主机系统；第二存储器子系统，其将易失性存储装置提供到主机系统；以及第三存储器子系统，其为可配置的以将易失性存储装置或非易失性存储装置或这两者提供到主机系统。

首先在如参考图1所描述的存储器系统的上下文中描述本公开的特征。在如参考图2-4所描述的系统、子系统和流程图的上下文中描述本公开的特征。进一步通过如参考图5-6所描述的涉及具有选择性可介接的存储器子系统的存储器系统的设备图式和流程图来说明和描述本公开的这些和其它特征。

图1说明根据本文所公开的实例的支持具有选择性可介接的存储器子系统的存储器系统的系统100的实例。系统100可包含与存储器系统110耦合的主机系统105。

存储器系统110可为包含一或多个存储器阵列的任何装置或装置集合。举例来说，存储器系统110可为或包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、通用快闪存储装置(UFS)驱动器、嵌入式多媒体控制器(eMMC)驱动器、安全数字(SD)卡、硬盘驱动器(HDD)、双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)，或非易失性DIMM(NVDIMM)，以及其它可能性。

系统100可包含在计算装置中，所述计算装置例如台式计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如，飞机、无人机、火车、汽车或其它运输工具)、具有物联网(IoT)功能的装置、嵌入式计算机(例如，交通工具、工业设备或联网商业装置中包含的嵌入式计算机)，或包含存储器和处理装置的任何其它计算装置。

主机系统105可包含处理器芯片组和由处理器芯片组执行的软件堆叠。处理器芯片组可包含一或多个核心、一或多个高速缓存器(例如，主机系统105本地的或包含在所述主机系统中的存储器)、存储器控制器(例如，NVDIMM控制器)和存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统105可使用存储器系统110，例如，将数据写入到存储器系统110和从存储器系统110读取数据。尽管在图1中展示一个存储器系统110，但主机系统105可与任何数量的存储器系统110耦合。

主机系统105可经由物理主机接口与存储器系统110耦合，所述物理主机接口可提供接口，并且在至少一些情况下，提供用于在存储器系统110与主机系统105之间传递控制、地址、数据和其它信号的相关联协议。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、UFS接口、eMMC接口、外围组件互连高速(PCIe)接口、USB接口、光纤信道、小型计算机系统接口(SCSI)、串行连接的SCSI(SAS)、双数据速率(DDR)存储器总线、DIMM接口(例如，支持双数据速率(DDR)的DIMM套接接口)、开放NAND快闪接口(ONFI)、双数据速率(DDR)、低功率双数据速率(LPDDR)或任何其它接口。

存储器系统110可包含存储器子系统控制器115、存储器子系统130和存储器子系统140。存储器子系统130可包含第一类型的存储器单元(例如，一种类型的非易失性存储器单元)的一或多个存储器阵列，并且存储器子系统140可包含第二类型的存储器单元(例如，一种类型的易失性存储器单元)的一或多个存储器阵列。尽管在图1的实例中展示一个存储器子系统130和一个存储器子系统140，但存储器系统110可包含任何数量的存储器子系统130和存储器子系统140，并且在一些情况下，存储器系统110可不具有存储器子系统130或存储器子系统140。

存储器子系统控制器115可与主机系统105耦合和通信(例如，经由物理主机接口)。存储器子系统控制器115还可与存储器子系统130或存储器子系统140耦合和通信以执行例如在存储器子系统130或存储器子系统140处读取数据、写入数据、擦除数据或刷新数据的操作，以及可通常被称为存取操作的其它此类操作。在一些情况下，存储器子系统控制器115可从主机系统105接收命令且与一或多个存储器子系统130或存储器子系统140通信以执行此类命令(例如，在一或多个存储器子系统130或存储器子系统140内的存储器阵列处)。举例来说，存储器子系统控制器115可从主机系统105接收命令或操作，并且可将所述命令或操作转换成指令或适当命令以实现对存储器子系统130或存储器子系统140的所要存取。并且在一些情况下，存储器子系统控制器115可与主机系统105和一或多个存储器子系统130或存储器子系统140交换数据(例如，响应于或以其它方式与来自主机系统105的命令相关联)。举例来说，存储器子系统控制器115可将与存储器子系统130或存储器子系统140相关联的响应(例如，数据包或其它信号)转换成用于主机系统105的对应信号。

存储器子系统控制器115可负责与存储器子系统130或存储器子系统140相关联的其它操作。举例来说，存储器子系统控制器115可执行或管理操作，例如耗损均衡操作、垃圾收集操作、例如错误检测操作或错误校正码(ECC)的错误检查操作、加密操作、高速缓存操作、媒体管理操作，以及与来自主机系统105的命令相关联的逻辑地址(例如，逻辑块地址(LBA))和与存储器子系统130或存储器子系统140内的存储器单元相关联的物理地址(例如，物理块地址)之间的地址翻译。

存储器子系统控制器115可包含硬件，例如一或多个集成电路或离散组件、缓冲存储器或其组合。硬件可包含具有专用(例如，硬译码)逻辑的数字电路系统，以执行本文中归因于存储器子系统控制器115的操作。存储器子系统控制器115可为或包含微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)、数字信号处理器(DSP))或任何其它合适的处理器或处理电路系统。

控制器还可包含本地存储器120。在一些情况下，本地存储器120可包含只读存储器(ROM)或其它存储器，其可存储可由存储器子系统控制器115执行的操作代码(例如，可执行指令)以执行本文中归因于存储器子系统控制器115的功能。在一些情况下，本地存储器120可另外或替代地包含静态随机存取存储器(SRAM)存储器或其它存储器，其可由存储器子系统控制器115用于例如与本文中归因于存储器子系统控制器115的功能相关的内部存储或运算。另外或替代地，本地存储器120可充当用于存储器子系统控制器115的高速缓存器。举例来说，在从存储器子系统130或存储器子系统140读取或写入到存储器子系统130或存储器子系统140时，数据可存储到本地存储器120，并且可在本地存储器120内可用以用于根据高速缓存策略由主机系统105后续检索或操纵(更新)(例如，具有相对于存储器子系统130或存储器子系统140的减少的时延)。

虽然图1中的实例存储器系统110已说明为包含存储器子系统控制器115，但在一些情况下，存储器系统110不包含存储器子系统控制器115。举例来说，存储器系统110可替代地依赖于外部控制器(例如，由主机系统105实施)或分别在存储器子系统130或存储器子系统140内部的一或多个本地控制器135或本地控制器145，以执行本文中归因于存储器子系统控制器115的功能。一般来说，本文归因于存储器子系统控制器115的一或多个功能可在一些情况下替代地由主机系统105、本地控制器135或本地控制器145执行。

存储器子系统140可包含易失性存储器单元的一或多个阵列。举例来说，存储器子系统140可包含随机存取存储器(RAM)存储器单元，例如动态RAM(DRAM)存储器单元和同步DRAM(SDRAM)存储器单元。

存储器子系统130可包含非易失性存储器单元的一或多个阵列。举例来说，存储器子系统130可包含NAND(例如，NAND快闪)存储器、ROM、相变存储器(PCM)、自选存储器、其它基于硫族化物的存储器、铁电RAM(FeRAM)、磁性RAM(MRAM)、NOR(例如，NOR快闪)存储器、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻式随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)和电可擦除可编程ROM(EEPROM)。

在一些实例中，存储器子系统130或存储器子系统140可分别包含可对存储器子系统130或存储器子系统140的一或多个存储器单元执行操作的本地控制器135或本地控制器145。本地控制器135或本地控制器145可结合存储器子系统控制器115操作，或可执行本文中归因于存储器子系统控制器115的一或多个功能。在一些情况下，包含本地控制器135或本地控制器145的存储器子系统130或存储器子系统140可被称为受管理存储器装置，并且可包含原始存储器阵列和相关电路系统(例如，与本地(例如，裸片上或封装内)控制器(例如，本地控制器135或本地控制器145)组合)。受管理存储器装置的实例是受管理NAND(MNAND)装置。

在一些情况下，存储器子系统130可为NAND(例如，NAND快闪)装置。存储器子系统130可为包含一或多个裸片160的封装。裸片160可为从晶片切割的一块电子级半导体(例如，从硅晶片切割的硅裸片)。每一裸片160可包含一或多个平面165，并且每一平面165可包含相应的一组块170，其中每一块170包含相应的一组页175，并且每一页175包含一组存储器单元。

在一些情况下，NAND存储器子系统130可包含被配置成各自存储一个信息位的存储器单元，其可被称为单层级单元(SLC)。另外或替代地，NAND存储器子系统130可包含被配置成各自存储多个信息位的存储器单元，如果被配置成各自存储两个信息位，则其可被称为多层级单元(MLC)、如果被配置成各自存储三个信息位，则其可被称为三层级单元(TLC)、如果被配置成各自存储四个信息位，则其可被称为四层级单元(QLC)，或更一般地被称为多层级存储器单元。多层级存储器单元可相对于SLC存储器单元提供更大的存储密度，但在一些情况下，可涉及用于支持电路系统的更窄读取或写入裕度或更大复杂度。

在一些情况下，平面165可指块170的群组，对于所述群组，可对不同平面165内的不同块170进行并行操作，也就是说，只要不同块170在不同平面165内，可对不同块170内的存储器单元执行并行操作。在一些情况下，在不同平面165中执行并行操作可受制于一或多个限制，例如对不同页175内的存储器单元执行并行操作，所述存储器单元在其相应平面165内具有相同页地址(例如，与命令解码、页地址解码电路系统，或跨越平面165共享的其它电路系统相关)。

在一些情况下，块170可包含组织成行(页175)和列(例如串，未展示)的存储器单元。举例来说，同一页175中的存储器单元可共享共同字线(例如，与共同字线耦合)，并且同一串中的存储器单元可共享共同位线(例如，与共同位线耦合)。

对于一些NAND架构，存储器单元可在页175粒度级别上被读取和编程(例如，写入)，但可在块170粒度级别上被擦除。也就是说，页175可为可独立地编程或读取(作为单个编程或读取操作的一部分同时编程或读取)的存储器(例如，存储器单元的集合)的最小单元，并且块170可为可独立地擦除(例如，作为单个擦除操作的一部分同时擦除)的存储器(例如，存储器单元的集合)的最小单元。此外，在一些情况下，NAND存储器单元可在可使用新数据重新写入之前被擦除。因此，举例来说，在不擦除包含页175的整个块170的情况下可不更新所使用的页175。为了在块170内更新一些数据，同时保留块170内的其它数据，存储器子系统130可将待保留的数据复制到新块170且将更新后的数据写入到新块170的一或多个其余页面。存储器子系统130(例如，本地控制器135)或存储器子系统控制器115可将保持在旧块170中的数据标记或以其它方式表示为无效或过时，并且更新逻辑到物理(L2P)映射表以使数据的逻辑地址(例如，LBA)与新的有效块170，而不是旧的无效块170相关联。在一些情况下，例如由于时延或耗损考虑，此类复制和重新映射可优选于擦除和重新写入整个旧块170。在一些情况下，L2P映射表的一或多个副本可存储在存储器子系统130的存储器单元内(例如，一或多个块170或平面165内)，以供本地控制器135或存储器子系统控制器115使用(例如，参考和更新)。

在一些情况下，可维护L2P表且可在页175粒度级别上将数据标记为有效或无效，并且页175可包含有效数据、无效数据或不包含数据。无效数据可为由于数据的最新版本或更新版本存储在存储器子系统130的不同页175中而过时的数据。无效数据先前已被编程到无效页175，但可能不再与有效逻辑地址，例如由主机系统105参考的逻辑地址相关联。有效数据可为存储在存储器子系统130上的此类数据的最新版本。不包含数据的页175可为从未被写入或已被擦除的页175。

在一些情况下，存储器子系统控制器115、本地控制器135或本地控制器145可执行用于存储器子系统130或存储器子系统140的操作(例如，作为一或多个媒体管理算法的一部分)，例如耗损均衡、刷新、垃圾收集、清理等。举例来说，在存储器子系统130内，块170可具有含有有效数据的一些页175和含有无效数据的一些页175。为了避免等待块170中的页175中的一些或全部具有无效数据以便擦除以及重复使用块170，可调用称为“垃圾收集”的算法，以允许块170被擦除和释放，作为用于后续写入操作的闲置块。垃圾收集可指一组媒体管理操作，其包含例如选择含有有效和无效数据的块170、选择块中含有有效数据的页175、将来自所选择页175的有效数据复制到新位置(例如，另一块170中的自由页175)、将先前选择的页175中的数据标记为无效，以及擦除所选择块170。结果，可增加已擦除的块170的数目，使得可使用更多的块170来存储后续数据(例如，随后从主机系统105接收到的数据)。

系统100可包含存储指令(例如，固件)的非暂时性计算机可读媒体(例如，本地存储器120、存储器子系统130和/或存储器子系统140)，所述指令用于在本文中所描述的系统启动程序期间执行用于读取预测的技术(例如，方法400和600)。举例来说，指令在由控制器115(或更确切地说，控制器115的处理器)执行时可使得控制器执行本文中所描述的用于映射描述符的方法。

存储器系统100可包含：第一存储器子系统(例如，存储器子系统130)，其将非易失性存储装置提供到主机系统；第二存储器子系统(例如，存储器子系统140)，其将易失性存储装置提供到主机系统；以及第三存储器子系统，其为可配置的以将易失性存储装置或非易失性存储装置或这两者提供到主机系统。第三存储器子系统可包含多个端口，其各自能够使用不同接口与主机系统通信。第三存储器子系统可为动态可配置的以基于主机系统的需求而执行不同功能。

图2说明根据本文所公开的实例的支持具有选择性可介接的存储器子系统的存储器系统的系统200的实例。系统200可为参考图1所描述的系统100的实例。如参考图1所论述，有时，系统可使用比正常存储装置更易失性的存储装置，例如，在使用人工智能(AI)软件或玩视频游戏时。在其它时间，系统可使用比正常存储装置更非易失性的存储装置，例如，在使用5G数据或流式传输高清视频时。系统200可使用具有动态可重新配置的存储器的存储器系统来适应这两种情况。

系统200可包含主机系统205和存储器系统210。主机系统205可为参考图1所描述的主机系统105的实例。存储器系统210可为参考图1所描述的存储器系统110的实例。主机系统205可将指示提供到存储器系统210以动态配置存储器系统210，如下文所论述。

主机系统205可经由多个接口215与存储器系统210耦合。接口215可为参考图1所描述的物理主机接口的实例。接口可包含引出脚(引脚的具体布局和每一引脚所做的具体分配)和用于经由那些引脚传达信息的通信协议。接口215可包含第一接口215-a和第二接口215-b。在一些情况下，第一接口215-a可用于与非易失性存储器通信，并且在那些情况下，可被称为非易失性存储器接口(例如，使用UFS相关通信协议的UFS接口)。在一些情况下，第二接口215-b可用于与易失性存储器通信，并且在那些情况下，可被称为易失性存储器接口(例如，使用DRAM相关通信协议的DRAM接口)。其它接口还可将主机系统205与存储器系统210耦合。接口215可穿过其传递信息，并且可在至少一些情况下提供用于在存储器系统210与主机系统205之间传递控制、地址、数据和其它信号的相关联协议。

举例来说，接口215的类型可包含但不限于SATA接口、UFS接口、eMMC接口、PCIe接口、USB接口、光纤信道、SCSI、串行连接的SCSI、DDR存储器总线、DIMM接口、开放式NAND快闪接口、LPDDR接口或任何其它接口，或其任何组合。

存储器系统210可包含可经由接口215与主机系统205耦合的多个存储器子系统220。存储器子系统220中的两个或更多个可驻留在单个裸片上，例如多芯片封装(MCP)，或所有子系统220可驻留在单独裸片上。存储器子系统220可为参考图1所描述的存储器子系统130或140的实例。存储器子系统220可为相同类型或不同类型。举例来说，所述类型可包含但不限于磁性硬盘、RAM、ROM、DRAM、SDRAM、FeRAM、MRAM、RRAM、快闪存储器、PCM、3DXpoint、或非(NOR)和NAND存储器装置，或其它。存储器装置可为易失性或非易失性的。易失性存储器单元除非其被外部电源周期性地刷新，否则可能随时间推移而丢失其经编程状态。非易失性存储器单元即使在没有外部电源的情况下也可在很长一段时间内维持其经编程状态。

在一些实例中，存储器子系统220中的一个可为非易失性类型，存储器子系统220中的一个可为易失性类型，并且存储器子系统220中的一个可配置成易失性类型或非易失性类型或这两者。在一些实例中，存储器子系统220的数量大于接口215的数量。在那些情况下，存储器子系统220中的两个或更多个可使用同一接口215与主机系统205通信。在一个实例中，存储器子系统220中的一个可为可配置的以共享多于一个接口215。

在一些实例中，存储器系统210可包含第一存储器子系统220-a、第二存储器子系统220-b和第三存储器子系统220-c。在一些实例中，第一存储器子系统220-a可为第一类型，第二存储器子系统220-b可为第二类型，并且第三存储器子系统可为第三类型。

在一些实例中，第一存储器子系统220-a可为非易失性存储器子系统。举例来说，第一存储器子系统220-a可包含一或多个NAND存储器单元。第一存储器子系统220-a可经由非易失性存储器接口215-a与主机系统205通信。举例来说，第一存储器子系统220-a可为包含经由UFS接口与主机系统205通信的中央处理单元(CPU)230的UFS装置225的一部分。也就是说，第一接口215-a可为非易失性第一存储器子系统220-a可使用以与主机系统205传达信息的UFS接口。

在一些实例中，第二存储器子系统220-b可为易失性存储器子系统。举例来说，第二存储器子系统220-b可包含一或多个DRAM存储器单元。第二存储器子系统220-b可经由易失性存储器接口215-b与主机系统205通信。举例来说，第二存储器子系统220-b可经由DRAM接口与主机系统205通信。也就是说，第二接口215-b可为易失性第二存储器子系统220-b可使用以与主机系统205传达信息的DRAM接口。

第三存储器子系统220-c可为可配置的以使用接口215中的两个或更多个与主机系统205通信的存储器类型。在一些实例中，第三存储器子系统220-c可为选择性可配置的以操作为非易失性存储器子系统或易失性存储器子系统。在一些实例中，在经由第一接口215-a传达信息时，第三存储器子系统220-c可被配置为第二非易失性存储器子系统，并且在经由第二接口215-b传达信息时，所述第三存储器子系统可被配置为第二易失性存储器子系统。在一些实施例中，第三存储器子系统220-c可为可配置的以同时使用多个接口与主机系统205通信。

在一些实例中，第三存储器子系统220-c可为可配置的以经由非易失性存储器接口215-a或易失性存储器接口215-b或这两者与主机系统205通信。举例来说，在被配置为非易失性类型时，第三存储器子系统220-c可经由第一接口215-a与主机系统205通信，并且在被配置为易失性类型时，第三存储器子系统220-c可经由第二接口215-b与主机系统205通信。

如本文中所描述，一些存储器单元可用作易失性或非易失性存储器。举例来说，一些电阻式RAM，例如，3DXP存储器，可包含可用作易失性存储器的FeRAM存储器单元。其它类型的存储器单元也可用作易失性或非易失性存储器。举例来说，FeRAM存储器单元可用作非易失性存储器，因为其可在很长一段时间内维持其经编程状态。一些FeRAM存储器单元可具有快速存取时间且可用作易失性存储器。

在一些实例中，第三存储器子系统220-c可包含一或多个电阻式RAM存储器单元，例如3DXP存储器单元。在一些实例中，电阻式RAM存储器单元可被配置成充当非易失性存储器且通过非易失性存储器接口215-a路由。在一些实例中，电阻式RAM存储器单元可被配置成充当易失性存储器且通过易失性存储器接口215-b路由。在一些实例中，UFS装置225可包含NAND存储器单元和电阻式RAM存储器单元。NAND存储器单元可通过非易失性存储器接口215-a路由。

存储器系统210可包含可将第三存储器子系统220-c与正确接口215耦合的接口桥235。举例来说，取决于第三存储器子系统220-c的配置，接口桥235可将存储器子系统220-c耦合到第一接口215-a或第二接口215-c。在一些实例中，在第三存储器子系统220-c被配置成操作为非易失性存储器时，接口桥235可经由CPU 230通过非易失性存储器接口215-a在第三存储器子系统220-c与主机系统205之间路由信息，并且在第三存储器子系统220-c被配置成操作为易失性存储器时，接口桥235可通过易失性存储器接口215-b路由信息。在一些实例中，第三存储器子系统220-c耦合到的接口215可为动态可重新配置的。

第三存储器子系统220-c可包含多个端口240，第三存储器子系统220-c可被配置成通过所述多个端口与主机系统205传达信息。每一端口240可与接口215耦合且可配置以使得第三存储器子系统220-c经由特定接口215与主机系统205传达信息。举例来说，第一端口240-a可被配置成使得第三存储器子系统220-c经由第一接口215-a与主机系统205传达信息，并且第二端口240-b可被配置成使得第三存储器子系统220-c经由第二接口215-b与主机系统205传达信息。每一端口240可与接口桥235耦合，使得通过每一端口240的信息可通过接口桥235路由到接口215。

图3说明根据本文所公开的实例的支持具有选择性可介接的存储器子系统的存储器系统的存储器子系统300的实例。存储器子系统300可为参考图2所描述的第三存储器子系统220-c的实例。

存储器子系统300可包含多个端口240，例如第一端口240-a和第二端口240-b。存储器子系统300还可包含任何数量的端口240(例如，一个、两个、三个、四个、五个、六个、七个、八个等)。端口240可用于存取存储器子系统300的存储器。如本文中所描述，端口240可用于使用不同接口215与主机系统205通信。存储器子系统300可包含I/O接口305和对应于每一端口240的外围组件310。I/O接口305可包含与端口240与存储器子系统300外部的组件之间的通信相关的驱动器和接收器。外围组件310可包含由端口使用以存取存储器子系统300的存储器的其它组件，例如用于字线或数字线的驱动器、感测组件和其它组件。在一些实例中，每一外围组件310可存取存储器子系统300的存储器中的一些或全部。在一些情况下，每一外围组件310(且因此，每一端口240)可为可配置的以存取存储器子系统300的存储器的任何部分。外围组件中的一些可定位在存储器单元的区域下方(例如，作为阵列下CMOS(CuA)配置的一部分)。

为了防止主机系统205通过不同接口215存取同一存储器单元，存储器子系统300的存储器可分割成单独部分320。在一些实例中，可静态地或动态地限定对应于每一部分320的可存取地址范围。每一部分320可为可配置的以经由接口215中的一个或两个与主机系统205传达信息。举例来说，第一部分320-a可为选择性可配置的以经由第一接口215-a和第二接口215-b与主机系统205传达信息，并且第二部分320-b可为选择性可配置的以经由第一接口215-a和第二接口215-b与主机系统205传达信息。在一些实例中，第二部分320-b可为选择性可配置的以经由第一接口215-a和第二接口215-b与主机系统205传达信息，而与第一部分320-a使用第一接口215-a还是第二接口215-b无关。在一些实例中，每一部分320可被配置成经由单独接口与主机系统205通信。在一些实例中，一或多个寄存器可用于配置部分、端口分配和其它配置。

在一些实例中，存储器子系统300可包含各自分配到部分320的多个存储器块315。在图3中所反映的实例中，存储器子系统300可包含32个存储器块315，其中块1-18分配到第一部分320-a，并且块19-32分配到第二部分320-b。在一些实例中，每一部分320的大小可为动态或半静态可重新配置的。在一些情况下，主机系统205、存储器系统210、存储器子系统220-c或其组合可被配置成调整部分320的大小或不同部分或块到不同端口的分配。

不同部分320可分配到不同端口240。每一部分320可分配到不同端口240，使得到部分320的信息和来自部分320的信息可传递通过经分配端口240。举例来说，第一部分320-a可分配到第一端口240-a，并且第二部分320-b可分配到第二端口240-b或反之亦然。在一些实例中，部分320所分配到的端口240可为动态可重新配置的。

基于第三存储器子系统300的配置，接口桥235可将每一端口耦合到接口215中的一个。因而，在每一部分320与主机系统205之间传达的信息可通过对应端口240耦合到的接口215路由。以此方式，可同时使用两个接口215在主机系统205与存储器子系统300之间传达信息。在一些实例中，端口240耦合到的接口215可为动态可重新配置的。

存储器系统210和其组件可由主机系统205动态配置。在一些实例中，主机系统205可经由接口215或任何其它接口将一或多个指示发送到存储器系统210。在一些实例中，指示可由接口桥235、控制器、存储器子系统220中的一或多个或其它组件接收和处理。如果发送到存储器子系统220，则指示可由存储器子系统控制器115或本地控制器135(参考图1所描述的)或其它存储器子系统组件(例如控制器、CPU或其它组件)接收和处理。

图4展示说明根据本文所公开的实例的支持具有选择性可介接的存储器子系统的存储器系统的方法400的流程图。方法400可被配置成使得可动态调整存储器和存储装置的大小以匹配系统的需要。方法400的操作可由如本文中所描述的存储器系统或存储器子系统或其组件实施。在一些实例中，存储器系统或存储器子系统可执行一组指令以控制存储器系统的功能元件来执行所描述的功能。另外或替代地，存储器系统可使用专用硬件来执行所描述的功能的方面。

在405处，可经由第一接口在第一存储器子系统与主机系统之间传达信息。在一些实例中，第一存储器子系统可为第一类型的存储器。在一些实例中，第一存储器子系统可为非易失性类型。在一些实例中，第一接口可为非易失性存储器接口。

在410处，可经由第二接口在第二存储器子系统与主机系统之间传达信息。在一些实例中，第二存储器子系统可为第二类型的存储器。在一些实例中，第二存储器子系统可为易失性类型。在一些实例中，第二接口可为易失性存储器接口。

在415处，可(例如，由存储器系统从主机系统)接收第三存储器子系统的所要配置的指示。在一些实例中，第三存储器子系统可为第三类型的存储器。在一些实例中，可经由第一接口或第二接口或其它接口接收指示。在一些实例中，可基于指示而动态配置第三存储器子系统。

在420处，可基于指示而确定第三存储器子系统将使用哪一个或哪些接口。如果存储器系统确定第三存储器子系统将使用第一接口，则方法可继续到425。如果存储器系统确定第三存储器子系统将使用第二接口，则方法可继续到435。如果存储器系统确定第三存储器子系统将使用第一接口和第二接口两者，则方法可继续到445。

在425处，第三存储器子系统可被配置成使用第一接口来与主机系统通信。在一些实例中，所述配置可由接口桥、控制器、存储器子系统中的一或多个或其它组件执行。

在430处，可经由第一接口在第三存储器子系统与主机系统之间传达信息。

在435处，第三存储器子系统可被配置成使用第二接口与主机系统通信。在一些实例中，所述配置可由接口桥、控制器、存储器子系统中的一或多个或其它组件执行。

在440处，可经由第二接口在第三存储器子系统与主机系统之间传达信息。

在445处，第三存储器子系统可被配置成经由第一接口和第二接口两者与主机系统通信。在一些实例中，所述配置可由接口桥、控制器、存储器子系统中的一或多个或其它组件执行。在一些实例中，存储器系统可将第三存储器子系统的第一部分配置成经由接口中的一个与主机系统通信，并且可配置第三存储器子系统的第二部分以经由另一接口与主机系统通信。在一些实例中，第三存储器子系统可包含第一端口和第二端口，并且存储器系统可确定可传达对应于每一部分的信息的哪一端口。

在450处，可经由第一接口和第二接口在第三存储器子系统与主机系统之间传达信息。在一些实例中，可同时经由第一接口和第二接口在第三存储器子系统与主机系统之间传达信息。在一些实例中，第三存储器子系统可包含通过其传达信息的第一端口和第二端口。在一些实例中，通过第一端口传达的信息可通过接口中的一个路由，并且通过第二端口传达的信息可通过另一接口路由。在一些实例中，第三存储器子系统的第一部分经由接口中的一个与主机系统通信，并且第三存储器子系统的第二部分经由另一接口与主机系统通信。

如虚线所指示，可在操作期间重复方法400的一或多个部分。举例来说，在430、440或450中所描述的操作之后，方法可返回到415且接收另一指示。每当重复415的操作时，在415处所接收的指示可不同于上次运行操作时所接收的指示。新指示可指定对第三存储器子系统将使用的接口的改变、任何存储器部分或端口的配置等。接着在425、435或445处，可基于新指示而重新配置第三存储器。因而，第三存储器子系统可为动态可重新配置的。

图5展示根据本文所公开的实例的支持具有选择性可介接的存储器子系统的存储器系统的存储器系统505的框图500。存储器系统505可为如参考图2-4所描述的存储器系统的方面的实例。存储器系统505可包含通信组件510、接收组件515和配置组件520。这些模块中的每一个可直接或间接地彼此通信(例如，经由一或多个总线)。

通信组件510可经由存储器系统的第一接口在存储器系统的第一存储器子系统与主机系统之间传达第一信息，第一存储器子系统是第一类型的存储器。在一些实例中，通信组件510可经由存储器系统的第二接口在存储器系统的第二存储器子系统与主机系统之间传达第二信息，第二存储器子系统是第二类型的存储器。在一些实例中，通信组件510可基于配置第三存储器子系统而经由第一接口或第二接口在第三存储器子系统与主机系统之间传达第三信息。

在一些实例中，通信组件510可经由第一接口在第三存储器子系统与主机系统之间传达第三信息。在一些实例中，通信组件510可经由第二接口在第三存储器子系统与主机系统之间传达第四信息。

在一些情况下，可通过第一端口在第三存储器子系统与主机系统之间传达第三信息。在一些情况下，可通过第二端口在第三存储器子系统与主机系统之间传达第四信息。

在一些情况下，在经由第一接口传达信息时，第三存储器子系统可被配置为非易失性存储器子系统，并且在经由第二接口传达信息时，第三存储器子系统可被配置为易失性存储器子系统。

接收组件515可经由第一接口或第二接口接收存储器系统的第三存储器子系统是否将使用第一接口、第二接口或这两者与主机系统通信的指示。第三存储器子系统可为第三类型的存储器。在一些情况下，在配置第三存储器子系统的第一部分之后，接收组件515可从主机系统接收第二指示。

配置组件520可基于指示而将第三存储器子系统配置成经由第一接口、第二接口或这两者与主机系统通信。在一些实例中，配置组件520可基于指示而将第三存储器子系统的第一部分配置成经由第一接口与主机系统通信。在一些实例中，配置组件520可基于指示而将第三存储器子系统的第二部分配置成经由第二接口与主机系统通信，其中配置第三存储器子系统是基于配置第一部分和第二部分。在一些实例中，配置组件520可基于第二指示而将第三存储器子系统的第一部分配置成具有不同大小。

图6展示说明根据本文所公开的实例的支持具有选择性可介接的存储器子系统的存储器系统的方法600的流程图。方法600的操作可由如本文中所描述的存储器系统或其组件实施。举例来说，方法600的操作可由如参考图5所描述的存储器系统执行。在一些实例中，存储器系统可执行一组指令以控制存储器系统的功能元件来执行所描述的功能。另外或替代地，存储器系统可使用专用硬件来执行所描述的功能的方面。

在605处，存储器系统可经由存储器系统的第一接口在存储器系统的第一存储器子系统与主机系统之间传达第一信息，第一存储器子系统是第一类型的存储器。可根据本文中所描述的方法来执行605的操作。在一些实例中，605的操作的方面可由如参考图5所描述的通信组件执行。

在610处，存储器系统可经由存储器系统的第二接口在存储器系统的第二存储器子系统与主机系统之间传达第二信息，第二存储器子系统是第二类型的存储器。可根据本文中所描述的方法来执行610的操作。在一些实例中，可由如参考图5所描述的通信组件执行610的操作的方面。

在615处，存储器系统可经由第一接口或第二接口接收存储器系统的第三存储器子系统是否将使用第一接口、第二接口或这两者与主机系统通信的指示，第三存储器子系统是第三类型的存储器。可根据本文中所描述的方法来执行615的操作。在一些实例中，可由如参考图5所描述的接收组件执行615的操作的方面。

在620处，存储器系统可基于指示而将第三存储器子系统配置成经由第一接口、第二接口或这两者与主机系统通信。可根据本文中所描述的方法来执行620的操作。在一些实例中，可由如参考图5所描述的配置组件执行620的操作的方面。

在一些实例中，如本文中所描述的设备可执行例如方法600等一或多个方法。设备可包含用于以下的特征、构件或指令(例如，可由处理器执行的非暂时性计算机可读媒体存储指令)：经由存储器系统的第一接口在存储器系统的第一存储器子系统与主机系统之间传达第一信息，第一存储器子系统是第一类型的存储器；经由存储器系统的第二接口在存储器系统的第二存储器子系统与主机系统之间传达第二信息，第二存储器子系统是第二类型的存储器；经由第一接口或第二接口接收存储器系统的第三存储器子系统是否将使用第一接口、第二接口或两者与主机系统通信的指示，第三存储器子系统是第三类型的存储器；以及基于指示而将第三存储器子系统配置成经由第一接口、第二接口或这两者与主机系统通信。

方法600和本文中所描述的设备的一些实例可进一步包含用于以下的操作、特征、构件或指令：基于配置第三存储器子系统而经由第一接口或第二接口在第三存储器子系统与主机系统之间传达第三信息。

方法600和本文中所描述的设备的一些实例可进一步包含用于以下的操作、特征、构件或指令：经由第一接口在第三存储器子系统与主机系统之间传达第三信息，以及经由第二接口在第三存储器子系统与主机系统之间传达第四信息。

在方法600和本文中所描述的设备的一些实例中，第三存储器子系统可包含用于以下的操作、特征、构件或指令：第一端口，第三信息可通过所述第一端口在第三存储器子系统与主机系统之间传达；以及第二端口，第四信息可通过所述第二端口在第三存储器子系统与主机系统之间传达。

方法600和本文中所描述的设备的一些实例可进一步包含用于以下的操作、特征、构件或指令：基于指示而将第三存储器子系统的第一部分配置成经由第一接口与主机系统通信；以及基于指示而将第三存储器子系统的第二部分配置成经由第二接口与主机系统通信，其中配置第三存储器子系统可基于配置第一部分和第二部分。

方法600和本文中所描述的设备的一些实例可进一步包含用于以下的操作、特征、构件或指令：在配置第三存储器子系统的第一部分之后从主机系统接收第二指示；以及基于第二指示而将第三存储器子系统的第一部分配置成可具有不同大小。

在方法600和本文中所描述的设备的一些实例中，在经由第一接口传达信息时，第三存储器子系统可被配置为非易失性存储器子系统，并且在经由第二接口传达信息时，第三存储器子系统可被配置为易失性存储器子系统。

应注意，上文所描述的方法描述了可能的实施方案，并且操作和步骤可重新布置或以其它方式加以修改，并且其它实施方案是可能的。此外，可组合方法中的两个或更多个的各部分。

描述一种设备。设备可包含：第一类型的第一存储器子系统，其可被配置成经由第一接口与主机系统传达信息；第二类型的第二存储器子系统，其可被配置成经由第二接口与主机系统传达信息；以及第三类型的第三存储器子系统，其可为选择性可配置的以经由第一接口和第二接口与主机系统传达信息。

在一些实例中，第三存储器子系统可包含用于以下的操作、特征、构件或指令：第一端口，其被配置成使得第三存储器子系统经由第一接口与主机系统传达信息；以及第二端口，其被配置成使得第三存储器子系统经由第二接口与主机系统传达信息。

在一些实例中，第三存储器子系统可包含与第一端口耦合的存储器单元的第一部分和与第二端口耦合的存储器单元的第二部分。在一些实例中，第一部分的第一大小和第二部分的第二大小可为动态可重新配置的。

在一些实例中，第三存储器子系统可包含用于以下的操作、特征、构件或指令：存储器单元的第一部分，其是选择性可配置的以经由第一接口和第二接口与主机系统传达信息；以及存储器单元的第二部分，其是选择性可配置的以经由第一接口和第二接口与主机系统传达信息。在一些实例中，第三存储器子系统的第二部分可为选择性可配置的以经由第一接口和第二接口与主机系统传达信息，而与第一部分使用第一接口还是第二接口无关。在一些实例中，第一部分的第一大小和第二部分的第二大小可为可重新配置的。

在一些实例中，第三存储器子系统可包含一组端口，第三存储器子系统可被配置成通过所述端口与主机系统传达信息。

在一些实例中，在经由第一接口传达信息时，第三存储器子系统可被配置为非易失性存储器子系统，并且在经由第二接口传达信息时，第三存储器子系统可被配置为易失性存储器子系统。

在一些实例中，第三类型的第三存储器子系统可包含一或多个电阻式RAM存储器单元，例如3DXP存储器单元。在一些实例中，第一类型的第一存储器子系统可包含一或多个NAND存储器单元，并且第二类型的第二存储器子系统可包含一或多个DRAM存储器单元。在一些实例中，第一接口可包含DRAM接口，并且第二接口可包含UFS接口。

描述一种设备。设备可包含：非易失性存储器子系统，其可被配置成经由第一接口与主机系统传达信息；易失性存储器子系统，其可被配置成经由第二接口与主机系统传达信息；以及第三存储器子系统，其可被配置成经由第一接口和第二接口与主机系统传达信息，在经由第一接口传达信息时，第三存储器子系统被配置为第二非易失性存储器子系统，并且在经由第二接口传达信息时，第三存储器子系统被配置为第二易失性存储器子系统。

在一些实例中，第三存储器子系统可被配置成同时经由第一接口和第二接口传达信息。在一些实例中，第三存储器子系统可包含与第一接口耦合的第一端口和与第二接口耦合的第二端口。

在一些实例中，第三存储器子系统可包含一或多个电阻式RAM存储器单元，例如3DXP存储器单元。在一些实例中，非易失性存储器子系统可包含一或多个NAND存储器单元，并且易失性存储器子系统可包含一或多个DRAM存储器单元。在一些实例中，第一接口可包含DRAM接口，并且第二接口可包含UFS接口。

可使用多种不同技艺和技术中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述内容中可能参考的数据、指令、命令、信息、信号、位、符号和芯片。一些图式可将信号说明为单个信号；然而，所属领域的技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。

术语“电子通信”、“导电接触”、“连接”和“耦合”可指支持信号在组件之间流动的组件之间的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，则认为组件彼此电子通信(或彼此导电接触、或彼此连接、或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子通信(或彼此导电接触、或彼此连接、或彼此耦合)的组件之间的导电路径可为开路或闭路。所连接组件之间的导电路径可为组件之间的直接导电路径，或所连接组件之间的导电路径可为可包含例如开关、晶体管或其它组件等中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。

术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在所述开路关系中，信号当前无法通过导电路径在所述组件之间传达，在所述闭路关系中，信号能够通过所述导电路径在所述组件之间传达。在例如控制器等组件将其它组件耦合在一起时，组件发起允许信号通过先前不准许信号流动的导电路径在其它组件之间流动的改变。

术语“隔离”是指信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路，则所述组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的所述组件在开关断开时彼此隔离。在控制器隔离两个组件时，所述控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。

包含存储器阵列的本文中所论述的装置可形成在例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底是半导体晶片。在其它实例中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷等各种化学物种的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法来执行掺杂。

本文中结合附图阐述的描述内容描述了实例配置，并且并不表示可实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示例性”意指“充当实例、例子或说明”，并且不“优选于”或“优于其它实例”。具体实施方式包含提供对所描述技术的理解的具体细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式展示众所周知的结构和装置以免混淆所描述实例的概念。

在附图中，类似组件或特征可具有相同参考标记。此外，可通过在参考标记之后跟着的短划线和在类似组件之间进行区分的第二标记(例如，“215-a”)来区分为相同类型的各种组件。如果在说明书中仅使用第一参考标记(例如，“215”)，则描述内容可适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一个。

可使用多种不同技艺和技术中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述内容中可能参考的数据、指令、命令、信息、信号、位、符号和芯片。

可用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其被设计成执行本文中所描述的功能的任何组合来实施或执行结合本文中的本公开而描述的各种说明性块和模块。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任何其它此类配置)。

本文中所描述的功能可在硬件、由处理器执行的软件、固件或其任何组合中实施。如果以由处理器执行的软件实施，则功能可作为一或多个指令或代码存储在计算机可读媒体上或经由计算机可读媒体发射。其它实例和实施方案在本公开和所附权利要求书的范围内。举例来说，由于软件的本质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的各部分在不同物理位置处实施。此外，如本文(包含在权利要求书中)所使用，如在项列表(例如，以例如“中的至少一个”或“中的一或多个”的短语开头的项列表)中所使用的“或”指示包含性列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。此外，如本文中所使用，短语“基于”不应理解为指代一组封闭条件。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示例性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应以相同方式解释为短语“至少部分地基于”。

提供本文中的描述内容以使得所属领域的技术人员能够制出或使用本公开。本公开的各种修改对所属领域的技术人员来说将是显而易见的，并且本文中所定义的一般原理可在不脱离本公开的范围的情况下应用于其它变化形式。因此，本公开不限于本文中所描述的实例和设计，而是被赋予与本文中所公开的原理和新颖特征一致的最宽范围。