具体实施方式

特定实施例的以下描述仅具示范性且决不希望限制本公开的范围或其应用或使用。在本发明系统及方法的实施例的以下详细描述中，参考构成其部分且通过说明来展示所描述的系统及方法可实践于其中的特定实施例的附图。足够详细地描述这些实施例以使所属领域的技术人员能够实践目前公开的系统及方法，且应理解，可利用其它实施例且可在不背离本公开的精神及范围的情况下做出结构及逻辑变化。此外，为清楚起见，不会论述所属领域的技术人员明白的特定特征的详细描述以免模糊本公开的实施例的描述。因此，以下详细描述不应被视为意在限制，且本公开的范围仅由所附权利要求书定义。

存储器装置可包含多个存储器单元。存储器单元可存储信息(例如，作为一或多个位)，且可经组织于字线(行)与位线(列)的相交点处。数个字线及位线可经组织成存储体。存储器装置可包含数个不同存储体。存储器装置可接收可指示一或多个存储器封装的一或多个存储体中的操作的一或多个命令信号。存储器装置可进入刷新模式，其中刷新一或多个存储体中的字线。

存储器单元中的信息可随时间衰减。存储器单元可逐行刷新以保存存储器单元中的信息。在刷新操作期间，一或多个行中的信息可经重写回到相应行以恢复信息的初始值。刷新信号可控制刷新操作的时序。响应于刷新信号，存储体能够执行多于一种类型的刷新操作。第一类型的刷新操作可比第二类型的刷新操作同时刷新更少行。因此，第一类型的刷新操作可比第二类型汲取更多功率。控制在刷新操作期间使用的功率量及减少被汲取的峰值功率量可能很重要。

本公开涉及用于交错刷新操作的时序的设备、系统及方法。装置的存储体可执行通过激活刷新信号来同步的一或多个刷新操作。每一存储体可接收指示存储体的一或多个字线的刷新地址，且接着可刷新所述字线。一些存储体可在彼此不同的时间接收指示第二类型的刷新操作的刷新地址。以此方式，一些存储体可执行第一类型的刷新操作，同时一或多个存储体执行第二类型的刷新操作。此可减少在对存储器装置进行刷新操作期间汲取的峰值功率。

图1是根据本公开的至少一个实施例的半导体装置的框图。半导体装置100可为半导体存储器装置，例如集成于单个半导体芯片上的DRAM装置。

半导体装置100包含存储器阵列112。在一些实施例中，存储器阵列112可包含多个存储体。每一存储体包含多个字线WL、多个位线BL及/BL及布置于多个字线WL与多个位线BL及/BL的相交点处的多个存储器单元MC。字线WL的选择由行控制108执行，且位线BL及/BL的选择可由列控制110执行。在一些实施例中，存储体中的每一者可存在行控制108及列控制110。

位线BL及/BL耦合到相应感测放大器(SAMP)117。从位线BL或/BL读取的数据由感测放大器SAMP 117放大，且经过互补本地数据线(LIOT/B)、传送门(TG)118及互补主数据线(MIO)传送到读取/写入放大器120。相反地，从读取/写入放大器120输出的写入数据经过互补主数据线MIO、传送门118及互补本地数据线LIOT/B传送到感测放大器117，且写入于耦合到位线BL或/BL的存储器单元MC中。

半导体装置100可采用多个外部端子，其包含耦合到命令及地址总线以接收命令及地址的命令及地址(C/A)端子、用于接收时钟CK及/CK的时钟端子、用于提供数据的数据端子DQ及用于接收电力供应电势VDD、VSS、VDDQ及VSSQ的电力供应端子。

时钟端子被供应提供到时钟输入电路122的外部时钟CK及/CK。外部时钟可互补。时钟输入电路122基于CK及/CK时钟产生内部时钟ICLK。ICLK时钟经提供到命令控制106及内部时钟产生器124。内部时钟产生器124基于ICLK时钟提供各种内部时钟LCLK。LCLK时钟可用于各个内部电路的时序操作。内部数据时钟LCLK经提供到输入/输出电路126以对包含于输入/输出电路126中的电路的操作计时，例如提供到数据接收器以对写入数据的接收计时。

C/A端子可被供应存储器地址。供应到C/A端子的存储器地址经由命令/地址输入电路102传送到地址解码器104。地址解码器104接收地址且将经解码行地址XADD供应到行控制108及将经解码列地址YADD供应到列控制110。地址解码器104还可供应经解码存储体地址BADD，其可指示含有经解码行地址XADD及列地址YADD的存储器阵列118的存储体。C/A端子可被供应命令。命令的实例包含用于控制各种操作的时序的时序命令、用于存取存储器的存取命令(例如用于执行读取操作的读取命令及用于执行写入操作的写入命令)以及其它命令及操作。存取命令可与一或多个行地址XADD、列地址YADD及存储体地址BADD相关联以指示待存取的存储器单元。

命令可作为内部命令信号经由命令/地址输入电路102提供到命令控制106。命令控制106包含用于解码内部命令信号以产生用于执行操作的各种内部信号及命令的电路。举例来说，命令控制106可提供用于选择字线的行命令信号及用于选择位线的列命令信号。

装置100可接收是行激活命令ACT的存取命令。当接收行激活命令ACT时，存储体地址BADD及行地址XADD被及时供应行激活命令ACT。

装置100可接收是读取命令的存取命令。当接收读取命令时，存储体地址及列地址被及时供应读取命令，从对应于行地址及列地址的存储器阵列112中的存储器单元读取读取数据。读取命令由命令控制106接收，命令控制106提供内部命令使得从存储器阵列112读取的数据经提供到读取/写入放大器120。读取数据经由输入/输出电路126从数据端子DQ输出到外部。

装置100可接收是写入命令的存取命令。当接收写入命令时，存储体地址及列地址被及时供应写入命令，供应到数据端子DQ的写入数据经写入到对应于行地址及列地址的存储器阵列112中的存储器单元。写入命令由命令控制106接收，命令控制106提供内部命令使得写入数据由输入/输出电路126中的数据接收器接收。写入时钟也可经提供到外部时钟端子用于对由输入/输出电路126的数据接收器接收写入数据计时。写入数据经由输入/输出电路126供应到读取/写入放大器120，且由读取/写入放大器120供应到存储器阵列112以写入到存储器单元MC中。

装置100还可接收致使其实施刷新操作的命令。刷新信号AREF可为在命令控制106接收指示刷新模式的信号时激活的脉冲信号。在一些实施例中，刷新命令可外部发出到存储器装置100。在一些实施例中，刷新命令可由装置的组件周期性产生。在一些实施例中，当外部信号指示刷新进入命令时，也可激活刷新信号AREF。刷新信号AREF可在命令输入之后立即激活一次，且此后可依所要内部时序循环激活。因此，刷新操作可自动继续。自刷新退出命令可致使刷新信号AREF的自动激活停止且返回到IDLE状态。

刷新信号AREF经供应到刷新控制电路116。可存在与每一存储体相关联的刷新控制电路116。刷新控制电路116可共同接收刷新信号AREF，且可产生及提供一或多个刷新行地址RXADD以在相关联存储体中执行一或多个刷新操作。在一些实施例中，存储体的子集可被给予刷新命令。举例来说，一或多个额外信号可指示哪些刷新控制电路116应响应于AREF而提供刷新地址。在另一实例中，AREF仅可提供到与正在刷新的存储体子集相关联的刷新控制电路116。

关注给定刷新控制电路的操作，刷新控制电路116将刷新行地址RXADD供应到行控制108，行控制108可刷新由刷新行地址RXADD指示的一或多个字线WL。刷新控制电路116可基于刷新信号AREF控制刷新操作的时序。在一些实施例中，响应于AREF激活，刷新控制电路116可产生泵浦信号的一或多次激活，且可产生及提供刷新地址RXADD用于泵浦信号的每一激活(例如每一泵浦)。

因为各个刷新控制电路共同耦合到AREF，所以装置100的多个存储体可同时执行刷新操作。每一刷新控制电路116可经控制以改变刷新地址RXADD的细节(例如如何计算刷新地址、刷新地址的时序)，或可基于内部逻辑操作。刷新控制电路116可指导相关联存储体基于所提供的刷新地址RXADD执行不同类型的刷新操作。

一种类型的刷新操作可为自动刷新操作。响应于自动刷新操作，存储体可刷新存储器的一群组行，且接着可响应于下一自动刷新操作而刷新存储体的下一群组行。刷新控制电路116可提供指示存储体中的一群组字线的刷新地址RXADD。刷新控制电路116可产生刷新地址RXADD序列，使得随着时间推移，自动刷新操作可循环通过存储体的所有字线WL。刷新操作的时序可使得每一字线依基于存储器单元中的正常数据降级速度的频率刷新。

另一类型的刷新操作可为目标刷新操作。对存储器的特定行(例如侵略者行)的重复存取可致使邻近行(例如受害者行)中的衰减速率加快，这是由于(例如)行之间的电磁耦合。在一些实施例中，受害者行可包含物理上邻近侵略者行的行。在一些实施例中，受害者行可包含进一步远离侵略者行的行。受害者行中的信息可依一速率衰减，使得如果数据在所述行的下一自动刷新操作之前未刷新，那么数据会丢失。为了防止信息丢失，需要识别侵略者行且接着实施其中刷新与一或多个相关联受害者行相关联的刷新地址RXADD的目标刷新操作。

自动刷新操作可比目标刷新操作汲取更多功率，因为在自动刷新操作期间可比在目标刷新操作期间同时刷新给定存储体中的更多行。不同刷新控制电路116可提供刷新地址RXADD，使得不同存储体在时间上交错目标刷新及自动刷新操作。举例来说，执行刷新操作的存储体的一部分可执行目标刷新操作，同时执行刷新操作的存储体的剩余者可执行自动刷新操作。在一些实施例中，目标刷新及自动刷新操作的交错可通过使特定存储体响应于AREF的给定发生而执行目标刷新操作同时其它存储体执行自动刷新操作来实现。

在一些实施例中，刷新控制电路116可响应于AREF的每一发生而执行多个刷新操作。每一刷新控制电路116可响应于接收到AREF激活而产生数个‘泵浦’(例如泵浦信号的激活)。每一泵浦又可致使刷新控制电路116提供刷新地址RXADD且触发由刷新地址RXADD指示的刷新操作。给定刷新控制电路116可响应于一些泵浦而提供自动刷新地址及响应于从AREF的给定激活产生的一些泵浦而提供目标刷新地址。在一些实施例中，目标刷新操作可通过控制哪些泵浦与自动刷新操作相关联及哪些泵浦与不同存储体之间的目标刷新操作相关联来交错于存储体之间。

在存储体之间交错目标及自动刷新操作可帮助控制由存储体在刷新操作期间汲取的功率。由刷新操作汲取的功率量可取决于同时刷新的字线的数目。如果所有存储体同时执行自动刷新操作表示可同时刷新的字线的最大数目且所有存储体同时执行目标刷新操作表示字线的最小数目，那么在存储体之间交错目标刷新操作可在一些实施例中使同时刷新的字线的总数保持在最大值与最小值之间。此既可减少由刷新操作汲取的峰值功率(例如，因为刷新少于最大数目个字线)又可增加在刷新操作期间汲取的最小功率(因为刷新多于最小数目个字线)。

电力供应端子被供应电力供应电势VDD及VSS。电力供应电势VDD及VSS经供应到内部电压产生器电路128。内部电压产生器电路128基于供应到电力供应端子的电力供应电势VDD及VSS产生各种内部电势VPP、VOD、VARY、VPERI及类似物。内部电势VPP主要用于行控制108中，内部电势VOD及VARY主要用于包含于存储器阵列112中的感测放大器SAMP中，且内部电势VPERI用于许多外围电路块中。

电力供应端子也被供应电力供应电势VDDQ及VSSQ。电力供应电势VDDQ及VSSQ经供应到输入/输出电路126。在本公开的实施例中，供应到电力供应端子的电力供应电势VDDQ及VSSQ可为相同于供应到电力供应端子的电力供应电势VDD及VSS的电势。在本公开的另一实施例中，供应到电力供应端子的电力供应电势VDDQ及VSSQ可为不同于供应到电力供应端子的电力供应电势VDD及VSS的电势。供应到电力供应端子的电力供应电势VDDQ及VSSQ用于输入/输出电路126，使得由输入/输出电路126产生的电力供应噪声不传播到其它电路块。

图2是根据本公开的实施例的存储器阵列的框图。在一些实施例中，存储器阵列200可实施图1的存储器阵列112。存储器阵列200包含布置成存储体群组230的数个存储体232。存储器群组可通过存储器装置的外围区域234来彼此物理分离。虽然图2的实例存储器装置200包含各自具有四个存储体232的四个群组230(且因此包含总共十六个存储体232)，但应理解，其它实施例可具有更多或更少存储体232，其可组织成更多或更少存储器群组230。这些存储体232及/或存储体群组230可或可不彼此物理紧邻定位。

每一存储体232包含数个字线及位线，其中数个存储器单元布置于相交点处。在一些实施例中，行(字线)及列(位线)可在存储体232内进一步组织。举例来说，每一存储体232可包含各自含有数个行及列的数个存储器垫。垫可经组织成垫组。在一些实施例中，在自动刷新操作期间，可提供致使每一存储体232中的每一组中的特定垫中的字线刷新的地址。

在一些实施例中，刷新命令可共同发出到所有存储体232，且所有存储体232可同时执行刷新操作。在一些实施例中，可发出指定存储体232的子集的刷新命令。举例来说，存储体232的一(或若干)特定群组230可开始刷新。在另一实例中，每一群组230(或群组的子集)中的存储体232的一部分可开始刷新(例如每一群组230中的第一存储体232)。一旦刷新命令已发出到一或多个存储体232，则所指示存储体232中的每一者可同时执行一或多个刷新操作。目标及自动刷新操作的时序可在所指示存储体中交错，使得所指示存储体的一部分执行目标刷新操作，同时所指示存储体的一部分执行自动刷新操作。

正在刷新的存储体可具有允许一些存储体232执行自动刷新操作同时其它存储体执行目标刷新操作的逻辑及/或编程。在一些实施例中，逻辑/编程可为存储器装置的设计固有的而非基于在组装装置之后编程的设置。

存储体232中的每一者可与可将刷新地址发出到所述存储体232的刷新控制电路(例如图1的116)相关联。每一刷新控制电路可接收AREF的激活且可使用内部逻辑确定所提供的刷新地址应指示自动刷新操作还是目标刷新操作。举例来说，每一刷新控制电路可计数自动刷新操作的数目，且在执行特定数目个自动刷新操作之后执行目标刷新操作。不同刷新控制电路中的计数器可经初始化到不同值，此可跨不同存储体交错目标刷新操作。

图3是根据本公开的实施例的存储器装置中的刷新操作的时序图。时序图300展示各种不同存储体随时间(沿着x轴)的刷新操作。存储体可为描述为图1的存储器阵列112的部分或图2的存储体232的存储体。时序图300展示目标刷新操作可如何在四个不同存储体(BANK0到BANK3)之间交错的实例。在其它实例中可使用在更多或更少存储体之间交错目标刷新操作的其它模式。

时序图300展示其中响应于刷新信号AREF的每一激活而执行五个刷新操作的实例实施例。特定来说，响应于AREF的每一激活，可存在五个泵浦(例如每一刷新控制电路中的泵浦信号的激活)，且每一泵浦可与自动刷新操作或目标刷新操作相关联。泵浦在时序图300中由垂直线表示。泵浦在5的群组中以表示每AREF激活五个泵浦。因此，每一群组泵浦存在AREF的激活。实线表示自动刷新操作，而虚线表示目标刷新操作。如本文中论述，在自动刷新操作期间可比在目标刷新操作期间在存储体中同时刷新更多字线，且自动刷新操作因此可比目标刷新操作汲取更多功率。

给定存储体可响应于每一泵浦而执行刷新操作。由于存储体响应于其共同接收的刷新信号(例如AREF)而产生泵浦，所以泵浦通常可同步。因此，每一存储体可同时执行第一泵浦，接着同时执行第二泵浦，等等。每一存储体通常可响应于泵浦而执行自动刷新操作，且接着可响应于数个泵浦而执行数个目标刷新操作，且接着重复循环。目标刷新操作可在存储体之间交错，使得第一存储体可在第一时间开始执行目标刷新操作，而第二存储体可在不同于第一时间的第二时间开始执行目标刷新操作。在一些实施例中，每一存储体可在自动及目标刷新操作的相同循环(例如n个自动刷新操作，接着m个目标刷新操作)上操作，且唯一差异可为不同存储体之间的循环的阶段。

在图3的实例实施例中，在针对每一存储体的一群组泵浦(例如响应于每一AREF激活的五个泵浦)期间，可存在3个自动刷新操作及2个目标刷新操作。举例来说，第一存储体(BANK0)响应于前3个泵浦而执行3个自动刷新操作，且接着对泵浦3及4执行两个目标刷新操作。BANK1对泵浦3及4执行目标刷新操作。BANK2对泵浦2及3执行目标刷新操作。BANK3对泵浦1及2执行目标刷新操作。应注意，在图3的实例实施例中，存在重叠使得第二存储体(例如BANK2)执行其第一目标刷新操作，而第一存储体(例如BANK3)同时执行其第二目标刷新操作。

如从时序图300下方展示的总数可见，在每一群组中的第一及第五泵浦期间，可存在3个自动刷新泵浦及1个目标刷新泵浦(例如，第一泵浦：用于BANK0到2的相应自动刷新泵浦及用于BANK3的1个目标刷新泵浦；第五泵浦：用于BANK1到3的相应自动刷新泵浦及用于BANK0的1个目标刷新泵浦)。在每一群组中的第二、第三及第四泵浦期间，可执行2个目标刷新操作及2个自动刷新操作。因此，在跨不同存储体的每一同时泵浦中，存储体的一部分可执行目标刷新操作，而剩余部分执行自动刷新操作。举例来说，不存在其中所有四个存储体同时执行任一类型的刷新操作的点。

图3的存储体BANK0到BANK3被展示为具有长度相同于响应于每一AREF而产生的泵浦数目的刷新循环。在一些实施例中，刷新循环可比响应于每一AREF而产生的泵浦数目更长或更短。类似地，图3的实例实施例展示每一群组泵浦包含目标与自动刷新操作的混合。在一些实施例中，存储体可响应于给定AREF而执行仅一种类型的刷新操作。

在此实施例中，不同类型的刷新操作可在AREF的不同激活之间而非在不同泵浦之间交错。举例来说，响应于AREF的第一次激活，BANK0可执行数个泵浦，其中的一或多者用于执行目标刷新操作，而BANKS1到3可执行数个泵浦，其中的每一者用于执行自动刷新操作。在第二次激活AREF时，BANK1可执行一或多个目标刷新操作，而BANK0及BANK2到3执行自动刷新操作。在第三次激活AREF时，BANK2可执行一或多个目标刷新操作，而BANK0到1及BANK3可执行自动刷新操作。在第四次激活AREF时，BANK3可执行一或多个目标刷新操作，而BANKS0到2执行自动刷新操作。

图4是根据本公开的实施例的刷新控制电路的框图。在一些实施例中，刷新控制电路416可实施图1的刷新控制电路116。展示刷新地址控制电路416的特定内部组件及信号以说明刷新地址控制电路416的操作。展示虚线432以表示在特定实施例中，每一组件(例如刷新地址控制电路416及行解码器408)可对应于存储器的特定存储体，且这些组件可重复用于存储器的每一存储体。因此，可存在多个刷新地址控制电路416及行解码器408。为简洁起见，将仅描述单个存储体的组件。

接口431可将一或多个信号提供到地址刷新控制电路416及行解码器408。刷新地址控制电路416可包含取样时序产生器438、地址取样器437、行锤刷新(RHR)状态控制器436及刷新地址产生器439。接口431可提供一或多个控制信号，例如自动刷新信号AREF及行地址XADD。RHR状态控制436可确定应执行自动刷新或还是目标刷新操作。RHR状态控制电路436可指示不同存储体中的不同刷新操作以在存储体之间交错目标及自动刷新操作。RHR存储体交错电路435可控制RHR状态控制电路436以交错目标及自动刷新操作。

刷新地址控制电路416展示与通过依随机或半随机时序对行地址XADD的传入值取样来检测侵略者地址的特定实施方案相关联的组件。在其它实施例中可使用检测侵略者地址的其它方法，且可在刷新地址控制电路416中提供其它组件。

地址取样器437可响应于ArmSample的激活而对当前行地址XADD取样(例如锁存)。地址取样器437还可将经锁存地址中的一或多者提供到刷新地址产生器439作为经匹配地址HitXADD。RHR状态控制器436可提供信号RHR以指示行锤刷新操作(例如对应于经识别侵略者行的受害者行的刷新)应发生。RHR状态控制器436还可提供内部刷新信号IREF以指示自动刷新操作应发生。RHR状态控制器436可用于控制目标刷新操作及自动刷新操作的时序。IREF及RHR的激活可表示泵浦信号的激活。

不同存储体中的每一者可存在RHR状态控制器436。每一RHR状态控制器436可包含内部逻辑，其确定RHR状态控制器436提供信号(例如RHR)以指示在相关联存储体中应执行目标刷新或还是自动刷新操作的时序。在一些实施例中，每一RHR状态控制器436可包含计数器，且可基于刷新信号AREF的发生次数(及/或IREF的发生次数)提供信号RHR。不同存储体中的每一者中的每一RHR状态控制器436中的计数器可初始化到不同值以交错刷新操作。因此，每一RHR状态控制器436可产生目标及自动刷新操作的相同模式，然而，所述模式可彼此异相使得其在时间上交错。

在一些实施例中，RHR存储体交错电路435可将控制交错的信号提供到RHR状态控制电路436。举例来说，RHR存储体交错电路435可将可指示应何时执行目标刷新操作的信号提供到与不同存储体相关联的每一RHR状态控制电路436。在一些实施例中，可存在耦合到不同存储体的所有刷新地址控制电路416的单个RHR存储体交错电路435。RHR存储体交错电路435可含有允许其指导在不同存储体之间交错的内部逻辑(例如初始化到不同值的计数器)。

响应于RHR激活，刷新地址产生器439可提供刷新地址RXADD，其可为自动刷新地址或可为对应于对应于匹配地址HitXADD的侵略者行的受害者行的一或多个受害者地址。行解码器408可响应于刷新地址RXADD及行锤刷新信号RHR而执行刷新操作。行解码器408可基于刷新地址RXADD及内部刷新信号IREF执行自动刷新操作。

在一些实施例中，刷新地址控制电路416可确定当前是否需要一或多个目标刷新操作，且可在需要目标刷新操作时提供目标刷新地址。与不同存储体相关联的刷新地址控制电路416可各自基于对行地址XADD的存取的特性(例如存取的次数、频率及/或模式)确定待执行的目标刷新操作的数目。举例来说，与含有被锤击的多个行的第一存储体相关联的第一刷新地址控制电路416可确定需要比与含有被锤击的更少行的第二存储体相关联的第二刷新地址控制电路416更多的目标刷新操作。在一些实施例中，刷新操作可循环发生(例如特定数目个泵浦及/或特定数目个AREF发生)，且刷新地址控制电路416可确定在每一循环中执行的目标刷新操作的数目。循环中刷新操作的剩余者可用于自动刷新操作或其它排定操作。尽管不同存储体可确定待执行的目标刷新操作的不同数目，但目标刷新操作仍可在不同存储体之间交错。

接口431可表示将信号提供到存储体的组件的一或多个组件。举例来说，接口431可表示例如图1的命令地址输入电路102、地址解码器104及/或命令控制106的组件。接口431可提供行地址XADD、自动刷新信号AREF、激活信号ACT及预充电信号Pre。自动刷新信号AREF可为可指示自动刷新操作何时将发生的周期性信号。激活信号ACT可经提供以激活存储器的给定存储体。预充电信号Pre可经提供以对存储器的给定存储体预充电。行地址XADD可为包含多个位(其可串行或并行传输)的信号且可对应于经激活存储体的特定行。

取样时序产生器438提供取样信号ArmSample。ArmSample可在低逻辑电平与高逻辑电平之间交替。ArmSample激活可为‘脉冲’，其中ArmSample经上升到高逻辑电平且接着返回到低逻辑电平。ArmSample脉冲之间的间隔可为随机的、伪随机的及/或基于装置的一或多个信号(例如AREF)。

地址取样器437可从接口431接收行地址XADD及从取样时序产生器438接收ArmSample。行地址XADD可随着接口431指导对存储器单元阵列(例如图1的存储器单元阵列112)的不同行的存取操作(例如读取及写入操作)而改变。每当地址取样器437接收ArmSample激活(例如脉冲)时，地址取样器437可对XADD的当前值取样。在一些实施例中，地址取样器532可提供XADD的当前取样值作为匹配地址HitXADD。刷新地址产生器439可提供与匹配地址HitXADD相关联的一或多个受害者地址作为刷新地址RXADD。

在一些实施例中，响应于ArmSample激活，地址取样器437可基于取样行地址XADD确定一或多个行是否为侵略者行，且可提供经识别侵略者行作为匹配地址HitXADD。作为此确定的部分，地址取样器437可响应于ArmSample激活而记录XADD的当前值(例如，通过锁存及/或存储于寄存器中)。XADD的当前值可与地址取样器437中先前记录的地址(例如存储于锁存器/寄存器中的地址)比较以确定取样地址随时间的存取模式。如果地址取样器437确定当前行地址XADD被重复存取(例如，是侵略者行)，那么ArmSample激活还可致使地址取样器437提供侵略者行的地址作为匹配地址HitXADD。在一些实施例中，匹配地址(例如侵略者地址)HitXADD可经存储于锁存电路中以供刷新地址产生器439稍后检索。举例来说，一或多个匹配地址HitXADD的值可一直存储到信号RHR指示目标刷新操作。

RHR状态控制器436可接收自动刷新信号AREF且提供行锤刷新信号RHR及内部刷新信号IREF。信号RHR可指示目标刷新操作应发生(例如，应刷新与经识别侵略者HitXADD相关联的一或多个受害者行)。信号IREF可指示自动刷新操作应发生。RHR状态控制器436可使用内部逻辑提供RHR信号。在一些实施例中，RHR状态控制器436可包含计数器，且可基于特定数目个AREF激活(例如每第四AREF激活)提供RHR信号。计数器可经初始化到特定值(例如，当存储器通电时)。特定值可在存储体之间从刷新控制电路变化到刷新控制电路。

RHR状态控制器436还可提供可控制刷新操作的时序的内部刷新信号IREF。在一些实施例中，刷新信号AREF的每一激活可存在多次IREF激活。在一些实施例中，内部刷新信号IREF可用作控制刷新泵浦激活的刷新泵浦信号。在一些实施例中，AREF的每一激活可与IREF的激活次数相关联，IREF的激活次数可与刷新操作的数目相关联，刷新操作的数目可为目标刷新操作与自动刷新操作的混合。举例来说，IREF的每一激活可与对刷新地址RXADD的刷新操作相关联，而RHR的状态可确定刷新地址RXADD是与自动刷新操作还是目标刷新操作相关联。在一些实施例中，信号REF可用于指示自动刷新操作应发生，而信号RHR用于指示目标刷新操作应发生。举例来说，信号RHR及IREF可经产生使得其不同时有效(例如，两者不同时处于高逻辑电平)，且IREF的每一激活可与自动刷新操作相关联，而RHR的每一激活可与目标刷新操作相关联。

在一些实施例中，RHR状态控制器436可计数IREF激活且使用IREF(例如泵浦)计数确定应何时提供信号RHR。类似于先前描述，计数器可针对不同刷新控制电路初始化到不同值。在一些实施例中，RHR状态控制器436可从RHR存储体交错电路435接收一或多个信号，其可指导不同RHR状态控制器436提供信号RHR。以这些方式中的任一者，目标及自动刷新操作可在存储体之间交错。

刷新地址产生器439可接收行锤刷新信号RHR及匹配地址HitXADD。匹配地址HitXADD可表示侵略者行。刷新地址产生器439可基于匹配地址HitXADD确定一或多个受害者行的位置且提供其作为刷新地址RXADD。在一些实施例中，受害者行可包含物理上邻近侵略者行的行(例如HitXADD+1及HitXADD-1)。在一些实施例中，受害者行还可包含物理上邻近侵略者行的物理邻近行的行(例如HitXADD+2及HitXADD-2)。受害者行与经识别侵略者行之间的其它关系可用于其它实例中。

刷新地址产生器439可基于行锤刷新信号RHR确定刷新地址RXADD的值。在一些实施例中，当信号RHR非有效时，刷新地址产生器439可提供自动刷新地址序列中的一者作为刷新地址RXADD。当信号RHR有效时，刷新地址产生器439可提供目标刷新地址(例如受害者地址)作为刷新地址RXADD。

行解码器408可基于接收到的信号及地址对存储器阵列(未展示)执行一或多个操作。举例来说，响应于激活信号ACT及行地址XADD(及IREF及RHR处于低逻辑电平)，行解码器408可指导对指定行地址XADD的一或多个存取操作(例如读取操作)。响应于RHR信号有效，行解码器408可刷新刷新地址RXADD。

图5是根据本公开的实施例的行解码器的框图。在本公开的一些实施例中，行解码器500可实施图1的行控制108及/或图4的行解码器408。行解码器500可确定是否激活对应于行地址XADD或刷新地址RXADD的存储体(例如图1的存储器阵列112的存储体)的字线。

如图5中展示，行解码器500具有行激活时序产生器542，其接收内部刷新信号IREF及行锤刷新信号RHR、有效信号ACT及预充电信号Pre且提供状态信号RefPD、字线致动信号wdEn、感测放大器致动信号saEn及位线均衡信号BLEQ。在一些实施例中，信号IREF及RHR可为自动刷新信号AREF。状态信号RefPD经供应到多路复用器540，多路复用器540选择行地址XADD及刷新地址RXADD中的一者。由多路复用器540选择的地址XADDi经供应到行冗余控制电路544。如果由地址XADDi指示的字线由冗余字线替换，那么激活命中信号RedMatch且产生是替换目的地的行地址XADDd1。地址XADDi及XADDd1经供应到多路复用器546；其中如果未激活命中信号RedMatch，那么选择地址XADDi；及如果激活命中信号RedMatch，那么选择地址XADDd1。所选择地址XADD2经供应到X地址解码器548。地址解码器548基于字线致动信号wdEn、感测放大器致动信号saEn及位线均衡信号BLEQ控制由地址XADD2指示的字线、对应于其的感测放大器、均衡电路等的操作。

当然，应了解，根据本发明系统、装置及方法，本文中描述的实例、实施例或过程中的任一者可与一或多个其它实例、实施例及/或过程组合，或可分离及/或执行于单独装置或装置部分中。

最后，上文论述希望仅说明本发明系统且不应解释为将所附权利要求书限于任何特定实施例或实施例群组。因此，虽然本发明系统已参考示范性实施例特别详细描述，但也应了解，所属领域的一般技术人员可在不背离所附权利要求书中陈述的本发明系统的更广及预期精神及范围的情况下设想众多修改及替代实施例。因此，说明书及图式应以说明性方式看待且不希望限制所附权利要求书的范围。